KR20180094170A - 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법 - Google Patents

식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법 Download PDF

Info

Publication number
KR20180094170A
KR20180094170A KR1020170019343A KR20170019343A KR20180094170A KR 20180094170 A KR20180094170 A KR 20180094170A KR 1020170019343 A KR1020170019343 A KR 1020170019343A KR 20170019343 A KR20170019343 A KR 20170019343A KR 20180094170 A KR20180094170 A KR 20180094170A
Authority
KR
South Korea
Prior art keywords
memory device
data
write
memory
read
Prior art date
Application number
KR1020170019343A
Other languages
English (en)
Inventor
구자현
권정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170019343A priority Critical patent/KR20180094170A/ko
Priority to US15/784,713 priority patent/US10204037B2/en
Priority to CN201711383740.8A priority patent/CN108427892A/zh
Publication of KR20180094170A publication Critical patent/KR20180094170A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 메모리 컨트롤러의 동작방법에 관한 것으로서, 메모리 장치의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하는 단계, 상기 메모리 장치의 리던던시 영역의 데이터를 리드하여 발생한 에러 비트를 검출하는 단계, 및 상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 단계를 제공한다.

Description

식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법{MEMORY DEVICE, MEMORY CONTROLLER, AND OPERATION METHOD THEREOF FOR GENERATING IDENTIFIER}
본 발명은 메모리 장치에 관한 것으로서, 좀 더 구체적으로는 메모리 장치의 식별자를 생성 및 할당하는 방법에 관한 것이다.
메모리 장치를 포함하는 메모리 시스템은 소비자용 또는 산업용 여러 전자 장치들, 예를 들면, 컴퓨터, 휴대폰, PDA(portable digital assistant), 디지털 카메라, 게임기, 항법 장치, 등에 적용되어 주 기억 장치 또는 보조 기억 장치로 사용되고 있다. 이러한 메모리 시스템은 적용되는 전자 장치, 즉, 호스트와 연결되는 인터페이스 프로토콜에 따라 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick), 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템에 포함되는 메모리 장치들, 또는 메모리 칩들은 반도체 제조 프로세스에 따라 생산된다. 이 같은 반도체 제조 프로세스는 아래와 같이 적어도 3개의 단계들을 포함할 수 있다.
제 1 단계에서, 메모리 칩 또는 다이(die)가 반도에 제조자에 의해 제조된다. 반도체 재질의 웨이퍼 또는 임의의 적합한 기판 위에 다양한 로직 블록들, 메모리 구조들 및 다른 반도체 회로들이 생성된다. 단일 웨이퍼는 전형적으로 동일한 칩 회로의 많은 수의 복제본들을 포함한다. 웨이퍼 처리 이후, 생성된 칩 회로들은 테스트되고, 웨이퍼는 다수의 동일한 다이들로 절단된다. 다이들이 망가지기 쉽기 때문에, 기능 다이들은 추가 처리를 용이하게 하기 위하여 다른 재질들, 예를 들면, 플라스틱 테이프 위에 장착될 수 있다.
제 2 단계에 있어서, 기능 다이를 포함하는 메모리 칩들은 초기화될 수 있다. 메모리 칩들의 다양한 구성요소들이 특별한 애플리케이션을 위해 활성화 및/또는 초기화된다. 이러한 프로세스는 특정 데이터를 로딩하도록 구성된 초기화 기기에 의해 수행될 수 있다. 특별한 애플리케이션을 위해 모든 메모리 칩들에 대해 동일한 초기화 데이터의 로딩을 수반한다. 이 단계는 메모리 칩들을 특별한 애플리케이션에 대해 적합하게 한다.
제 3 단계에 있어서, 메모리 칩은 키 및/또는 식별자(identifier)를 통해 개인화된다. 예를 들면, 보안 애플리케이션 공급자들이 원하는 보안 애플리케이션을 위해 키 및/또는 식별자를 사용할 수 있다. 위를 위해 메모리 칩마다 상이한 다른 개인화 데이터가 이때 로딩될 수 있다.
전형적으로 키 및/또는 식별자는 특정한 암호 알고리즘을 갖는 키 및/또는 식별자 발생기를 통해 생성된다. 이러한 암호 알고리즘은 수학적 특성을 기반으로 하므로, 이를 통해 계산된 키 및/또는 식별자는 특정 패턴을 가질 수 밖에 없는 한계가 있다. 따라서, 키 및/또는 식별자 발생기의 해당 암호 알고리즘만 탈취하게 되면, 같은 알고리즘으로 생성된 키 및/또는 식별자는 허가되지 않은 사용자에 의해서도 쉽게 보안이 풀리는 문제가 발생할 수 있다.
본 발명이 해결하려는 과제는, 메모리 장치의 특성을 바탕으로 메모리 장치를 구별할 수 있는 식별자를 생성 및 할당하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하는 단계; 상기 메모리 장치의 리던던시 영역의 데이터를 리드하여 발생한 에러 비트를 검출하는 단계; 및 상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 단계;를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 컨트롤러는, 메모리 장치의 리던던시 영역에 라이트 데이터로 설정된 횟수의 라이트 동작을 수행하는 라이트/리드 동작 제어부; 상기 메모리 장치의 리던던시 영역으로부터 리드된 데이터에 발생한 에러 비트를 검출하는 에러 검출부; 및 상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 식별자 생성부;를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 장치는, 노멀 영역 및 리던던시 영역을 포함하는 메모리 셀 어레이; 및 설정된 동작 모드 진입을 나타내는 커맨드에 응답해, 상기 셀 어레이의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하여 식별자를 생성하는 제어 로직;를 포함할 수 있다.
본 기술은 메모리 장치들의 제조 환경이나 동작 조건, 등에 따라 달라질 수 있는 각각의 특성들을 바탕으로 메모리 장치들을 구별하는 식별자 또는 암호키, 등을 생성할 수 있다. 따라서, 특정 알고리즘에 바탕으로 다수의 메모리 장치들의 식별자를 생성할 경우, 해당 알고리즘 노출 시 모든 메모리 장치들의 보안이 취약해지는 것을 방지할 수 있다.
더 나아가, 한번의 동작 명령을 통해 복수의 메모리 장치들에서 동시에 식별자를 생성하고 저장할 수 있다. 메모리 장치들의 수가 많아질수록 더 빠른 속도로 식별자를 생성하고 각각의 메모리 장치들에 할당할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 컨트롤러를 나타내는 블록도.
도 2는 도 1에 도시된 메모리 장치의 라이트 및 리드 동작을 위한 전류 펄스를 나타내는 그래프.
도 3은 본 발명의 실시예에 따른 메모리 장치를 나타내는 블록도.
도 4는 본 발명의 실시예에 따른 메모리 컨트롤러의 전반적인 동작을 설명하기 위한 순서도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 실시예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 1을 참조하면, 메모리 컨트롤러(100)는 메모리 장치(200)에 연결되어, 메모리 장치(200)를 테스트하거나 테스트 결과에 따른 데이터를 로딩하는 테스트 기기를 포함할 수 있다. 메모리 컨트롤러(100)는 메모리 장치(200)의 제조 도중에 메모리 장치(200)의 다양한 회로들 또는 회로에 대한 입력 값들을 테스트할 수 있다.
메모리 장치(200)는 휘발성 또는 비휘발성 메모리 장치를 포함할 수 있다. 예를 들면, 메모리 장치(200)는 저항체(resistance material)를 이용한 메모리 장치, 즉, 상변화 메모리 장치(PRAM: Phase-change Random Access Memory), 자기 메모리 장치(MRAM: Magnetoresistive RAM), 저항 메모리 장치(RRAM: Resistive RAM), 등이 포함될 수 있다.
동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 반도체 메모리 장치는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질 상태의 변화(PRAM), 강자성체의 자화 상태에 따른 MJT(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM), 가변 저항제의 저항 변화(RRAM), 등을 이용하여 데이터를 저장한다. 대표적으로, 상변화 메모리 장치(이하 PRAM이라 함)의 단위 메모리 셀은 워드라인에 연결된 하나의 셀 트랜지스터와 비트라인에 연결된 하나의 가변 저항체로 구성된다. 가변 저항체는 상변화 물질로서, 칼고게나이드 합금이라는 특수한 얇은 박막 물질이다.
PRAM은 메모리 셀에 가해지는 전류에 따라 상변화 물질의 상태가 변화는 것을 이용해 데이터를 저장할 수 있다. 즉, 상변화 물질은 가해지는 전류에 따라 결정 상태(crystalline phase) 또는 비결정 상태(amorphous phase)가 될 수 있고, 메모리 셀은 결정 상태와 비결정 상태의 저항이 다른 것을 이용하여 데이터를 저장할 수 있다.
상변화 저항 소자로 구성된 메모리 셀에 임계값 이하의 저전류가 흐르면 상변화 저항 소자는 결정화가 되기에 적당한 온도가 된다. 이에 따라, 메모리 셀이 결정 상태(crystalline phase)가 되어 저저항 상태의 물질이 된다. 반면에, 메모리 셀에 임계값 이상의 고전류가 흐르면 상변화 저항 소자가 녹는 점(melting point) 이상의 온도가 된다. 이에 따라, 메모리 셀이 비결정 상태가(amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이, PRAM을 구성하는 메모리 셀은 라이트 동작에 따라 결정 및 비결정의 두 가지 상태를 가지게 된다. 결정 상태는 저항이 크기가 상대적으로 낮기 때문에 데이터의 논리 레벨 '0'(Logical 0)을 나타낼 수 있고, 비결정 상태는 저항의 크기가 상대적으로 높기 때문에 데이터의 논리 레벨 '1'(Logical 1)을 나타낼 수 있다. 메모리 셀의 데이터를 논리 레벨 '0'에서 논리 레벨 '1'로 바꾸는 라이트 동작을 RESET 동작이라고 할 수 있고, 논리 레벨 '1'에서 논리 레벨 '0'으로 바꾸는 라이트 동작을 SET 동작이라고 할 수 있다.
도 2는 도 1에 도시된 메모리 장치(200)의 라이트 및 리드 동작을 위한 전류 펄스를 나타내는 그래프이다.
앞서 설명한 바와 같이, 라이트 동작에는 RESET 및 SET 동작들이 포함될 수 있으며, 이들은 모두 메모리 셀에 데이터를 쓰기 위한 동작으로 상변화 물질의 상태를 변화시키기 때문에, 도 2에 도시된 것과 같이 많은 전류가 필요하며 레이턴시(latency) 또한 길어질 수 있다(RESET 및 SET 펄스 참조). 반면, 리드 동작의 경우 상변화 물질의 현재 상태만을 감지하기 때문에 작은 전류와 적은 레이턴시로 값을 읽어올 수 있다(READ 펄스 참조).
따라서, 메모리 장치(200)에 수행되는 리드 동작보다는 라이트 동작에 의해, 상변화 물질에 많은 전류가 흐르게 되고 그 상태 역시 계속 변화하여, 결국 메모리 장치(200)가 마모될 수 있다. 메모리 장치(200)를 구성하는 메모리 셀들에 정상적인 데이터 저장을 위해, 라이트 동작 횟수의 제한이 발생하는데, 예를 들면, 메모리 셀 당 최대 107번까지 라이트 동작이 가능할 수 있다. 즉, 메모리 셀에 데이터를 107번 라이트하게 되면, 메모리 셀에 저장된 데이터에 에러가 발생할 수 있다.
복수의 메모리 셀들에 발생하는 에러는 메모리 장치(200)의 제조 환경이나 동작 조건, 등에 따라 달라질 수 있다. 즉, 메모리 장치(200)의 특성에 따라서 복수의 메모리 셀들에 저장된 데이터 중 랜덤(random)하지만 고유한 에러 비트들이 발생될 수 있다. 본 발명의 실시예에 따르면, 메모리 컨트롤러(100)는 메모리 장치(200)에 에러 비트들을 발생시키고 발생된 에러 비트들을 검출하여, 메모리 장치(200)를 구별하기 위한 식별자(identifier)를 생성할 수 있다.
도 1을 다시 참조하면, 메모리 컨트롤러(100)는 라이트/리드 동작 제어부(110), 에러 검출부(120), 및 식별자 생성부(130)를 포함할 수 있다.
라이트/리드 동작 제어부(110) 메모리 장치(200)의 일부 영역, 예를 들면, 리던던시 영역(220)에 라이트 데이터(WDATA)로 설정된 횟수의 라이트 동작을 수행할 수 있다. 라이트/리드 동작 제어부(110) 라이트 동작을 지시하는 커맨드(WR)와 메모리 장치(200)의 리던던시 영역(220)을 나타내는 어드레스(ADD)를 메모리 장치(200)로 전송하여 라이트 동작을 수행할 수 있다.
본 발명의 실시예에 따라, 라이트/리드 동작 제어부(110) 카운터(111) 및 비교기(112)를 포함할 수 있다. 카운터(111)는 메모리 장치(200)에 라이트 동작이 수행될 때마다 카운트를 하나씩 증가시킬 수 있다. 카운트가 증가될 때마다, 비교기(112)는 증가된 카운트를 설정된 횟수와 비교할 수 있다.
비교기(112)의 비교 결과 증가된 카운트가 설정된 횟수에 이를 때까지, 라이트/리드 동작 제어부(110) 메모리 장치(200)에 커맨드(WR) 및 어드레스(ADD)를 계속 전송하여 라이트 동작을 반복하여 수행할 수 있다. 이때, 라이트 데이터(WDATA)도 논리 레벨 '0' 또는 '1'로 함께 전송될 수 있다. 바람직하게, 라이트 동작을 반복하여 수행하면서, 라이트/리드 동작 제어부(110)는 라이트 데이터(WDATA)를 논리 레벨 '0' 및 '1'로 번갈아 전송할 수 있다.
비교기(112)의 비교 결과 증가된 카운트가 설정된 횟수에 이르면, 라이트/리드 동작 제어부(110)는 메모리 장치(200)에 커맨드(RD) 및 어드레스(ADD)를 전송하여 리드 동작을 수행할 수 있다. 또한, 라이트/리드 동작 제어부(110)는 메모리 장치(200)에 마지막으로 전송된 라이트 데이터(WDATA)를 에러 검출부(120)로 전송할 수 있다.
에러 검출부(120)는 메모리 장치(200)의 리던던시 영역(220)으로부터 리드된 데이터(RDATA)에 발생한 에러 비트를 검출할 수 있다. 에러 검출부(120)는 라이트/리드 동작 제어부(110)로부터 전송된 라이트 데이터(WDATA)와 리드된 데이터(RDATA)를 비교할 수 있다. 이를 위해, 에러 검출부(120)는 데이터(WDATA 및 RDATA)에 대해 XOR 연산을 수행하여 에러 비트를 검출할 수 있다.
데이터(WDATA 및 RDATA)의 XOR 연산 결과(XOR)는 데이터(WDATA 및 RDATA)의 복수의 대응하는 비트들 중, 같은 논리 레벨의 비트들에 대해서는 제1 논리 레벨, 즉, 논리 레벨 '0'을 갖고 다른 논리 레벨의 비트들에 대해서는 제2 논리 레벨, 즉, 논리 레벨 '1'을 가질 수 있다. 따라서, XOR 연산 결과(XOR)에서 제2 논리 레벨의 비트들이 에러 비트들의 분포를 나타내고 검출된 에러 비트들에 해당할 수 있다.
식별자 생성부(130)는 에러 검출부(120)에 의해 검출된 에러 비트를 바탕으로 메모리 장치(200)에 해당하는 식별자(ID)를 생성할 수 있다. 라이트 및 리드 동작에 따라 메모리 장치(200)에 입출력되는 데이터(WDATA 및 RDATA)는 리던던시 영역(220)의 하나의 메모리 블록에 대응할 수 있다. 즉, 데이터(WDATA 및 RDATA) 및 XOR 연산 결과(XOR)는 512 bit로 이루어질 수 있으며, 식별자 생성부(130)는 512 bit의 절반 또는 일부만을 이용해 식별자(ID)를 생성할 수 있다.
이를 위해, 식별자 생성부(130)는 XOR 연산 결과(XOR)를 복수의 구간들로 나눌 수 있다. 식별자 생성부(130)는 XOR 연산 결과(XOR)의 에러 비트 분포를 바탕으로, 복수의 구간들 중 하나를 식별자(ID)로 선택할 수 있다. 예를 들어, 식별자 생성부(130)는 복수의 구간들에서 제2 논리 레벨의 비트들을 카운트하고, 카운트된 수가 가장 많은 구간을 식별자(ID)로 생성할 수 있다.
물론, 식별자 생성부(130)는 XOR 연산 결과(XOR)를 그대로 식별자(ID)로 생성할 수 있다. 이는 메모리 장치(200)가 적용되는 시스템의 보안 등급, 등에 따라 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 생성된 식별자(ID)는 다시 메모리 장치(200)로 전송되어 노멀 영역(210) 또는 리던던시 영역(220)의 특정 메모리 블록에 저장될 수 있다.
앞서 설명한 실시예에 따르면, 메모리 컨트롤러(100)는 라이트 동작에 해당하는 커맨드/어드레스(WR/ADD) 및 데이터(WDATA)를 메모리 장치(200)에 계속 전송하여 반복적인 라이트 동작을 수행할 수 있다. 하지만, 본 발명의 또 다른 실시예에 따라, 메모리 컨트롤러(100)로부터 한 번의 커맨드/어드레스 및 데이터 전송을 통해, 메모리 장치(200)는 라이트 동작을 반복적으로 수행하고 해당하는 식별자(ID)를 저장할 수 있다. 이에 대해서는 도 3을 통해 보다 더 구체적으로 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(300)는 메모리 셀 어레이(310), 제어 로직(340), 로우 선택 회로(350), 컬럼 선택 회로(360), 및 리드/라이트 회로(370)을 포함할 수 있다.
메모리 셀 어레이(310)는 행렬 형태로 배열된 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들의 행(row)은 각 워드 라인(WL0~WLm)과 연결되고, 복수의 메모리 셀들의 열(column)은 비트 라인(BL0~BLn)과 연결될 수 있다. 메모리 셀들은 결정 상태 또는 비결정 상태에 따라 서로 다른 저항값을 갖는 상변화 물질을 구비하는 기억 소자(memory element)와, 기억 소자에 흐르는 전류를 제어하는 액세스 소자(access element)를 포함할 수 있다. 여기서, 액세스 소자는 가변 저항 소자와 직렬로 연결된 다이오드, 트랜지스터, 등일 수 있다.
메모리 셀 어레이(310)의 복수의 메모리 셀들은 노멀 영역(320) 및 리던던시 영역(330)으로 구분될 수 있다. 노멀 및 리던던시 영역들(320 및 330)은 모두 메모리 셀들로 이루어져, 동일한 구조를 가질 수 있다. 따라서, 리던던시 영역(330)의 메모리 셀은 노멀 영역(320)에 포함된 메모리 셀들 중 결함이 발생한 셀을 대체하기 위해 사용될 수 있다.
제어 로직(340)은 호스트(예를 들면, 도 1의 메모리 컨트롤러(100))로부터 제공되는 커맨드(IM) 및 어드레스(ADD)에 응답하여, 로우 선택 회로(350), 컬럼 선택 회로(360), 및 리드/라이트 회로(370)를 제어할 수 있다. 또한, 제어 로직(340)은 호스트로부터 제공되는 데이터(DATA)를 리드/라이트 회로(370)로 제공하거나, 리드/라이트 회로(370)를 통해 리드된 데이터(DATA)를 호스트로 출력할 수 있다.
본 발명의 실시예에 따라, 제어 로직(340)은 호스트로부터 설정된 동작 모드, 예를 들면, 식별자 생성 모드, 진입을 나타내는 모드 커맨드(IM)를 수신할 수 있다. 제어 로직(340)은 모드 커맨드(IM)에 응답해, 메모리 셀 어레이(310)에 라이트 동작을 설정된 횟수만큼 반복적으로 수행할 수 있다.
제어 로직(340)는 모드 커맨드(IM)와 함께 호스트로부터 어드레스(ADD) 및 데이터(DATA)를 입력 받을 수 있다. 어드레스(ADD)는 메모리 셀 어레이(310)의 리던던시 영역(330)을 나타낼 수 있으며, 데이터(DATA)는 논리 레벨 '0' 및 '1' 중 어느 하나에 해당할 수 있다. 따라서, 제어 로직(340)은 메모리 셀 어레이(310)의 리던던시 영역(330)에 데이터(DATA)를 설정된 횟수만큼 반복적으로 라이트할 수 잇다.
이를 위해, 제어 로직(340)은 디코딩 회로(미도시)를 포함할 수 있다. 메모리 셀 어레이(310)의 리던던시 영역(330)에 해당하는 워드 라인(WL0~WLm) 및 비트 라인(BL0~BLn)을 선택하기 위해, 제어 로직(340)은 어드레스(ADD)를 디코딩하여, 로우 선택 신호(X0~Xm) 및 컬럼 선택 신호(Y0~Yn)를 각각 로우 선택 회로(350) 및 컬럼 선택 회로(360)에 제공할 수 있다.
로우 선택 회로(350)는 로우 선택 신호(X0~Xm)에 응답하여 다수의 워드 라인(WL0~WLm) 중에서 해당하는 워드 라인을 선택하고, 컬럼 선택 회로(360)는 컬럼 선택 신호(Y0~Yn)에 응답하여 다수의 비트 라인(BL0~BLn) 중에서 해당하는 비트 라인을 선택할 수 있다. 컬럼 선택 회로(360)는 복수의 선택 트랜지스터들을 포함할 수 있다. 복수의 선택 트랜지스터들은 컬럼 선택 신호(Y0~Yn)에 응답하여 비트 라인(BL0~BLn)과 데이터 라인(DL0~DLk)을 연결할 수 있다.
리드/라이트 회로(370)는 메모리 셀 어레이(310) 내에서 선택된 메모리 셀의 데이터를 리드/라이트하기 위한 회로이다. 리드/라이트 회로(370)는 로우 선택 회로(350)와 컬럼 선택 회로(360)에 의해 각각 선택된 워드 라인 및 비트 라인에 연결된 메모리 셀의 데이터를 리드/라이트할 수 있다. 본 발명의 실시예에 따른 동작 모드에서 제어 로직(340)의 제어에 따라, 리드/라이트 회로(370)는 메모리 셀 어레이(310)의 선택된 메모리 셀에 데이터(DATA)를 설정된 횟수만큼 반복적으로 라이트할 수 있다.
이를 위해, 리드/라이트 회로(370)는 제어 로직(340)으로부터 데이터(DATA)를 전달받고, 메모리 셀 어레이(310)의 선택된 메모리 셀들에 데이터(DATA)에 해당하는 라이트 바이어스(RESET 및 SET 펄스, 도 2 참조)를 인가할 수 있다. 즉, 리드/라이트 회로(370)는 전달된 데이터(DATA)를 래치하고, 메모리 셀 어레이(310)의 선택된 메모리 셀들에 래치된 데이터(DATA)에 해당하는 라이트 바이어스를 설정된 횟수만큼 인가할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 장치(300)는 동작 모드를 나타내는 커맨드(IM)에 응답하여, 설정된 동작 모드로 진입할 수 있다. 또한, 호스트로부터의 한번의 어드레스(ADD) 및 데이터(DATA) 전송으로, 메모리 셀 어레이(310)의 어드레스(ADD)에 해당하는 영역에 데이터(DATA)를 반복적으로 라이트할 수 있다. 따라서, 논리 레벨 '0' 또는 '1'로 고정된 데이터(DATA)를 사용하여, 설정된 횟수의 라이트 동작 이후, 메모리 셀 어레이(310)의 해당 영역에 저장된 데이터를 메모리 장치(300)의 식별자(ID)로 그대로 사용할 수 있다. 결국, 호스트는 하나의 동작 명령을 통해 복수의 메모리 장치들에 대응하여 각각의 식별자(ID)들을 생성하고 저장할 수 있다.
도 4은 본 발명의 실시예에 따른 메모리 컨트롤러(100)의 전반적인 동작을 설명하기 위한 순서도이다.
1) 라이트 동작(S410).
메모리 장치(200, 도 1 참조)의 라이트 동작을 위해, 메모리 컨트롤러(100, 도 1 참조)는 라이트 커맨드(WR)와 함께 어드레스(ADD) 및 데이터(WDATA)를 전송할 수 있다. 어드레스(ADD)는 메모리 장치(200)의 리던던시 영역(220, 도 1 참조)을 나타내며, 데이터(WDATA)는 제1 및 제2 논리 레벨 중 하나일 수 있다. 이에 따라, 메모리 장치(200)는 리던던시 영역(220)에 데이터(WDATA)를 라이트할 수 있다.
2) 카운트 증가 및 비교(S420 및 S430).
라이트 동작이 수행될 때마다, 라이트/리드 동작 제어부(110, 도 1 참조)의 카운터(111, 도 1 참조)는 카운트를 증가시킬 수 있다. 또한, 라이트/리드 동작 제어부(110)의 비교기(112, 도 1 참조)는 증가된 카운트를 설정된 횟수와 비교할 수 있다. 이때 설정된 횟수는 메모리 장치(200)에 제한된 라이트 동작 횟수에 대응할 수 있다.
비교기(112)의 비교 결과 증가된 카운트가 설정된 횟수에 이르지 않으면(NO, S430), 라이트 동작(S410) 단계로 다시 이어질 수 있다. 즉, 비교기(112)의 비교 결과 증가된 카운트가 설정된 횟수에 이를 때까지, 라이트/리드 동작 제어부(110)는 라이트 동작(S410)을 반복하고, 그에 따라 카운트(111) 및 비교기(112)의 동작들(S420 및 S430)도 반복된다. 라이트 동작을 반복할 때마다, 라이트/리드 동작 제어부(110)는 제1 및 제2 논리 레벨 중 이전에 라이트된 레벨과 다른 레벨의 데이터(WDATA)로 라이트 동작을 수행할 수 있다.
3) 에러 비트 검출(S440).
비교기(112)의 비교 결과 증가된 카운트가 설정된 횟수와 같으면(YES, S430), 라이트/리드 동작 제어부(110)는 메모리 장치(200)의 리던던시 영역(220)으로부터 데이터(RDATA)를 리드할 수 있다. 메모리 컨트롤러(100)의 에러 검출부(120)는 리드된 데이터(RDATA)를 라이트된 데이터(WDATA)와 비교하여 메모리 장치(200)의 리던던시 영역(220)에 저장된 데이터에 발생한 에러 비트를 검출할 수 있다. 예를 들면, 에러 검출부(120)는 리드된 데이터(RDATA)와 라이트된 데이터(WDATA)에 XOR 연산을 수행하여 에러 비트를 검출할 수 있다.
4) 식별자 생성(S450).
메모리 컨트롤러(100)의 식별자 생성부(130, 도 1 참조)는 검출된 에러 비트를 바탕으로 메모리 장치(200)에 해당하는 식별자(ID)를 생성할 수 있다. 이를 위해, 식별자 생성부(130)는 XOR 연산 결과(XOR)를 복수의 구간으로 나눌 수 있다. 식별자 생성부(130)는 XOR 연산 결과(XOR)의 에러 비트 분포를 바탕으로, 복수의 구간들 중 하나를 식별자(ID)로 선택할 수 있다. 예를 들어, 식별자 생성부(130)는 복수의 구간들에서 제2 논리 레벨의 비트들을 카운트하고, 카운트된 수가 가장 많은 구간을 식별자(ID)로 생성할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 이상에서 기술된 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 예를 들면, 이상에서는 상변화 메모리 장치를 실시예로 기술되고 있으나, 본 발명은 비휘발성 메모리 장치 또는 휘발성 메모리 장치에도 적용될 수 있다. 즉, 복수의 메모리 셀들을 포함하고, 제조 환경이나 동작 조건에 따라 각각의 메모리 셀들이 다른 특성을 가질 수 있는 메모리 장치에 있어, 메모리 셀들을 에러가 발생할 수 있는 환경에 노출시킴으로써, 각각의 다른 특성을 기반으로 한 식별자를 생성할 수 있다.
또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 장치의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하는 단계;
    상기 메모리 장치의 리던던시 영역의 데이터를 리드하여 발생한 에러 비트를 검출하는 단계; 및
    상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 단계;를 포함하는,
    메모리 컨트롤러의 동작 방법.
  2. 제1항에 있어서,
    상기 메모리 장치의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하는 단계는,
    상기 메모리 장치의 리던던시 영역에 제1 및 제2 논리 레벨 중 하나의 데이터를 라이트하는 단계; 및
    상기 라이트 단계마다 카운트를 증가시켜 상기 설정된 횟수와 비교하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  3. 제2항에 있어서,
    상기 메모리 장치의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하는 단계는,
    상기 비교 단계 결과 상가 카운트가 상기 설정된 횟수에 이를 때까지, 상기 제1 및 제2 논리 레벨 중 이전과 다른 논리 레벨의 데이터로 상기 라이트 및 비교 단계를 반복하는 단계;를 더 포함하는 메모리 컨트롤러의 동작 방법.
  4. 제2항에 있어서,
    상기 메모리 장치의 리던던시 영역의 데이터를 리드하여 발생한 에러 비트를 검출하는 단계는,
    상기 비교 단계 결과 상기 카운트가 상기 설정된 횟수와 같으면, 상기 메모리 장치의 리던던시 영역의 데이터를 리드하는 단계; 및
    상기 라이트된 데이터와 상기 리드된 데이터를 비교하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  5. 제4항에 있어서,
    상기 라이트된 데이터와 상기 리드된 데이터를 비교하는 단계는,
    상기 라이트된 데이터 및 상기 리드된 데이터에 XOR 연산을 수행하여 상기 에러 비트를 검출하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  6. 제5항에 있어서,
    상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 단계는,
    상기 XOR 연산 결과를 복수의 구간들로 나누는 단계; 및
    상기 검출된 에러 비트의 분포를 바탕으로 상기 복수의 구간들 중 하나를 상기 식별자로 선택하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  7. 제1항에 있어서,
    상기 메모리 장치는 비휘발성 메모리 장치를 포함하고, 상기 설정된 횟수는 상기 비휘발성 메모리 장치에 제한된 라이트 동작 횟수에 대응하는 메모리 컨트롤러의 동작 방법.
  8. 메모리 장치의 리던던시 영역에 라이트 데이터로 설정된 횟수의 라이트 동작을 수행하는 라이트/리드 동작 제어부;
    상기 메모리 장치의 리던던시 영역으로부터 리드된 데이터에 발생한 에러 비트를 검출하는 에러 검출부; 및
    상기 검출된 에러 비트를 바탕으로 상기 메모리 장치에 해당하는 식별자를 생성하는 식별자 생성부;를 포함하는,
    메모리 컨트롤러.
  9. 제8항에 있어서,
    상기 라이트/리드 동작 제어부는.
    상기 라이트 동작이 수행될 때마다 카운트를 하나씩 증가시키는 카운터; 및
    상기 카운트를 상기 설정된 횟수와 비교하는 비교기;를 포함하는 메모리 컨트롤러.
  10. 제9항에 있어서,
    상기 비교기의 비교 결과 상기 카운트가 상기 설정된 횟수에 이를 때까지, 상기 라이트/리드 동작 제어부는 상기 라이트 데이터를 제1 및 제2 논리 레벨로 번갈아 전송하면서 상기 라이트 동작을 반복하는 메모리 컨트롤러.
  11. 제9항에 있어서,
    상기 비교기의 비교 결과 상기 카운트가 상기 설정된 횟수와 같으면, 상기 라이트/리드 동작 제어부는 상기 메모리 장치의 리던던시 영역으로부터 데이터를 리드하는 메모리 컨트롤러.
  12. 제8항에 있어서,
    상기 에러 검출부는 상기 라이트 데이터와 상기 리드된 데이터에 XOR 연산을 수행하여 상기 에러 비트를 검출하는 메모리 컨트롤러.
  13. 제12항에 있어서,
    상기 식별자 생성부는 상기 XOR 연산 결과를 복수의 구간들로 나누고, 상기 검출된 에러 비트의 분포를 바탕으로 상기 복수의 구간들 중 하나를 상기 식별자로 선택하는 메모리 컨트롤러.
  14. 제8항에 있어서,
    상기 메모리 장치는 비휘발성 메모리 장치를 포함하고, 상기 설정된 횟수는 상기 비휘발성 메모리 장치에 제한된 라이트 동작 횟수에 대응하는 메모리 컨트롤러.
  15. 제8항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치에 연결되어 테스트하고, 테스트 결과에 따른 데이터를 상기 메모리 장치에 로딩하는 데스트 기기를 포함하는 메모리 컨트롤러.
  16. 노멀 영역 및 리던던시 영역을 포함하는 메모리 셀 어레이; 및
    설정된 동작 모드 진입을 나타내는 커맨드에 응답해, 상기 셀 어레이의 리던던시 영역에 설정된 횟수의 라이트 동작을 수행하여 식별자를 생성하는 제어 로직;을 포함하는,
    메모리 장치.
  17. 제16항에 있어서,
    상기 제어 로직은 상기 커맨드와 함께 입력되는 어드레스를 디코딩하여 로우 선택 신호 및 컬럼 선택 신호를 생성하는 메모리 장치.
  18. 제17항에 있어서,
    상기 메모리 셀 어레이의 복수의 워드 라인들 중에서 상기 로우 선택 신호에 해당하는 워드 워드 라인을 선택하는 로우 선택 회로;
    상기 메모리 셀 어레이의 복수의 비트 라인들 중에서 상기 컬럼 선택 신호에 해당하는 비트 라인을 선택하는 컬럼 선택 회로; 및
    상기 선택된 워드 라인 및 비트 라인에 연결된 메모리 셀의 데이터를 리드/라이트 하는 리드/라이트 회로;를 더 포함하는 메모리 장치.
  19. 제18항에 있어서,
    상기 리드/라이트 회로는 상기 제어 로직으로부터 전달된 데이터를 래치하고, 래치된 데이터에 해당하는 라이트 바이어스를 상기 메모리 셀에 상기 설정된 횟수만큼 인가하는 메모리 장치.
  20. 제16항에 있어서,
    상기 메모리 장치는 비휘발성 메모리 장치를 포함하고, 상기 설정된 횟수는 상기 비휘발성 메모리 장치에 제한된 라이트 동작 횟수에 대응하는 메모리 장치.
KR1020170019343A 2017-02-13 2017-02-13 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법 KR20180094170A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170019343A KR20180094170A (ko) 2017-02-13 2017-02-13 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
US15/784,713 US10204037B2 (en) 2017-02-13 2017-10-16 Memory device, memory controller and operation method thereof
CN201711383740.8A CN108427892A (zh) 2017-02-13 2017-12-20 存储器件、存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170019343A KR20180094170A (ko) 2017-02-13 2017-02-13 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180094170A true KR20180094170A (ko) 2018-08-23

Family

ID=63106387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170019343A KR20180094170A (ko) 2017-02-13 2017-02-13 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US10204037B2 (ko)
KR (1) KR20180094170A (ko)
CN (1) CN108427892A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof
US11037623B2 (en) * 2019-01-22 2021-06-15 SK Hynix Inc. Semiconductor memory device
KR20200121179A (ko) 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
CN113051100B (zh) * 2020-06-01 2024-05-17 长江存储科技有限责任公司 一种闪存存储器及其错误比特计数检测系统
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质
US11513880B1 (en) 2021-08-26 2022-11-29 Powerchip Semiconductor Manufacturing Corporation Failure bit count circuit for memory and method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US6948091B2 (en) * 2002-05-02 2005-09-20 Honeywell International Inc. High integrity recovery from multi-bit data failures
CA2442413C (en) * 2002-07-23 2011-11-08 Halliburton Energy Services, Inc. Subterranean well pressure and temperature measurement
US6889305B2 (en) 2003-02-14 2005-05-03 Hewlett-Packard Development Company, L.P. Device identification using a memory profile
KR100634414B1 (ko) * 2004-09-06 2006-10-16 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법
EP2011123B1 (en) 2006-04-13 2015-03-04 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics
KR102087755B1 (ko) * 2013-10-07 2020-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR102142590B1 (ko) * 2014-06-16 2020-08-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법

Also Published As

Publication number Publication date
US10204037B2 (en) 2019-02-12
US20180232267A1 (en) 2018-08-16
CN108427892A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
KR20180094170A (ko) 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
US10042588B2 (en) Electronic device and operating method thereof
KR102140788B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
CN110544500B (zh) 随机码产生器及相关随机码产生方法
KR102131324B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
US7843741B2 (en) Memory devices with selective pre-write verification and methods of operation thereof
KR102514521B1 (ko) 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
JP6855668B2 (ja) 不揮発性メモリを伴うランダム符号発生器
US9659645B2 (en) Resistive memory device and method of writing data
KR102142590B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
CN105632558B (zh) 包括多电平单元的存储器件及其操作方法
JP5754710B2 (ja) 抵抗性メモリ装置
US9583189B2 (en) Memory device, operating and control method thereof
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
KR102114875B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
KR102476770B1 (ko) 전자 장치
US10992483B2 (en) Physically unclonable function device for use in user authentication system and operation method thereof
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR102081590B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20140076224A (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
US11631442B1 (en) Multi-clock cycle memory command protocol
KR20100013125A (ko) 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성메모리 셀의 프로그램 방법
US11262951B2 (en) Memory characteristic based access commands
US20240127872A1 (en) Extended address interface activate sequence using mode register write

Legal Events

Date Code Title Description
A201 Request for examination