KR102114875B1 - 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템 - Google Patents

반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템 Download PDF

Info

Publication number
KR102114875B1
KR102114875B1 KR1020130022220A KR20130022220A KR102114875B1 KR 102114875 B1 KR102114875 B1 KR 102114875B1 KR 1020130022220 A KR1020130022220 A KR 1020130022220A KR 20130022220 A KR20130022220 A KR 20130022220A KR 102114875 B1 KR102114875 B1 KR 102114875B1
Authority
KR
South Korea
Prior art keywords
data
variable resistance
mode
toggle
resistance element
Prior art date
Application number
KR1020130022220A
Other languages
English (en)
Other versions
KR20140109544A (ko
Inventor
정회권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130022220A priority Critical patent/KR102114875B1/ko
Priority to US14/191,409 priority patent/US9147467B2/en
Publication of KR20140109544A publication Critical patent/KR20140109544A/ko
Priority to US14/867,808 priority patent/US9349487B2/en
Application granted granted Critical
Publication of KR102114875B1 publication Critical patent/KR102114875B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5643—Multilevel memory comprising cache storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5645—Multilevel memory with current-mirror arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 장치는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함한다.

Description

반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템{SEMICONDUCTOR DEVICE, PROCESSOR, SYSTEM AND TEST SYSTEM INCLUDING THE SAME}
본 발명은 한 번에 많은 반도체 장치를 테스트할 수 있는 반도체 장치 프로세서, 시스템 및 테스트 시스템에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장하는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예는, 가변 저항 소자에 스트레스를 주는 테스트를 실시할 때 패드로 입력된 데이터가 아닌 내부적으로 생성된 데이터를 이용함으로써 한 번에 많은 수의 반도체 장치를 테스트할 수 있도록 함으로써 테스트 시간 및 비용을 줄인 반도체 장치 프로세서, 시스템 및 테스트 시스템을 제공한다.
본 발명의 일실시예에 따른 반도체 장치는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다.
본 발명의 일실시예에 따른 반도체 장치는 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 테스트 시스템은 하나 이상의 데이터 패드, 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자 및 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부를 포함하고, 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 하나 이상의 데이터 패드로 입력된 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저장 소자에 전류를 흘리는 반도체 장치; 및 상기 반도체 장치가 상기 제1모드 및 상기 제2모드 중 하나의 모드에서 동작하도록 하는 하나 이상의 커맨드 신호을 입력하고, 상기 반도체 장치가 상기 제2모드에서 동작하는 경우 상기 하나 이상의 데이터 패드로 상기 반도체 장치에 라이트할 데이터를 입력하거나 상기 반도체 장치에서 출력된 데이터를 입력받는 테스트 장치를 포함할 수 있다.
본 발명의 일실시예에 따른 마이크로프로세서는 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함할 수 있고, 상기 기억부는 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 프로세서는 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 시스템은 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함할 수 있고, 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 데이터 저장 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함할 수 있고, 상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함할 수 있고, 상기 메모리 및 상기 버퍼 메모리 중 하나 이상은 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자; 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부; 외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및 상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부를 포함할 수 있다.
본 기술은 가변 저항 소자에 스트레스를 주는 테스트를 실시할 때 패드를 사용하지 않으므로 제한된 수의 패드를 가진 테스트 장치를 이용하여 한번에 보다 많은 반도체 장치를 테스트할 수 있다. 따라서 테스트 시간 및 비용을 줄일 수 있다.
도 1은 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나인 자기 터널 접합 소자(Magnetic Tunnel Junction; MTJ)의 일 실시예,
도 2A 및 2B는 가변 저항 소자(R)에 대한 데이터를 저장하는 원리를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 구성도,
도 4는 본 발명의 다른 일 실시예에 따른 반도체 장치의 구성도,
도 5는 본 발명에 따른 테스트 시스템의 구성도,
도 6은 본 발명의 일 실시예에 따른 마이크로프로세서(1000)의 구성도,
도 7은 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도,
도 8는 본 발명의 일 실시예에 따른 시스템(1200)의 구성도,
도 9은 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도,
도 10는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명에 따른 반도체 장치는 가변 저항 소자를 포함할 수 있다. 이하에서 가변 저항 소자는 가변 저항 특성을 나타내며 단일막 또는 다중막을 포함할 수 있다. 예컨대, 가변 저항 소자는 RRAM, PRAM, MRAM, FRAM 등에 이용되는 물질, 예컨대, 칼코게나이드(chalcogenide)계 화합물, 전이금속 화합물, 강유전체, 강자성체 등을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 가변 저항 소자는 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변 저항 특성이 있기만 하면 된다.
보다 자세히 살펴보면 가변 저항 소자는 가변 저항 소자는 금속 산화물을 포함할 수 있다. 금속 산화물은 예컨대, 니켈(Ni)산화물, 티타늄(Ti)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 텅스텐(W)산화물, 코발트(Co)산화물 등과 같은 전이 금속의 산화물, STO(SrTiO), PCMO(PrCaMnO) 등과 같은 페로브스카이트계 물질 등일 수 있다. 이러한 가변 저항 소자는 공공(vacancy)의 거동에 의한 전류 필라멘트의 생성/소멸로 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한 가변 저항 소자는 상변화 물질을 포함할 수 있다. 상변화 물질은 예컨대, GST(Ge-Sb-Te) 등과 같은 칼코게나이드계 물질 등일 수 있다. 이러한 가변 저항 소자는 열에 의해 결정 상태와 비정질 상태 중 어느 하나로 안정됨으로써 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한 가변 저항 소자는 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물을 포함할 수 있다. 자성층은 NiFeCo, CoFe 등의 물질로 형성될 수 있고, 터널 베리어층은, Al2O3 등의 물질로 형성될 수 있다. 이러한 가변 저항 소자는 자성층의 자화 방향에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다. 예컨대, 가변 저항 소자는 두 개의 자성층의 자화 방향이 평행한 경우 저저항 상태일 수 있고, 두 개의 자성층의 자화 방향이 반평행한 경우 고저항 상태일 수 있다.
도 1은 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나인 자기 터널 접합 소자(Magnetic Tunnel Junction; MTJ)의 일 실시예이다.
도시된 바와 같이, 자기 터널 접합 소자(100)는 상부전극으로서의 제 1 전극층과 하부전극으로서의 제2전극층, 한 쌍의 자성층인 제1자성층과 제2자성층 및 한 쌍의 자성층 사이에 형성되는 터널 베리어층을 포함한다.
여기에서, 제1자성층은 자기 터널 접합 소자(100)에 인가되는 전류의 방향에 따라 자화 방향이 가변되는 자유 자성층(Free ferromagnetic layer)이고, 제2자성층은 자화 방향이 고정되는 고정 자성층(Pinned ferromagnetic layer)이 될 수 있다.
이러한 자기 터널 접합 소자(100)는 전류의 방향에 따라 그 저항값이 변화되어 데이터 "0" 또는 "1"을 기록한다.
도 2A 및 2B는 가변 저항 소자(R)에 대한 데이터를 저장하는 원리를 설명하기 위한 도면이다. 여기서 가변 저항 소자(R)는 도 1의 설명에서 상술한 자기 터널 접합 소자(100)일 수 있다.
먼저, 도 2A는 가변 저항 소자(R)에 논리값이 '로우'인 데이터를 기록하는 원리를 설명하기 위한 도면이다. 데이터를 저장하고자 하는 가변 저항 소자(R)를 선택하기 위해 가변 저항 소자(R)에 연결된 워드라인(WL)이 활성화되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 일단(A)으로부터 타단(B) 방향 즉, 도 1에서 자기 터널 접합 소자(100)의 상부전극인 제1전극층으로부터 하부전극인 제2전극층으로 전류가 흐르게 되면(화살표 방향), 자유 자성층인 제1자성층의 방향과 고정 자성층인 제2자성층의 자화 방향이 평행(Parallel)하게 되면서, 가변 저항 소자(R)가 저저항 상태가 되며, 가변 저항 소자(R)가 저저항 상태일 때 가변 저항 소자(R)에 '로우' 데이터가 저장된 것으로 정의된다.
한편, 도 2B는 가변 저항 소자(R)에 논리값이 '하이'인 데이터를 기록하는 원리를 설명하기 위한 도면이다. 마찬가지로, 가변 저항 소자(R)에 연결된 워드라인(WL)이 활성화되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 타단(B)으로부터 일단(A) 방향 즉, 제2전극층으로부터 제1전극층으로 전류가 흐르게 되면(화살표 방향), 도 1에서 자기 터널 접합 소자(100)에서 제1자성층의 방향과 제2자성층의 자화 방향이 서로 반평행(anti-parallel) 상태가 되면서 가변 저항 소자(R)가 고저항 상태를 갖게 되고, 가변 저항 소자(R)가 고저항 상태일 때 가변 저항 소자(R)에 '하이' 데이터가 저장된 것으로 정의된다.
한편 가변 저항 소자를 포함하는 반도체 장치가 정상적으로 동작하기 위해서는 가변 저항 소자에 데이터를 라이트할 때 가변 저항 소자의 저항이 소정의 전류가 흐를 때 정확하게 스위칭 되어야하고, 가변 저항 소자의 데이터를 리드할 때 가변 저항 소자의 저항이 전류가 흐를 때 스위칭되지 않아야 한다. 또한 다양한 상황에 대비하기 위해 가변 저항 소자가 외부로부터 가해지는 일정한 스트레스에 대해 특성을 잃지 않아야한다. 따라서 반도체 장치의 제조시 가변 저항 소자가 불량 없이 사용될 수 있는 것인지 판단하기 위해 가변 저항 소자에 일정한 스트레스를 가하는 테스트(이하 스트레스 테스트라 함)를 수행한다.
스트레스 테스트에서 반도체 장치의 데이터 패드를 통해 논리값이 토글하는 데이터를 일정시간 입력하고, 입력된 데이터에 따라 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘려준다. 이때 테스트 장치의 패드의 개수는 한정되어 있는데 스트레스 테스트를 위한 데이터를 반도체 장치에 입력하기 위해 테스트 장치의 패드들 중 일부를 각 반도체 장치마다 할당해야 한다. 따라서 한번에 스트레스 테스트를 수행할 수 있는 반도체 장치의 수가 한정되어 있다. 이것을 결국 테스트 시간 및 및 테스트 비용의 증가를 야기한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 구성도이다.
도 3에 도시된 바와 같이, 반도체 장치는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자(R), 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터(T_DATA)를 생성하는 토글 데이터 생성부(310), 외부로부터 입력된 데이터를 전달하는 데이터 전달라인(DATA_LINE) 및 제1모드에서 토글 데이터(T_DATA)에 응답하여 가변 저항 소자(R)에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인(DATA_LINE)의 데이터에 응답하여 결정되는 방향으로 가변 저항 소자(R)에 전류를 흘리는 구동부(320)를 포함한다.
또한 반도체 장치는 가변 저항 소자(R)의 저항값을 변경하는 경우 가변 저항 소자(R)에 전류가 흐를 수 있도록 하기 위해 가변 저항 소자(R)와 연결된 선택 트랜지스터(ST)를 포함한다. 선택 트랜지스터(ST)는 선택신호(SS)에 응답하여 온/오프된다. 선택신호(SS)가 활성화되면 선택 트랜지스터(ST)가 턴온되어 가변 저항 소자(R)에 전류가 흐를 수 있게 된다. 또한 반도체 장치는 제2모드에서 가변 저항 소자(R)의 저항값을 판별하기 위한 비교부(330), 전류원(IS) 및 기준 저항 소자(RE)를 포함한다. 기준 저항 소자(RE)의 저항값은 제1저항값보다 크고 제2저항값보다 작을 수 있다.
도 3을 참조하여 반도체 장치에 대해 설명한다.
가변 저항 소자(R)는 제1저항값을 가지는 제1상태 또는 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가질 수 있다. 제1상태는 상술한 저저항 상태에 대응하고 제2상태는 상술한 고저항 상태에 대응할 수 있다. 가변 저항 소자(R)의 양단에 전압을 인가하여 가변 저항 소자(R)의 양단을 통해 소정의 전류를 흘리면 가변 저항 소자(R)의 상태가 스위칭된다.
토글 데이터 생성부(310)는 반도체 장치가 제1모드에서 동작하는 경우 소정의 주기를 가지고 논리값이 토글하는 토글 데이터(T_DATA)를 생성하고, 반도체 장치가 제2모드에서 동작하는 경우 토글 데이터(T_DATA)를 비활성화한다. 토글 데이터(T_DATA)는 활성화된 경우 제1데이터와 제2데이터 사이를 토글하고, 비활성화된 경우 제1데이터 또는 제2데이터 중 하나의 값으로 유지된다. 토글 데이터(T_DATA)의 논리값이 토글하는 주기는 조절될 수 있다.
보다 자세히 살펴보면 토글 데이터 생성부(310)는 반도체 장치가 제1모드에서 동작시 활성화되고, 제2모드에서 동작시 비활성화되는 모드신호(MOD), 주기 선택 정보(SEL<0:A>) 및 기본 주기를 가지는 데이터 클럭(D_CLK)에 응답하여 토글 데이터(T_DATA)를 생성한다. 토글 데이터 생성부(310)는 모드신호(MOD)가 활성화된 경우 주기 선택 정보(SEL<0:A>)에 의해 결정되는 주기로 토글하는 토글 데이터(T_DATA)를 생성하고, 모드신호(MOD)가 비활성화된 경우 토글하지 않고 소정의 값으로 유지되는 토글 데이터(T_DATA)를 생성한다.
토글 데이터 생성부(310)는 모드신호(MOD)가 활성화된 경우 데이터 클럭(D_CLK)을 입력받아 데이터 클럭(D_CLK)을 분주하여 하나 이상의 분주 데이터 클럭을 생성한다. 예를 들어 토글 데이터 생성부(310)는 데이터 클럭(D_CLK)을 2분주하여 제1분주 데이터 클럭을 생성하고, 데이터 클럭(D_CLK)을 4분주하여 제2분주 데이터 클럭을 생성할 수 있다. 또한 토글 데이터 생성부(310)는 모드신호(MOD)가 활성화된 경우 주기 선택 정보(SEL<0:A>)에 응답하여 데이터 클럭(D_CLK) 및 하나 이상의 분주 데이터 클럭 중 하나의 클럭을 토글 데이터(T_DATA)로 전달하여 토글 데이터(T_DATA)를 활성화할 수 있다.
구동부(320)는 가변 저항 소자(R)의 저항값을 변경하기 위해 가변 저항 소자(R)의 양단을 소정의 전압으로 구동하여, 가변 저항 소자(R)의 양단을 통해 소정의 전류가 흐르도록 한다. 보다 자세히 살펴보면 구동부(320)는 반도체 장치가 제1모드에서 동작하는 경우 소정의 주기(이하 토글 주기라 함)로 토글하는 토글 데이터(T_DATA)에 응답하여 가변 저항 소자(R)의 양단에 토글 주기와 동일한 주기로 방향이 바뀌는 전압을 인가하여, 가변 저항 소자(R)의 양단에 토글 주기로 방향이 바뀌는 전류를 흘린다. 또한 구동부(320)는 반도체 장치가 제2모드에서 동작하는 경우 데이터 전달라인(DATA_LINE)의 데이터에 응답하여 결정되는 방향으로 가변 저항 소자(R)의 양단에 전압을 연결하여, 가변 저항 소자(R)의 양단에 소정의 전류를 흘린다.
구동부(320)는 모드신호(MOD)가 활성화된 경우(제1모드) 토글 데이터(T_DATA)가 제1데이터(로우)이면 가변 저항 소자(R)에 제1방향(D1)으로 전류를 흘리고, 토글 데이터(T_DATA)가 제2데이터(하이)이면 가변 저항 소자(R)에 제2방향(D2)으로 전류를 흘리고, 모드신호(MOD)가 비활성화된 경우(제2모드) 데이터 전달라인(DATA_LINE)의 데이터가 제1데이터이면 가변 저항 소자(R)에 제1방향(D1)으로 전류를 흘리고, 데이터 전달라인(DATA_LINE)의 데이터가 제2데이터이면 가변 저항 소자(R)에 제2방향(D2)으로 전류를 흘린다. 여기서 데이터 라인(DATA_LINE)의 데이터는 반도체 장치의 외부에서 입력된 데이터일 수 있다.
이하에서 반도체 장치가 제1모드에서 동작하는 경우와 반도체 장치가 제2모드에서 동작하는 경우를 나누어 설명한다.
(1) 반도체 장치가 제1모드에서 동작하는 경우
반도체 장치의 제1모드는 가변 저항 소자(R)의 신뢰성을 테스트하기 위한 스트레스 테스트를 수행하는 동작모드이다. 반도체 장치는 제1모드에서 가변 저항 소자(R)에 소정의 주기로 방향이 바뀌는 전류로 스트레스를 준다. 보다 자세히 살펴보면 반도체 장치를 제1모드로 설정하기 위한 커맨드이 입력되면 반도체 장치가 제1모드로 설정되고 모드신호(MOD)가 활성화된다. 모드신호(MOD)가 활성화된 후 선택신호(SS)가 활성화되면 선택 트랜지스터(ST)가 턴온되고, 가변 저항 소자(R)에 전류가 흐를 수 있게 된다. 모드신호(MOD)가 활성화되면 토글 데이터 생성부(310)는 주기 선택 정보(SEL<0:A>)에 응답하여 결정되는 주기로 토글하는 토글 데이터(T_DATA)를 활성화한다. 구동부(320)는 토글 데이터(T_DATA)에 응답하여 가변 저항 소자(R)에 소정의 주기로 방향이 바뀌는 전류를 흘린다.
(2) 반도체 장치가 제2모드에서 동작하는 경우
반도체 장치의 제2모드는 가변 저항 소자(R)의 저항값을 변경하거나 가변 저항 소자(R)의 저항값을 판별하기 위한 동작모드이다. 반도체 장치는 제2모드에서 가변 저항 소자(R)에 저장할 데이터에 따라 가변 저항 소자(R)의 저항값을 변경하거나 가변 저항 소자(R)의 저항값을 판별하여 가변 저항 소자(R)에 저장된 데이터를 판별한다. 보다 자세히 살펴보면 반도체 장치를 제2모드로 설정하기 위한 커맨드이 입력되면 반도체 장치가 제2모드로 설정된 모드신호(MOD)가 비활성화된다. 모드신호(MOD)가 활성화된 후 선택신호(SS)가 활성화되면 선택 트랜지스터(ST)가 턴온되고, 가변 저항 소자(R)에 전류가 흐를 수 있게 된다.
반도체 장치에 가변 저항 소자(R)에 데이터를 저장하기 위한 커맨드(WT) 및 데이터 전달라인(DATA_LINE)으로 가변 저항 소자(R)에 저장할 데이터가 입력된다. 토글 데이터 생성부(310)는 토글 데이터(T_DATA)를 비활성한다. 구동부(320)는 데이터 전달라인(DATA_LINE)의 데이터에 의해서 결정되는 방향으로 가변 저항 소자(R)에 전류를 흘린다. 가변 저항 소자(R)에 흐르는 전류의 방향에 따라서 가변 저항 소자(R)의 저항값이 변경된다.
또한 반도체 장치에 가변 저항 소자(R)에 저장된 데이터를 판별하기 위한 커맨드(RD)이 입력되면 구동부(320)는 제1방향(D1)으로 소정의 전류를 흘리고, 전류원(IS)은 기준 저항 소자(RE)에 가변 저항 소자(R)에 흐르는 전류와 동일한 전류를 흘린다. 비교부(330)는 가변 저항 소자(R)의 양단에 걸린 전압과 기준 저항 소자(RE)의 양단에 걸린 전압을 비교한 결과를 출력노드(OUT)로 출력한다. 이때 가변 저항 소자(R)에 흐르는 전류와 기준 저항 소자(RE)에 흐르는 전류의 크기는 동일하므로 비교부(330)의 비교결과는 가변 저항 소자(R)와 기준 저항 소자(RE)의 저항값의 크기를 비교한 결과에 대응한다.
반도체 장치는 제1모드에서 가변 저항 소자(R)에 스트레스를 주는 테스트가 완료되면 제2모드에서 가변 저항 소자(R)에 데이터를 저장하고, 가변 저항 소자(R))에 저장된 데이터를 판별한다. 이때 가변 저항 소자(R)에 저장된 데이터가 그대로 출력된 경우 가변 저항 소자(R)는 스트레스 테스트를 통과한 것으로 충분한 신뢰도를 가지는 것이고, 가변 저항 소자(R)에 저장된 데이터가 제대로 출력되지 않은 경우 가변 저항 소자(R)는 스트레스 테스트를 통과하지 못한 것으로 불량이 있는 것이다.
반도체 장치는 제1모드에서 스트레스 테스트를 수행하는 경우 내부적으로 테스트를 위한 토글 데이터를 생성한다. 따라서 토글 데이터를 외부로부터 입력받을 필요가 없고 토글 데이터를 입력받기 위한 패드를 필요로 하지 않는다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 구성도이다.
도 4에 도시된 바와 같이, 반도체 장치는 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자(R), 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터(T_DATA)를 생성하는 토글 데이터 생성부(410), 외부로부터 입력된 데이터를 전달하는 데이터 전달라인(DATA_LINE) 및 제1모드에서 토글 데이터(T_DATA)에 응답하여 다수의 가변 저항 소자(R) 중 선택된 가변 저항 소자(R)에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인(DATA_LINE)의 데이터에 응답하여 결정되는 방향으로 다수의 가변 저항 소자(R) 중 선택된 가변 저항 소자(R)에 전류를 흘리는 액세스 제어부(420)를 포함한다.
또한 반도체 장치는 하나 이상의 커맨드 신호를 입력받기 위한 하나 이상의 커맨드 패드(CMD), 하나 이상의 어드레스 신호를 입력받기 위한 하나 이상의 어드레스 패드(ADD), 데이터를 입출력하기 위한 하나 이상의 데이터 패드(DATA), 어드레스를 입력받기 위한 하나 이상의 데이터 패드(DATA), 하나 이상의 커맨드 패드(CMD)로 입력된 하나 이상의 커맨드 신호에 응답하여 내부 커맨드(WT, RD, SET)를 생성하는 커맨드 디코더(430), 셋팅 커맨드(SET)에 응답하여 반도체 장치를 제1모드 또는 제2모드로 설정하는 모드 설정부(440), 기준 저항 소자(RE) 및 다수의 가변 저항 소자(R) 중 선택된 가변 저항 소자(R)와 기준 저항 소자(R)의 저항값을 비교하기 위한 비교부(450) 및 전류원(IS)을 포함한다.
다수의 가변 저항 소자(R)는 자신에게 대응하는 선택 트랜지스터(ST)와 연결된다. 선택 트랜지스터(ST)는 다수의 워드라인(WL0 - WLN) 중 자신에게 대응하는 워드라인과 연결된다. 이하에서는 가변 저항 소자(R)와 선택 트랜지스터(ST)를 합하여 저장 셀(SC)이라 한다. 다수의 저장 셀(SC)은 제1라인(L1)과 제2라인(L2) 사이에 연결된다.
도 4를 참조하여 반도체 장치에 대해 설명한다.
가변 저항 소자(R)는 제1저항값을 가지는 제1상태 또는 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가질 수 있다. 제1상태는 상술한 저저항 상태에 대응하고 제2상태는 상술한 고저항 상태에 대응할 수 있다. 가변 저항 소자(R)의 양단에 전압을 인가하여 가변 저항 소자(R)의 양단을 통해 소정의 전류를 흘리면 가변 저항 소자(R)의 상태가 스위칭된다. 저장 셀(SC)은 다수의 워드라인(WL0 - WLN) 중 자신에게 대응하는 워드라인이 활성화된 경우 선택된다. 다수의 저장 셀(SC) 중 선택된 저장 셀(SC)에 대해 리드/라이트 또는 스트레스 테스트를 수행할 수 있다.
하나 이상의 데이터 패드(DATA)를 통해 반도체 장치에 데이터가 입출력되며 하나 이상의 데이터 패드(DATA)로 입출력되는 데이터는 하나 이상의 데이터 입출력 라인(IO_LINE)을 통해 전달될 수 있다.
커맨드 디코더(430)는 하나 이상의 커맨드 패드(CMD)로 입력된 하나 이상의 커맨드 신호를 디코딩하여 반도체 장치 내부에서 사용되는 내부 커맨드(WT, RD, SET)를 생성할 수 있다. 내부 커맨드(WT)에는 선택된 저장 셀(SC)에 데이터를 라이트하기 위한 라이트 커맨드(WT), 선택된 저장 셀(SC)로부터 데이터를 리드하기 위한 리드 커맨드(RD), 반도체 장치의 동작모드를 설정하기 위한 설정 커맨드(SET)를 포함 할 수 있다.
모드 설정부(440)는 설정 커맨드(SET) 및 하나 이상의 어드레스 패드(ADD)로 입력받은 하나 이상의 어드레스 신호에 응답하여 반도체 장치가 제1모드 또는 제2모드 중 하나의 동작모드에서 동작하도록 설정한다. 반도체 장치의 제1모드는 가변 저항 소자(R)의 스트레스 테스트를 수행하기 위한 동작모드이고, 제2모드는 가변 저항 소자(R)의 리드/라이트 동작을 수행하기 위한 동작모드이다. 모드 설정부(440)는 반도체 장치가 제1모드로 설정되는 경우 모드신호(MOD)를 활성화하고, 반도체 장치가 제2모드로 설정되는 경우 모드신호(MOD)를 비활성화한다.
토글 데이터 생성부(410)는 도 3의 토글 데이터 생성부(310)와 동일하게 동작한다. 즉 토글 데이터 생성부(410)는 토글 데이터(T_DATA)를 생성하고, 반도체 장치가 제1모드로 설정된 경우 토글 데이터(T_DATA)를 활성화하고, 반도체 장치가 제2모드로 설정된 경우 토글 데이터(T_DATA)를 비활성화한다.
액세스 제어부(420)는 다수의 저장 셀(SC) 중 선택된 저장 셀(R)의 양단을 소정의 전압으로 구동하여, 가변 저항 소자(R)의 양단을 통해 소정의 전류가 흐르게 한다. 보다 자세히 살펴보면 액세스 제어부(420)는 반도체 장치가 제1모드에서 동작하는 경우 라이트 커맨드(WT)가 활성화되면 토글 데이터(T_DATA)에 응답하여 선택된 저장 셀(R)의 양단에 토글 데이터(T_DATA)의 토글 주기와 동일한 주기로 방향이 바뀌는 전압을 인가하여, 선택된 저장 셀(SC)을 양단에 토글 주기로 방향이 바뀌는 전류를 흘린다.
또한 액세스 제어부(420)는 반도체 장치가 제2모드에서 동작하는 경우 선택된 저장 셀(SC)에 데이터를 라이트 하기 위해 라이트 커맨드(WT)가 활성화되면 데이터 전달라인(DATA_LINE)의 데이터에 응답하여 결정되는 방향으로 저장 셀(SC)의 양단에 소정의 전류를 흘린다. 또는 액세스 제어부(420)는 반도체 장치가 제2모드에서 동작하는 경우 선택된 저장 셀(SC)의 데이터를 리드 하기 위해 리드 커맨드(RD)에 응답하여 선택된 저장 셀(SC)에 소정의 전류를 흘린다.
보다 자세히 살펴보면 액세스 제어부(420)는 모드신호(MOD)가 활성화된 경우(제1모드) 라이트 커맨드(WT)가 활성화되면 토글 데이터(T_DATA)가 제1데이터(로우)이면 선택된 저장 셀(SC)에 제1방향(D1)으로 전류를 흘리고, 토글 데이터(T_DATA)가 제2데이터(하이)이면 저장 셀(SC)에 제2방향(D2)으로 전류를 흘리고, 모드신호(MOD)가 비활성화된 경우(제2모드) 데이터 전달라인(DATA_LINE)의 데이터가 제1데이터이면 저장 셀(SC)에 제1방향(D1)으로 전류를 흘리고, 데이터 전달라인(DATA_LINE)의 데이터가 제2데이터이면 저장 셀(SC)에 제2방향(D2)으로 전류를 흘린다. 여기서 데이터 라인(DATA_LINE)의 데이터는 하나 이상의 데이터 입출력 라인(IO_LINE) 중 하나의 데이터 입출력 라인으로부터 전달된 데이터일 수 있다.
전류원(IS)는 반도체 장치가 제2모드로 설정되고 리드 동작을 수행하는 경우 기준 저항 소자(RE)에 소정의 전류를 흘린다. 이때 전류원(IS)이 기준 저항 소자(RE)에 흘리는 전류는 리드 동작시 액세스 제어부(420)가 선택된 저장 셀(SC)에 흘리는 전류와 전류량이 동일할 수 있다. 기준 저항 소자(RE)는 선택된 저장 셀(SC)에 포함된 가변 저항 소자(R)가 제1저항값 및 제2저항값 중 어떤 저항값을 가지는지 판별하는 기준이 되며 제1저항값보다 크고 제2저항값보다 작은 저항값을 가질 수 있다.
비교부(450)는 반도체 장치가 제2모드로 설정되어 리드 동작을 수행하는 경우 선택된 저장 셀(SC)의 가변 저항 소자(R)의 양단에 걸린 전압과 기준 저항 소자(RE)의 양단에 걸린 전압을 비교한 결과를 출력노드(OUT)로 출력한다. 이때 가변 저항 소자(R)에 흐르는 전류와 기준 저항 소자(RE)에 흐르는 전류의 크기는 동일하므로 비교부(450)의 비교결과는 가변 저항 소자(R)와 기준 저항 소자(RE)의 저항값의 크기를 비교한 결과에 대응한다.
이하에서 반도체 장치가 제1모드에서 동작하는 경우와 반도체 장치가 제2모드에서 동작하는 경우를 나누어 설명한다.
(1) 반도체 장치가 제1모드에서 동작하는 경우
셋팅 커맨드(SET)에 대응하는 하나 이상의 커맨드 신호의 조합 및 제1모드 설정에 대응하는 하나 이상의 어드레스 신호의 조합이 입력되면 반도체 장치는 제1모드로 설정되고 모드신호(MOD)는 활성화된다. 모드신호(MOD)가 활성화되면 토글 데이터 생성부(410)는 주기 선택 정보(SEL<0:A>)에 의해 결정되는 주기로 토글하는 토글 데이터(T_DATA)를 생성한다. 여기서 주기 선택 정보(SEL<0:A>)는 반도체 장치 내부에 저장된 정보이거나 반도체 장치 외부로부터 입력된 정보일 수 있다.
다수의 워드라인(WL0 - WLN) 중 하나 이상의 어드레스 신호(ADD)에 대응하는 워드라인이 활성화되면, 활성화된 워드라인에 대응하는 선택된 저장 셀(SC)에 전류를 흘릴 수 있게 된다. 액세스 제어부(420)는 라이트 명령(WT)이 활성화되면 토글 데이터(T_DATA)에 응답하여 선택된 저장 셀(SC)에 소정의 주기로 방향이 바뀌는 전류를 흘린다. 선택된 저장 셀(SC)에 소정의 구간 동안 스트레스가 가해지면 다른 저장 셀(SC)이 선택되고, 스트레스가 가해지게 된다. 반도체 장치는 반도체 장치에 포함된 모든 저장 셀(SC)에 대해 소정의 구간 동안 스트레스가 가해질 때까지 제1모드에서 동작할 수 있다.
(2) 반도체 장치가 제2모드에서 동작하는 경우
셋팅 커맨드(SET)에 대응하는 하나 이상의 커맨드 신호의 조합 및 제2모드 설정에 대응하는 하나 이상의 어드레스 신호의 조합이 입력되면 반도체 장치는 제2모드로 설정되고 모드신호(MOD)는 비활성화된다. 모드신호(MOD)가 비활성화되면 토글 데이터 생성부(420)는 토글 데이터(T_DATA)를 소정의 논리값으로 비활성화한다.
라이트 커맨드(WT)에 대응하는 하나 이상의 커맨드 신호의 조합, 하나 이상의 어드레스 신호(ADD), 데이터(DATA)가 입력되면, 다수의 워드라인(WL0 - WLN) 중 입력된 하나 이상의 어드레스 신호(ADD)에 대응하는 워드라인이 활성화되고, 활성화된 워드라인에 대응하는 선택된 저장 셀(SC)에 전류를 흘릴 수 있게 된다. 액세스 제어부(420)는 라이트 커맨드(WT)에 응답하여 데이터 전달라인(DATA_LINE)으로 전달된 데이터의 값에 의해 결정되는 방향으로 선택된 저장 셀(SC)에 소정의 전류를 흘린다. 선택된 저장 셀(SC)에 포함된 가변 저항 소자(R)의 저항값은 자신에게 흐르는 전류에 대응하는 값으로 스위칭 된다. 즉 선택된 저장 셀(SC)에 데이터 전달라인(DATA_LINE)의 데이터가 라이트 된다.
리드 커맨드(RD)에 대응하는 하나 이상의 커맨드 신호의 조합, 하나 이상의 어드레스 신호(ADD)가 입력되면, 다수의 워드라인(WL0 - WLN) 중 입력된 하나 이상의 어드레스 신호(ADD)에 대응하는 워드라인이 활성화되고, 활성화된 워드라인에 대응하는 선택된 저장 셀(SC)에 전류를 흘릴 수 있게 된다. 액세스 제어부(420)는 리드 커맨드(RD)에 응답하여 소정의 방향으로 전류를 흘린다. 전류원(IS)은 기준 저항 소자(RE)에 전류를 흘린다. 비교부(450)는 선택된 저장 셀(SC)의 가변 저항 소자(R)의 양단의 전압과 기준 저항 소자(RE)의 양단의 전압을 비교한 결과를 출력노드(OUT)로 출력한다. 출력노드(OUT)로 출력된 결과는 데이터 전달라인(DATA_LINE)을 통해 반도체 장치의 외부로 전달될 수 있다.
반도체 장치는 제1모드에서 다수의 가변 저항 소자(R)에 스트레스를 주는 테스트가 완료되면 제2모드에서 다수의 가변 저항 소자(R)에 데이터를 저장하고, 다수의 가변 저항 소자(R))에 저장된 데이터를 판별한다. 이때 다수의 가변 저항 소자(R) 중 라이트된 데이터가 그대로 출력되지 않은 가변 저항 소자(R)의 경우 불량이 있는 것으로 볼 수 있다. 즉 위와 같은 과정을 통해 불량이 있는 또는 신뢰성이 낮은 가변 저항 소자(R)를 검출할 수 있다.
반도체 장치는 제1모드에서 스트레스 테스트를 수행하는 경우 내부적으로 테스트를 위한 토글 데이터를 생성한다. 따라서 제1모드에서 동작시 하나 이상의 데이터 패드(DATA)로 데이터를 입력받을 필요가 없다. 즉 테스트시 필요한 패드의 개수가 적다. 따라서 테스트 장비는 한번에 여러개의 반도체 장치를 테스트할 수 있다. 한번에 여러 개의 반도체 장치를 테스트하는 경우 반도체 장치의 테스트 시간이 줄어들고, 전체적으로 반도체 장치의 테스트 비용이 줄어드는 효과가 있다.
도 5는 본 발명의 다른 실시예에 따른 테스트 시스템의 구성도이다.
도 5에 도시된 바와 같이, 하나 이상의 데이터 패드(DATA), 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자(R) 및 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터(T_DATA)를 생성하는 토글 데이터 생성부(511)를 포함하고, 제1모드에서 토글 데이터(T_DATA)에 응답하여 다수의 가변 저항 소자(R) 중 선택된 가변 저항 소자(R)에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 하나 이상의 데이터 패드(DATA)로 입력된 데이터에 응답하여 결정되는 방향으로 다수의 가변 저항 소자(R) 중 선택된 가변 저장 소자(R)에 전류를 흘리는 반도체 장치(510) 및 반도체 장치(510)가 제1모드 및 제2모드 중 하나의 모드에서 동작하도록 하는 하나 이상의 커맨드 신호를 입력하고, 반도체 장치가 제2모드에서 동작하는 경우 하나 이상의 데이터 패드(DATA)로 반도체 장치(510)에 라이트할 데이터를 입력하거나 반도체 장치(510)에서 출력된 데이터를 입력받는 테스트 장치(520)를 포함한다.
도 4 및 도 5를 참조하여 테스트 시스템에 대해 설명한다.
도 5의 반도체 장치(510)의 구성 및 동작은 도 4의 반도체 장치와 동일하다. 따라서 반도체 장치(510)의 상세한 설명은 생략하고, 반도체 장치(510)와 테스트 장치(520)의 동작에 대해 설명한다.
테스트 장치(520)는 반도체 장치(510)와 통신하기 위한 다수의 패드를 포함한다. 도 5에서는 하나 이상의 커맨드 신호를 위한 패드를 'CMD'로 표시하고, 하나 이상의 어드레스 신호를 위한 패드를 'ADD'로 표시하고, 데이터를 위한 패드를 'DATA'로 표시했다. 도 5에서는 하나의 반도체 장치(510)가 테스트 장치(520)와 연결된 경우에 대해서 도시하였으나 실제로 테스트 장치(520)는 많은 수의 'CMD', 'ADD', 'DATA'패드를 포함하고 있으며, 따라서 한번에 다수의 반도체 장치와 연결하여 테스트를 수행할 수 있다.
스트레스 테스트를 수행하기 위해 테스트 장치(520)는 반도체 장치(510)가 제1모드로 설정되도록 하나 이상의 커맨드 신호 및 하나 이상의 어드레스 신호를 입력한다. 반도체 장치(510)가 제1모드로 설정되면 토글 데이터(T_DATA)가 활성화된다. 이후 테스트 장비(520)는 반도체 장치(510)로 소정의 간격으로 라이트 커맨드에 대응하는 하나 이상의 커맨드 신호의 조합을 입력하면서 하나 이상의 어드레스 신호의 조합을 차례로 변경하여 입력한다. 반도체 장치(520)는 다수의 가변 저항 소자(R)에 차례로 소정의 구간 동안 소정의 주기로 방향이 바뀌는 전류를 흘린다. 반도체 장치(520)에 포함된 모든 가변 저항 소자(R)에 대한 스트레스 테스트가 완료되면 테스트 장치(520)는 하나 이상의 커맨드 신호 및 하나 이상의 어드레스 신호를 입력하여 반도체 장치가 제1모드에서 벗어나도록 한다.
스트레스 테스트가 완료된 후 다수의 가변 저항 소자(R) 중 불량이 발생한 또는 신뢰성이 낮은 가변 저항 소자(R)를 검출하기 위해 테스트 장치(520)는 반도체 장치(510)의 다수의 가변 저항 소자(R)에 소정의 데이터를 라이트하고, 다수의 가변 저항 소자(R)로부터 데이터를 리드하는 동작을 수행한다.
먼저 테스트 장치(520)는 라이트 커맨드(WT)에 대응하는 하나 이상의 커맨드 신호, 하나 이상의 어드레스 신호, 데이터를 입력하여 반도체 장치(510)의 다수의 가변 저항 소자(R)에 소정의 테스트 데이터를 라이트한다. 다음으로 테스트 장치(520)는 리드 커맨드(RD)에 대응하는 하나 이상의 커맨드 신호, 하나 이상의 어드레스 신호를 입력하고, 반도체 장치(510)에서 출력된 데이터에 응답하여 반도체 장치(510)의 다수의 가변 저항 소자(R) 중 불량이 발생한 또는 신뢰성이 낮은 가변 저항 소자(R)를 검출한다.
스트레스 테스트 동작을 수행할 때 테스트 장치(520)는 반도체 장치(510)의 데이터 패드에 패드를 할당할 필요가 없다. 즉 1개의 반도체 장치(510)를 테스트하는데 필요한 패드의 개수가 줄어들므로, 동일한 개수의 패드를 이용하여 한번에 더 많은 반도체 장치(510)를 테스트할 수 있다. 따라서 반도체 장치(510)의 테스트 시간 및 비용을 줄일 수 있다.
도 6은 본 발명의 일 실시예에 따른 마이크로프로세서(1000)의 구성도이다.
도 6에 도시된 바와 같이, 마이크로프로세서(Micro Processor Unit, 1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며 기억부(1010), 연산부(1020) 및 제어부(1030)를 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 처리장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 기억부(1010)는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 기억부(1010)의 테스트 시간 및 비용을 절감할 수 있으므로 마이크로프로세서(1000)의 제조시간 및 비용을 절감할 수 있다.
연산부(1020)는 마이크로프로세서(1000)의 내부에서 연산을 수행하는 부분으로 제어부(1030)가 커맨드을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
제어부(1030)는 기억부(1010)나 연산부(1020) 및 마이크로프로세서(1000) 외부 장치로부터의 신호를 수신 받아 커맨드의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있으며, 이 경우 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 7은 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도이다.
도 7에 도시된 바와 같이, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서 이외의 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있으며 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130)를 포함할 수 있다. 본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로 기억부(1111), 연산부(1112), 제어부(1113)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등 각종 시스템 온 칩(System on Chip; SoC)일 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 프로세서(1100) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로 제어부(1113)가 커맨드을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1112)는 하나 이상의 산술 놀리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다. 제어부(1113)는 기억부(1111)나 연산부(1112) 및 프로세서(1100) 외부 장치로부터의 신호를 수신 받아 커맨드의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와는 달리 저속의 외부 장치의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 어느 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 캐시 메모리부(1120)는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 캐시 메모리부(1120)의 테스트 시간 및 비용을 절감할 수 있으므로 프로세서(1100)의 제조시간 및 비용을 절감할 수 있다.
도 8에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성될 수 있으며, 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또한, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있으며 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성하여 처리 속도 보완을 위한 기능을 좀 더 강화시킬 수 있다.
버스 인터페이스(1430)는 코어부(1110)와 캐시 메모리부(1120)를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 하나로 다수의 코어부(1110)의 외부에 버스 인터페이스(1430)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신 할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170)를 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈을 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1430)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 관리하기 위한 것으로 각종 메모리 컨트롤러, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함 할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하여 영상, 음성 및 기타 형태로 전달되도록 외부 인터페이스 장치로 출력하는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 8는 본 발명의 일 실시예에 따른 시스템(1200)의 구성도이다.
도 8에 도시된 바와 같이, 시스템(1200)은 데이터를 처리하는 장치로 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며 프로세서(1210), 주기억 장치(1220), 보조기억 장치(1230), 인터페이스 장치(1240)를 포함할 수 있다. 본 실시예의 시스템은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 커맨드어의 해석과 시스템에 저장된 자료의 연산, 비교 등의 처리를 제어하는 시스템의 핵심적인 구성으로 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등으로 구성할 일 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억장소로 전원이 끊어져도 기억된 내용이 보존되며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 주기억장치는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 주기억장치(1220)의 테스트 시간 및 비용을 절감할 수 있으므로 시스템(1200)의 제조시간 및 비용을 절감할 수 있다. 더불어, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함 할 수 있다. 이와는 다르게, 주기억장치(1220)는 본 발명의 실시예에 따른 반도체 장치를 포함하지 않고 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함 할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있으며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 보조기억장치(1230)는
양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 테스트 시간 및 비용을 절감할 수 있으므로 시스템(1200)의 제조시간 및 비용을 절감할 수 있다. 더불어, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템과 외부 장치의 커맨드 및 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID)들 및 통신장치일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 9은 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도이다.
도 9에 도시된 바와 같이, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320) 및 외부 장치와 연결하는 인터페이스(1330)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 커맨드어들을 연산 및 처리하기 위한 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 커맨드 및 데이터 등을 교환하기 위한 것으로 데이터 저장 시스템(1300)이 카드인 경우 USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환되는 인터페이스 일 수 있다. 디스크 형태일 경우 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus)와 호환되는 인터페이스일 수 있다.
본 실시예의 데이터 저장 시스템(1300)은 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 저장 장치(1310) 및 데이터를 임시로 저장하는 임시 저장 장치(1340)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 저장 장치(1310) 또는 임시 저장 장치(1340)는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 저장 장치(1310) 또는 임시 저장 장치(1340)의 테스트 시간 및 비용을 절감할 수 있으므로 데이터 저장 시스템(1300)의 제조시간 및 비용을 절감할 수 있다.
도 10는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도이다.
도 10에 도시된 바와 같이, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420) 및 외부 장치와 연결하는 인터페이스(1430)를 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 메모리(1410)는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 메모리(1410)의 테스트 시간 및 비용을 절감할 수 있으므로 메모리 시스템(1400)의 제조시간 및 비용을 절감할 수 있다. 더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 커맨드어들을 연산 및 처리하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 커맨드 및 데이터 등을 교환하기 위한 것으로 USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환될 수 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 버퍼 메모리(1440)는 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자, 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하는 토글 데이터 생성부, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인 및 제1모드에서 토글 데이터에 응답하여 가변 저항 소자에 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부를 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 테스트 시간 및 비용을 절감할 수 있으므로 메모리 시스템(1400)의 제조시간 및 비용을 절감할 수 있다. 더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 포함할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (27)

  1. 양단을 통해 흐르는 전류에 응답하여 저항값이 변경되는 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 가변 저항 소자에 전류를 흘리는 구동부
    를 포함하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 가변 저항 소자는
    제1저항값을 가지는 제1상태 또는 상기 제1저항값보다 높은 제2저항값을 가지는 제2상태를 가지는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 구동부는
    상기 제1모드에서 상기 토글 데이터가 제1데이터이면 상기 가변 저항 소자에 제1방향으로 전류를 흘리고, 상기 토글 데이터가 제2데이터이면 상기 가변 저항 소자에 제2방향으로 전류를 흘리고,
    상기 제2모드에서 상기 데이터 전달라인의 데이터가 상기 제1데이터이면 상기 가변 저항 소자에 상기 제1방향으로 전류를 흘리고, 상기 데이터 전달라인의 데이터가 상기 제2데이터이면 상기 가변 저항 소자에 상기 제2방향으로 전류를 흘리는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 토글 데이터 생성부는
    상기 제1모드에서 주기 선택 정보에 응답하여 상기 토글 데이터의 논리값이 토글하는 상기 소정의 주기를 조절하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 토글 데이터 생성부는
    기본 주기를 가지는 데이터 클럭, 상기 데이터 클럭을 소정의 분주비로 분주하여 생성된 하나 이상의 분주 데이터 클럭을 사용하여 상기 토글 데이터를 생성하되, 상기 데이터 클럭 및 상기 하나 이상의 분주 데이터 클럭 중 주기 선택 정보에 의해 선택되는 클럭을 상기 토글 데이터로 전달하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 토글 데이터 생성부는
    상기 제2모드에서 상기 토글 데이터를 비활성화하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1모드에서 동작이 완료되면, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 상기 가변 저항 소자의 저항값을 변경하고, 상기 제2모드에서 상기 가변 저항 소자의 저항값을 판별하여 상기 가변 저항 소자의 불량 여부를 검출하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 가변 저항 소자는
    금속 산화물, 상변화 물질 및 두 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치.
  9. 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 가변 저항 소자는
    제1데이터가 저장된 경우 제1저항값을 가지고, 제2데이터가 저장된 경우 상기 제1저항값보다 높은 제2저항값을 가지는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 액세스 제어부는
    상기 제1모드에서 상기 토글 데이터가 제1데이터이면 상기 가변 저항 소자에 제1방향으로 전류를 흘리고, 상기 토글 데이터가 제2데이터이면 상기 가변 저항 소자에 제2방향으로 전류를 흘리고,
    상기 제2모드에서 라이트 동작시 상기 데이터 전달라인의 데이터가 상기 제1데이터이면 상기 가변 저항 소자에 상기 제1방향으로 전류를 흘리고, 상기 데이터 전달라인의 데이터가 상기 제2데이터이면 상기 가변 저항 소자에 상기 제2방향으로 전류를 흘리는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 토글 데이터 생성부는
    상기 제1모드에서 주기 선택 정보에 응답하여 상기 토글 데이터의 논리값이 토글하는 상기 소정의 주기를 조절하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 토글 데이터 생성부는
    상기 제2모드에서 상기 토글 데이터를 비활성화하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 액세스 제어부는
    상기 제2모드에서 리드 동작시 상기 가변 저항 소자에 소정의 전류량을 갖는 전류를 흘리는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 제1모드에서 동작이 완료되면, 상기 제2모드에서 라이트 동작을 수행하여 상기 다수의 가변 저항 소자에 데이터를 저장하고, 상기 제2모드에서 리드 동작을 수행하여 상기 다수의 가변 저항 소자에 저장된 데이터를 판별하여 상기 다수의 가변 저항 소자 중 불량이 발생한 가변 저항 소자를 검출하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 다수의 가변 저항 소자는
    금속 산화물, 상변화 물질 및 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 반도체 장치.
  17. 하나 이상의 데이터 패드, 저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자 및 제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부를 포함하며, 외부로부터 입력된 데이터를 전달하는 데이터 전달라인을 포함하며, 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 하나 이상의 데이터 패드로 입력된 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저장 소자에 전류를 흘리는 반도체 장치; 및
    상기 반도체 장치가 상기 제1모드 및 상기 제2모드 중 하나의 모드에서 동작하도록 하는 하나 이상의 커맨드 신호을 입력하고, 상기 반도체 장치가 상기 제2모드에서 동작하는 경우 상기 하나 이상의 데이터 패드로 상기 반도체 장치에 라이트할 데이터를 입력하거나 상기 반도체 장치에서 출력된 데이터를 입력받는 테스트 장치
    를 포함하는 테스트 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 가변 저항 소자는
    제1데이터가 저장된 경우 제1저항값을 가지고, 제2데이터가 저장된 경우 상기 제1저항값보다 높은 제2저항값을 가지는 테스트 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 반도체 장치는
    상기 제1모드에서 상기 토글 데이터가 제1데이터이면 상기 가변 저항 소자에 제1방향으로 전류를 흘리고, 상기 토글 데이터가 제2데이터이면 상기 가변 저항 소자에 제2방향으로 전류를 흘리고,
    상기 제2모드에서 라이트 동작시 상기 데이터 전달라인의 데이터가 상기 제1데이터이면 상기 가변 저항 소자에 상기 제1방향으로 전류를 흘리고, 상기 데이터 전달라인의 데이터가 상기 제2데이터이면 상기 가변 저항 소자에 상기 제2방향으로 전류를 흘리는 테스트 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 반도체 장치는
    상기 제2모드에서 상기 토글 데이터를 비활성화하는 테스트 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 테스트 장치는
    상기 반도체 장치가 상기 제1모드에서 동작하도록 하는 하나 이상의 커맨드 신호을 입력하고, 상기 반도체 장치의 상기 제1모드 동작이 완료되면, 상기 반도체 장치가 상기 제2모드에서 동작하도록 하는 하나 이상의 커맨드 신호을 입력하고, 상기 제2모드에서 상기 하나 이상의 데이터 패드에 상기 다수의 가변 저항 소자에 라이트할 데이터를 입력하고, 상기 다수의 가변 저항 소자에 데이터가 라이트 되면 상기 하나 이상의 데이터 패드를 통해 상기 다수의 가변 저항 소자의 데이터를 리드하고, 상기 리드된 데이터를 이용하여 상기 다수의 가변 저항 소자 중 불량이 발생한 가변 저항 소자를 검출하는 테스트 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 다수의 가변 저항 소자는
    금속 산화물, 상변화 물질 및 개의 자성층 사이에 터널 베리어층이 개재된 구조물 중 하나 이상을 포함하는 테스트 시스템.
  23. 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함하고,
    상기 기억부는
    저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 마이크로프로세서.
  24. 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 프로세서.
  25. 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 시스템.
  26. 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은
    저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 데이터 저장 시스템.
  27. 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 메모리 및 상기 버퍼 메모리 중 하나 이상은
    저장된 데이터의 값에 따라 저항값이 결정되는 다수의 가변 저항 소자;
    제1모드에서 소정의 주기로 논리값이 토글하는 토글 데이터를 생성하고, 제2모드에서 토글 데이터를 비활성화하는 토글 데이터 생성부;
    외부로부터 입력된 데이터를 전달하는 데이터 전달라인; 및
    상기 제1모드에서 상기 토글 데이터에 응답하여 상기 다수의 가변 저항 소자중 선택된 가변 저항 소자에 상기 소정의 주기로 방향이 바뀌는 전류를 흘리고, 상기 제2모드에서 상기 데이터 전달라인의 데이터에 응답하여 결정되는 방향으로 상기 다수의 가변 저항 소자 중 선택된 가변 저항 소자에 전류를 흘리는 액세스 제어부
    를 포함하는 메모리 시스템.
KR1020130022220A 2013-02-28 2013-02-28 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템 KR102114875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130022220A KR102114875B1 (ko) 2013-02-28 2013-02-28 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
US14/191,409 US9147467B2 (en) 2013-02-28 2014-02-26 Electronic device
US14/867,808 US9349487B2 (en) 2013-02-28 2015-09-28 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130022220A KR102114875B1 (ko) 2013-02-28 2013-02-28 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20140109544A KR20140109544A (ko) 2014-09-16
KR102114875B1 true KR102114875B1 (ko) 2020-05-26

Family

ID=51387964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022220A KR102114875B1 (ko) 2013-02-28 2013-02-28 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템

Country Status (2)

Country Link
US (2) US9147467B2 (ko)
KR (1) KR102114875B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102114875B1 (ko) * 2013-02-28 2020-05-26 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
JP2015036995A (ja) * 2013-08-12 2015-02-23 マイクロン テクノロジー， インク． 半導体装置及びエラー訂正情報書き込み方法
KR102111510B1 (ko) * 2014-04-10 2020-05-19 에스케이하이닉스 주식회사 전자 장치
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
KR20160074238A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US9595323B1 (en) * 2016-02-04 2017-03-14 Sandisk Technologies Llc Word line compensation for memory arrays
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623644A (en) 1994-08-25 1997-04-22 Intel Corporation Point-to-point phase-tolerant communication
JP2011524061A (ja) 2008-06-11 2011-08-25 エヌエックスピー ビー ヴィ 相変化メモリ及び制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632615B1 (ko) 2003-12-29 2006-10-09 주식회사 하이닉스반도체 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
US8102018B2 (en) * 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
KR100891326B1 (ko) 2006-07-31 2009-03-31 삼성전자주식회사 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템
KR100991308B1 (ko) 2008-05-20 2010-11-01 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 테스트 방법
KR102114875B1 (ko) * 2013-02-28 2020-05-26 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623644A (en) 1994-08-25 1997-04-22 Intel Corporation Point-to-point phase-tolerant communication
JP2011524061A (ja) 2008-06-11 2011-08-25 エヌエックスピー ビー ヴィ 相変化メモリ及び制御方法

Also Published As

Publication number Publication date
US20140241040A1 (en) 2014-08-28
US9349487B2 (en) 2016-05-24
US20160019980A1 (en) 2016-01-21
US9147467B2 (en) 2015-09-29
KR20140109544A (ko) 2014-09-16

Similar Documents

Publication Publication Date Title
KR102114875B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
KR20180007187A (ko) 전자 장치 및 전자 장치의 동작 방법
US10431267B2 (en) Electronic device and method for driving the same
KR102003861B1 (ko) 반도체 장치, 프로세서 및 시스템
US9153318B2 (en) Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path
KR102016543B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20150019480A (ko) 전자 장치
KR102465169B1 (ko) 전자 장치
KR102115427B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR102116879B1 (ko) 전자 장치
KR20170096072A (ko) 전자 장치
US9412444B2 (en) Electronic device
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR20170115724A (ko) 전자 장치
KR20150117755A (ko) 전자 장치
KR20140107948A (ko) 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9865344B2 (en) Electronic device and method for operating electronic device
KR20140108800A (ko) 기준 컬럼, 반도체 장치 및 프로세서와 시스템
KR102111510B1 (ko) 전자 장치
US9368180B2 (en) Variable resistance memory device and storage devices using the same
US11164654B2 (en) Method for driving an electronic device including a semiconductor memory in a test mode
US11342043B2 (en) Electronic device for changing short-type defective memory cell to open-type defective memory cell by applying stress pulse
KR102634840B1 (ko) 전자 장치
KR20170075202A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant