KR20170075202A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20170075202A
KR20170075202A KR1020150184556A KR20150184556A KR20170075202A KR 20170075202 A KR20170075202 A KR 20170075202A KR 1020150184556 A KR1020150184556 A KR 1020150184556A KR 20150184556 A KR20150184556 A KR 20150184556A KR 20170075202 A KR20170075202 A KR 20170075202A
Authority
KR
South Korea
Prior art keywords
memory
unit
data
supply
current
Prior art date
Application number
KR1020150184556A
Other languages
English (en)
Other versions
KR102431206B1 (ko
Inventor
김경완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150184556A priority Critical patent/KR102431206B1/ko
Priority to US15/134,068 priority patent/US9773548B2/en
Publication of KR20170075202A publication Critical patent/KR20170075202A/ko
Application granted granted Critical
Publication of KR102431206B1 publication Critical patent/KR102431206B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Memories (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체 메모리를 포함하는 전자 장치에서, 상기 반도체 메모리는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함하는 전자 장치를 제공할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전가기기에서 정보를 저장할 수 있는 반도체 메모리가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 메모리로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 메모리 예컨데, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
실시예들이 해결하려는 과제는, read disturbance 및 RTN(Random Telegraph Noise)으로부터 immunity를 가질 수 있는 전자 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함하며, 상기 반도체 장치는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다.
상기 대체 전류는 저저항 상태의 메모리 셀에 흐르는 상기 셀 전류에 대응할 수 있고, 상기 대체 전류 공급부는 상기 메모리 셀이 상기 저저항 상태일 때 상기 대체 전류를 공급할 수 있다.
상기 대체 전류 공급부는 상기 제1 선택부 또는 상기 제2 선택부에 걸린 전압에 기초하여 상기 대체 전류의 공급 여부를 결정할 수 있다.
상기 대체 전류 공급부는, 상기 전압에 기초하여 공급제어신호를 생성하기 위한 공급 제어부; 및 상기 공급제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함할 수 있다.
상기 공급 제어부는 voltage follower를 포함할 수 있고, 상기 공급 경로부는 스위칭 소자를 포함할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 제어부, 상기 연산부 및 상기 기억부 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 코어부, 상기 캐시 메모리부 및 상기 버스 인터페이스 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치, 상기 주기억장치 및 상기 인터페이스 장치 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치, 상기 컨트롤러, 상기 임시 저장 장치 및 상기 인터페이스 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리, 상기 메모리 컨트롤러, 상기 버퍼 메모리 및 상기 인터페이스 중 적어도 하나의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함하며, 상기 반도체 메모리는 복수의 로우 라인; 복수의 컬럼 라인; 상기 복수의 로우 라인과 상기 복수의 컬럼 라인의 교차점에 접속된 복수의 메모리 셀; 복수의 로우 선택신호에 기초하여 상기 복수의 로우 라인 중 어느 하나를 선택하기 위한 복수의 로우 선택부; 복수의 컬럼 선택신호에 기초하여 상기 복수의 컬럼 라인 중 어느 하나를 선택하기 위한 복수의 컬럼 선택부; 및 상기 복수의 로우 선택부에 공통으로 접속되며, 리드(read) 동작시 상기 복수의 로우 선택부 중 어느 하나에 걸린 전압에 기초하여 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 복수의 메모리 셀 중 선택된 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다.
상기 대체 전류는 저저항 상태의 상기 메모리 셀에 흐르는 상기 셀 전류에 대응할 수 있고, 상기 대체 전류 공급부는 상기 메모리 셀이 상기 저저항 상태일 때 상기 대체 전류를 공급할 수 있다.
상기 복수의 로우 선택부는 각각 상기 복수의 로우 선택신호 중 대응하는 로우 선택신호에 기초하여 고전압을 상기 복수의 로우 라인 중 대응하는 로우 라인으로 공급하기 위한 적어도 하나의 스위칭 소자를 포함할 수 있다.
상기 복수의 로우 선택부는 각각 직렬로 접속된 제1 및 제2 스위칭 소자를 포함할 수 있고, 상기 대체 전류 공급부는 상기 제1 및 제2 스위칭 소자 사이의 제1 접속 노드에 접속될 수 있다.
상기 대체 전류 공급부는, 상기 제1 접속 노드에 걸린 상기 전압에 기초하여 공급 제어신호를 생성하기 위한 공급 제어부; 및 상기 공급 제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함할 수 있다.
상기 공급 제어부는 voltage follower를 포함할 수 있고, 상기 공급 경로부는 스위칭 소자를 포함할 수 있다.
상기 복수의 로우 선택부는 각각 적어도 하나의 스위칭 소자를 포함할 수 있고, 상기 대체 전류 공급부는 상기 고전압의 공급단과 상기 스위칭 소자 사이의 제2 접속 노드에 접속될 수 있다.
상기 대체 전류 공급부는, 상기 제2 접속 노드에 걸린 상기 전압에 기초하여 공급 제어신호를 생성하기 위한 공급 제어부; 및 상기 공급 제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함할 수 있다.
상기 공급 제어부는 voltage follower를 포함할 수 있고, 상기 공급 경로부는 스위칭 소자를 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치의 구동 방법은, 반도체 메모리를 포함하는 전자 장치의 구동 방법으로서, 복수의 로우 라인 중 어느 하나의 로우 라인과 복수의 컬럼 라인 중 어느 하나의 컬럼 라인 사이에 접속된 메모리 셀이 선택되는 단계; 및 상기 메모리 셀이 저저항 상태인 경우 상기 메모리 셀에 흐르는 제1 셀 전류와 상기 제1 셀 전류에 대응하는 대체 전류의 합성 전류를 감지하거나, 또는 상기 메모리 셀이 고저항 상태인 경우 상기 메모리 셀에 흐르는 제2 셀 전류를 감지하는 단계를 포함할 수 있다.
전술한 실시예들에 의한 전자 장치에 의하면, read disturbance 및 RTN(Random Telegraph Noise)으로부터 immunity를 가짐으로써 리드(read) 동작시 향상된 성능을 달성할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 메모리 회로의 구성도이다.
도 2는 도 1에 도시된 메모리 회로의 일부 구성을 더욱 자세하게 도시한 구성도이다.
도 3은 본 발명의 실시예에 따른 메모리 회로를 구현하는 마이크로 프로세서의 일예를 보인 구성도이다.
도 4는 본 발명의 실시예에 따른 메모리 회로를 구현하는 프로세서의 일예를 보인 구성도이다.
도 5는 본 발명의 실시예에 따른 메모리 회로를 구현하는 시스템의 일 예를 보인 구성도이다.
도 6은 본 발명의 실시예에 따른 메모리 회로를 구현하는 데이터 저장 시스템의 일예를 보인 구성도이다.
도 7은 본 발명의 실시예에 따른 메모리 회로를 구현하는 메모리 시스템의 일예를 보인 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 실시예에 따른 반도체 메모리는 가변 저항 소자를 포함할 수 있다. 이하에서 가변 저항 소자는 가변 저항 특성을 나타내며 단일막 또는 다중막을 포함할 수 있다. 예컨대, 가변 저항 소자는 RRAM, PRAM, MRAM, FRAM 등에 이용되는 물질, 예컨대, 칼코게나이드(chalcogenide)계 화합물, 전이금속 화합물, 강유전체, 강자성체 등을 포함할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 가변 저항 소자는 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변 저항 특성이 있기만 하면 된다.
보다 자세히 살펴보면 가변 저항 소자는 금속 산화물을 포함할 수 있다. 금속 산화물은 예컨대, 니켈(Ni) 산화물, 티타늄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zq) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 등과 같은 전이 금속의 산화물, STO(SrTiO), PCMO(PrCaMnO) 등과 같은 페로브스카이트계 물질 등일 수 있다. 이러한 가변 저항 소자는 공공(vacancy)의 거동에 의한 전류 필라멘트의 생성/소멸로 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한, 가변 저항 소자는 상변화 물질을 포함할 수 있다. 상변화 물질은 예컨데, GST(Ge-Sb-Te) 등과 같은 칼코게나이드계 물질 등일 수 있다. 이러한 가변 저항 소자는 열에 의해 결정 상태와 비정질 상태 중 어느 하나로 안정됨으로써 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다.
또한, 가변 저항 소자는 두 개의 자성층 사이에 터널 베리어 층이 개재된 구조물을 포함할 수 있다. 자성층은 NiFeCo, CoFe 등의 물질로 형성될 수 있고, 터널 베리어층은, Al203 등의 물질로 형성될 수 있다. 이러한 가변 저항 소자는 자성층의 자화 방향에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 나타낼 수 있다. 예컨대, 가변 저항 소자는 두 개의 자성층의 자화 방향이 평행한 경우 저저항 상태일 수 있고, 두 개의 자성층의 자화 방향이 반평행한 경우 고저항 상태일수 있다.
도 1에는 본 발명의 일 실시예에 따른 메모리 회로의 구성도가 도시되어 있다.
본 발명의 일 실시예는 설명의 편의를 위해 제1 내지 제5 로우 라인과, 상기 제1 내지 제5 로우 라인에 대응하는 제1 내지 제5 로우 선택부와, 제1 내지 제5 컬럼 라인과, 상기 제1 내지 제5 컬럼 라인에 대응하는 제1 내지 제5 컬럼 선택부를 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아님을 미리 밝혀둔다.
도 1을 참조하면, 메모리 회로(100)는 메모리 셀 어레이(110), 로우 선택블록(120), 컬럼 선택블록(130), 대체 전류 공급부(140) 및 감지부(150)를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀(C00, C11, C22, …)을 포함할 수 있다(도 2 참조). 상기 복수의 메모리 셀(C00, C11, C22, …)은 제1 내지 제5 로우 라인(ROWL0 ~ ROWL4)과 제1 내지 제5 컬럼 라인(ROWL0 ~ ROWL4)의 교차점에 각각 배치될 수 있다. 예컨대, 메모리 셀 어레이(110)는 크로스 포인트 어레이(crosspoint array) 구조를 가질 수 있다.
로우 선택블록(120)은 제1 내지 제5 로우 라인(ROWL0 ~ ROWL4)에 대응하는 제1 내지 제5 로우 선택부(121 ~ 129)를 포함할 수 있다. 제1 내지 제5 로우 선택부(121 ~ 129)는 제1 내지 제5 로우 선택신호(ROW_SEL<0:4>)에 기초하여 제1 내지 제5 로우 라인(ROWL0 ~ ROWL4)을 선택할 수 있다. 예컨대, 제1 내지 제5 로우 선택부(121 ~ 129)는 제1 내지 제5 로우 선택신호(ROW_SEL<0:4>)에 기초하여 어느 하나만이 인에이블될 수 있으며, 인에이블된 로우 선택부는 대응하는 로우 라인으로 고전압(예:VDD)을 공급할 수 있다.
컬럼 선택블록(130)은 제1 내지 제5 컬럼 라인(COLL0 ~ COLL4)에 대응하는 제1 내지 제5 컬럼 선택부(131 ~ 139)를 포함할 수 있다. 제1 내지 제5 컬럼 선택부(131 ~ 139)는 제1 내지 제5 컬럼 선택신호(COL_SEL<0:4>)에 기초하여 제1 내지 제5 컬럼 라인(COLL0 ~ COLL4)을 선택할 수 있다. 예컨대, 제1 내지 제5 컬럼 선택부(131 ~ 139)는 제1 내지 제5 컬럼 선택신호(COL_SEL<0:4>)에 기초하여 어느 하나만이 인에이블될 수 있으며, 인에이블된 컬럼 선택부는 대응하는 컬럼 라인을 통해 흐르는 셀 전류(Icell)를 감지부(150)에게 제공할 수 있다.
대체 전류 공급부(140)는 제1 내지 제5 로우 선택부(121 ~ 129)에 공통으로 접속될 수 있다. 그리고, 대체 전류 공급부(140)는 리드(read) 동작시 복수의 메모리 셀(C00, C11, C22, …) 중 선택된 메모리 셀의 저항 상태에 기초하여 대체 전류(Irep)를 선택적으로 공급할 수 있다. 예컨대, 대체 전류 공급부(140)는 상기 선택된 메모리 셀이 저저항 상태(Low Resistance State)일 때 대체 전류(Irep)를 공급할 수 있고, 상기 선택된 메모리 셀이 고저항 상태(High Resistance State)일 때 대체 전류(Irep)를 공급하지 않을 수 있다. 여기서, 대체 전류 공급부(140)는 제1 내지 제5 로우 선택부(121 ~ 129) 중 상기 선택된 메모리 셀에 접속된 로우 선택부에 걸린 전압에 기초하여 상기 선택된 메모리 셀의 저항 상태를 간접적으로 판별할 수 있다.
감지부(150)는 상기 리드 동작시 셀 전류(Icell)와 대체 전류(Irep) 중 적어도 하나를 감지할 수 있다. 다시 말해, 감지부(150)는 대체 전류 공급부(140)로부터 대체 전류(Irep)가 공급되는 경우 셀 전류(Icell)와 대체 전류(Irep)를 포함하는 리드 전류를 감지할 수 있고, 또는 대체 전류 공급부(140)로부터 대체 전류(Irep)가 공급되지 않는 경우 셀 전류(Icell)만을 포함하는 상기 리드 전류를 감지할 수 있다. 예컨대, 감지부(150)는 기준 전류(도면에 미도시)와 상기 리드 전류를 비교하기 위한 감지 증폭기(sense amplifier)를 포함할 수 있다.
도 2에는 도 1에 도시된 메모리 회로(100)의 일부 구성(AAA)을 보인 구성도가 도시되어 있다. 즉, 도 2에는 설명의 편의를 위하여 제1 내지 제3 메모리 셀(C00, C11, C22), 제1 내지 제3 로우 선택부(121 ~ 125), 제1 내지 제3 컬럼 선택부(131 ~ 135) 및 공통 바이패스부(140)만이 도시되어 있다.
도 2를 참조하면, 제1 메모리 셀(C00)은 제1 로우 라인(ROWL0)과 제1 컬럼 라인(COLL0) 사이에 접속될 수 있다. 제2 메모리 셀(C11)은 제2 로우 라인(ROWL1)과 제2 컬럼 라인(COLL1) 사이에 접속될 수 있다. 제3 메모리 셀(C22)은 제3 로우 라인(ROWL2)과 제3 컬럼 라인(COLL2) 사이에 접속될 수 있다. 예컨대, 제1 내지 제3 메모리 셀(C00, C11, C22)은 각각 전술한 상기 가변 저항 소자를 포함할 수 있다.
제1 내지 제3 로우 선택부(121 ~ 125)는 모두 동일하게 구성될 수 있다. 예컨대, 제1 로우 선택부(121)는 직렬로 연결된 제1 및 제2 NMOS 트랜지스터를 포함할 수 있다. 상기 제1 NMOS 트랜지스터는 제1 로우 선택신호(ROW_SEL<0>)를 게이트 입력으로 하며 고전압(VDD)이 인가되는 제1 노드와 제1 로우 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제2 NMOS 트랜지스터는 제1 로우 선택신호(ROW_SEL<0>)를 게이트 입력으로 하며 상기 제1 로우 접속 노드와 제1 로우 라인(ROWL0) 사이에 드레인과 소오스가 접속될 수 있다. 그리고, 제2 로우 선택부(123)는 직렬로 연결된 제3 및 제4 NMOS 트랜지스터를 포함할 수 있다. 상기 제3 NMOS 트랜지스터는 제2 로우 선택신호(ROW_SEL<1>)를 게이트 입력으로 하며 고전압(VDD)이 인가되는 제2 노드와 제2 로우 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제4 NMOS 트랜지스터는 제2 로우 선택신호(ROW_SEL<1>)를 게이트 입력으로 하며 상기 제2 로우 접속 노드와 제2 로우 라인(ROWL1) 사이에 드레인과 소오스가 접속될 수 있다. 그리고, 제3 로우 선택부(125)는 직렬로 연결된 제5 및 제6 NMOS 트랜지스터를 포함할 수 있다. 상기 제5 NMOS 트랜지스터는 제3 로우 선택신호(ROW_SEL<2>)를 게이트 입력으로 하며 고전압(VDD)이 인가되는 제3 노드와 제3 로우 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제6 NMOS 트랜지스터는 제3 로우 선택신호(ROW_SEL<2>)를 게이트 입력으로 하며 상기 제3 로우 접속 노드와 제3 로우 라인(ROWL2) 사이에 드레인과 소오스가 접속될 수 있다.
제1 내지 제3 컬럼 선택부(131 ~ 135)는 모두 동일하게 구성될 수 있다. 예컨대, 제1 컬럼 선택부(131)는 직렬로 연결된 제7 및 제8 NMOS 트랜지스터를 포함할 수 있다. 상기 제7 NMOS 트랜지스터는 제1 컬럼 선택신호(COL_SEL<0>)를 게이트 입력으로 하며 제1 컬럼 라인(COLL0)과 제1 컬럼 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제8 NMOS 트랜지스터는 제1 컬럼 선택신호(COL_SEL<0>)를 게이트 입력으로 하며 상기 제1 컬럼 접속 노드와 감지부(150) 사이에 드레인과 소오스가 접속될 수 있다. 그리고, 제2 컬럼 선택부(133)는 직렬로 연결된 제9 및 제10 NMOS 트랜지스터를 포함할 수 있다. 상기 제9 NMOS 트랜지스터는 제2 컬럼 선택신호(COL_SEL<1>)를 게이트 입력으로 하며 제2 컬럼 라인(COLL1)과 제2 컬럼 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제10 NMOS 트랜지스터는 제2 컬럼 선택신호(COL_SEL<1>)를 게이트 입력으로 하며 상기 제2 컬럼 접속 노드와 감지부(150) 사이에 드레인과 소오스가 접속될 수 있다. 그리고, 제3 컬럼 선택부(135)는 직렬로 연결된 제11 및 제12 NMOS 트랜지스터를 포함할 수 있다. 상기 제11 NMOS 트랜지스터는 제3 컬럼 선택신호(COL_SEL<2>)를 게이트 입력으로 하며 제3 컬럼 라인(COLL2)과 제3 컬럼 접속 노드 사이에 드레인과 소오스가 접속될 수 있다. 상기 제12 NMOS 트랜지스터는 제3 컬럼 선택신호(COL_SEL<2>)를 게이트 입력으로 하며 상기 제3 컬럼 접속 노드와 감지부(150) 사이에 드레인과 소오스가 접속될 수 있다.
대체 전류 공급부(140)는 공급 제어부(141) 및 공급 경로부(143)를 포함할 수 있다. 공급 제어부(141)는 상기 제1 내지 제3 로우 접속 노드에 공통으로 접속될 수 있다. 공급 제어부(141)는 상기 제1 내지 제3 로우 접속 노드 중 어느 하나에 걸린 상기 전압에 기초하여 공급 제어신호를 선택적으로 생성할 수 있다. 또는, 공급 제어부(141)는 상기 제1 내지 제3 노드에 공통으로 접속될 수 있다. 공급 제어부(141)는 상기 제1 내지 제3 노드 중 어느 하나에 걸린 상기 전압에 기초하여 상기 공급 제어신호를 선택적으로 생성할 수 있다. 예컨대, 공급 제어부는 voltage follower를 포함할 수 있다. 공급 경로부(143)는 상기 공급 제어신호에 기초하여 대체 전류(Irep)를 감지부(150)에게 선택적으로 공급할 수 있다. 예컨대, 공급 경로부(143)는 스위칭 소자를 포함할 수 있다. 상기 스위칭 소자는 PMOS 트랜지스터를 포함할 수 있다. 한편, 도면에는 도시되지 않았지만, 대체 전류 공급부(140)는 대체 전류(Irep)를 생성하여 공급 경로부(143)에게 공급하기 위한 대체 전류 생성부를 더 포함할 수 있다.
이하, 전술한 내용을 바탕으로 메모리 회로(100)의 동작을 설명한다.
본 발명의 실시예에 따른 메모리 회로(100)의 동작은 제2 메모리 셀(C11)이 선택된 것을 예로 들어 설명하기로 한다.
먼저, 제2 메모리 셀(C11)이 상기 저저항 상태일 때의 리드 동작을 설명한다.
제2 로우 선택신호(ROW_SEL<1>) 및 제2 컬럼 선택신호(COL_SEL<1>)가 활성화되면, 제2 로우 선택부(123)는 고전압(VDD)이 인가되는 상기 제2 노드와 제2 로우 라인(ROWL1)을 접속할 수 있고, 제2 컬럼 선택부(133)는 제2 컬럼 라인(COLL1)과 감지부(150)를 접속할 수 있다.
이때, 제2 메모리 셀(C11)은 상기 저저항 상태이기 때문에, 상기 제2 로우 접속 노드에는 상대적으로 낮은 전압 레벨이 걸린다. 이에 따라, 대체 전류 공급부(140)는 대체 전류(Irep)를 감지부(150)에게 공급할 수 있다. 예컨대, 공급 제어부(141)는 상기 낮은 전압 레벨에 대응하는 논리 로우 레벨의 상기 공급 제어신호를 생성할 수 있다. 그리고, 공급 경로부(143)는 상기 논리 로우 레벨의 상기 공급 제어신호에 기초하여 턴 온(turn on)됨으로써 대체 전류(Irep)를 감지부(150)에게 공급할 수 있다.
그리고, 제2 컬럼 선택부(133)는 상기 저저항 상태의 제2 메모리 셀(C11)에 대응하는 셀 전류(Icell)를 감지부(150)에게 공급할 수 있다.
그러면, 감지부(150)는 셀 전류(Icell)와 대체 전류(Irep)의 합성 전류인 상기 리드 전류를 감지할 수 있다. 예컨대, 감지부(150)는 상기 기준 전류와 상기 리드 전류를 비교하고, 그 비교결과에 기초하여 상기 저저항 상태에 대응하는 감지신호를 출력할 수 있다.
정리하면, 상기 저저항 상태의 제2 메모리 셀(C11)을 대상으로 상기 리드 동작이 실시되면, 대체 전류 공급부(140)가 인에이블될 수 있다. 대체 전류 공급부(140)가 인에이블되면, 제2 메모리 셀(C110)에 흐르는 셀 전류(Icell)에 대응하는 대체 전류(Irep)를 감지부(150)에게 공급할 수 있다. 그 결과, 감지부(150)는 셀 전류(Icell)와 대체 전류(Irep)를 포함하는 상기 리드 전류에 기초하여 감지 동작을 실시할 수 있기 때문에, 상기 감지 동작시 read current margin을 향상시킬 수 있다. 아울러, 상기 read current margin이 향상됨으로써, 제2 메모리 셀(C11)에 영향을 미치는 read disturbance 및 RTN(Random Telegraph Noise)으로부터 immunity를 가질 수 있다.
다음, 제2 메모리 셀(C11)이 상기 고저항 상태일 때의 리드 동작을 설명한다.
제2 로우 선택신호(ROW_SEL<1>) 및 제2 컬럼 선택신호(COL_SEL<1>)가 활성화되면, 제2 로우 선택부(123)는 고전압(VDD)이 인가되는 상기 제2 노드와 제2 로우 라인(ROWL1)을 접속할 수 있고, 제2 컬럼 선택부(133)는 제2 컬럼 라인(COLL1)과 감지부(150)를 접속할 수 있다.
이때, 제2 메모리 셀(C11)은 상기 고저항 상태이기 때문에, 상기 제2 로우 접속 노드에는 상대적으로 높은 전압 레벨이 걸린다. 이에 따라, 대체 전류 공급부(140)는 대체 전류(Irep)를 감지부(150)에게 공급하지 않을 수 있다. 예컨대, 공급 제어부(141)는 상기 높은 전압 레벨에 대응하는 논리 하이 레벨의 상기 공급 제어신호를 생성할 수 있다. 그리고, 공급 경로부(143)는 상기 논리 하이 레벨의 상기 공급 제어신호에 기초하여 턴 오프(turn off)됨으로써 대체 전류(Irep)를 감지부(150)에게 공급하지 않을 수 있다.
한편, 제2 컬럼 선택부(133)는 상기 고저항 상태의 제2 메모리 셀(C11)에 대응하는 셀 전류(Icell)를 감지부(150)에게 공급할 수 있다.
그러면, 감지부(150)는 셀 전류(Icell)를 상기 리드 전류로써 감지할 수 있다. 예컨대, 감지부(150)는 상기 기준 전류와 상기 리드 전류를 비교하고, 그 비교결과에 기초하여 상기 고저항 상태에 대응하는 상기 감지신호를 출력할 수 있다.
정리하면, 상기 고저항 상태의 제2 메모리 셀(C11)을 대상으로 상기 리드 동작이 실시되면, 대체 전류 공급부(140)가 디스에이블될 수 있다. 대체 전류 공급부(140)가 디스에이블되면, 제2 메모리 셀(C11)에 어떠한 영향도 미치지 않을 수 있다. 참고로, 상기 voltage follower의 입력 임피던스(input impedance)는 무한대이기 때문에, 제2 메모리 셀(C11)에 전혀 영향을 미치지 않는다.
이와 같은 본 발명의 일 실시예에 따르면, 저저항 상태의 메모리 셀을 리드할 때 높은 리드 전류를 획득함으로써 read current margin을 개선할 수 있는 이점이 있고, 복수의 로우 선택부 대비 하나의 대체 전류 공급부를 포함함으로써 면적을 최소화면서도 설계가 용이한 이점이 있다.
전술한 실시예들의 메모리 회로 또는 반도체 메모리는 다양한 장치 또는 시스템에 이용될 수 있다. 도 3 내지 도 7은 전술한 실시예들의 메모리 회로 또는 반도체 메모리를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 메모리 회로 또는 반도체 메모리를 구현하는 마이크로 프로세서의 구성도의 일 예이다.
도 3을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 메모리 회로의 실시예를 포함할 수 있다. 예컨대, 기억부(1010)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 마이크로 프로세서(1000)의 성능을 향상시킬 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 4는 본 발명의 일 실시예에 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 4를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 메모리 장치의 실시예를 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 프로세서(1100)의 성능을 향상시킬 수 있다.
도 4에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 5를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 메모리 회로의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 시스템(1200)의 성능을 향상시킬 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 메모리를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 메모리 회로의 실시예를 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 시스템(1200)의 성능을 향상시킬 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 6의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 메모리를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 6의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 6을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 메모리 회로의 실시예를 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 데이터 저장 시스템(1300)의 성능을 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 회로를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 7을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 메모리 회로의 실시예를 포함할 수 있다. 예를 들어, 메모리(1410)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 메모리 시스템(1400)의 성능을 향상시킬 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 메모리 회로의 실시예를 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 제1 라인과 제2 라인 사이에 접속된 메모리 셀; 상기 제1 라인을 선택하기 위한 제1 선택부; 상기 제2 라인을 선택하기 위한 제2 선택부; 리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및 상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부를 포함할 수 있다. 이를 통해 리드 동작시 향상된 성능을 달성할 수 있으므로, 메모리 시스템(1400)의 성능을 향상시킬 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 메모리를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
100 : 메모리 회로 110 : 메모리 셀 어레이
120 : 로우 선택블록 130 : 컬럼 선택블록
140 : 대체 전류 공급부 150 : 감지부

Claims (20)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    제1 라인과 제2 라인 사이에 접속된 메모리 셀;
    상기 제1 라인을 선택하기 위한 제1 선택부;
    상기 제2 라인을 선택하기 위한 제2 선택부;
    리드(read) 동작시, 상기 메모리 셀의 저항 상태에 대응하는 대체 전류를 공급하기 위한 대체 전류 공급부; 및
    상기 리드 동작시, 상기 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부
    를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 대체 전류는 저저항 상태의 메모리 셀에 흐르는 상기 셀 전류에 대응하고,
    상기 대체 전류 공급부는 상기 메모리 셀이 상기 저저항 상태일 때 상기 대체 전류를 공급하는 전자 장치.
  3. 제1항에 있어서,
    상기 대체 전류 공급부는 상기 제1 선택부 또는 상기 제2 선택부에 걸린 전압에 기초하여 상기 대체 전류의 공급 여부를 결정하는 전자 장치.
  4. 제3항에 있어서,
    상기 대체 전류 공급부는,
    상기 전압에 기초하여 공급제어신호를 생성하기 위한 공급 제어부; 및
    상기 공급제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함하는 전자 장치.
  5. 제4항에 있어서,
    상기 공급 제어부는 voltage follower를 포함하고,
    상기 공급 경로부는 스위칭 소자를 포함하는 전자 장치.
  6. 제1항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 제어부, 상기 연산부 및 상기 기억부 중 적어도 하나의 일부인
    전자 장치.
  7. 제1항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 코어부, 상기 캐시 메모리부 및 상기 버스 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  8. 제1항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치, 상기 주기억장치 및 상기 인터페이스 장치 중 적어도 하나의 일부인
    전자 장치.
  9. 제1항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치, 상기 컨트롤러, 상기 임시 저장 장치 및 상기 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  10. 제1항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리, 상기 메모리 컨트롤러, 상기 버퍼 메모리 및 상기 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  11. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    복수의 로우 라인;
    복수의 컬럼 라인;
    상기 복수의 로우 라인과 상기 복수의 컬럼 라인의 교차점에 접속된 복수의 메모리 셀;
    복수의 로우 선택신호에 기초하여 상기 복수의 로우 라인 중 어느 하나를 선택하기 위한 복수의 로우 선택부;
    복수의 컬럼 선택신호에 기초하여 상기 복수의 컬럼 라인 중 어느 하나를 선택하기 위한 복수의 컬럼 선택부; 및
    상기 복수의 로우 선택부에 공통으로 접속되며, 리드(read) 동작시 상기 복수의 로우 선택부 중 어느 하나에 걸린 전압에 기초하여 대체 전류를 공급하기 위한 대체 전류 공급부; 및
    상기 리드 동작시, 상기 복수의 메모리 셀 중 선택된 메모리 셀에 흐르는 셀 전류와 상기 대체 전류 중 적어도 하나를 감지하기 위한 감지부
    를 포함하는 전자 장치.
  12. 제11항에 있어서,
    상기 대체 전류는 저저항 상태의 상기 메모리 셀에 흐르는 상기 셀 전류에 대응하고,
    상기 대체 전류 공급부는 상기 메모리 셀이 상기 저저항 상태일 때 상기 대체 전류를 공급하는 전자 장치.
  13. 제11항에 있어서,
    상기 복수의 로우 선택부는 각각 상기 복수의 로우 선택신호 중 대응하는 로우 선택신호에 기초하여 고전압을 상기 복수의 로우 라인 중 대응하는 로우 라인으로 공급하기 위한 적어도 하나의 스위칭 소자를 포함하는 전자 장치.
  14. 제13항에 있어서,
    상기 복수의 로우 선택부는 각각 직렬로 접속된 제1 및 제2 스위칭 소자를 포함하며,
    상기 대체 전류 공급부는 상기 제1 및 제2 스위칭 소자 사이의 제1 접속 노드에 접속되는 전자 장치.
  15. 제14항에 있어서,
    상기 대체 전류 공급부는,
    상기 제1 접속 노드에 걸린 상기 전압에 기초하여 공급 제어신호를 생성하기 위한 공급 제어부; 및
    상기 공급 제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함하는 전자 장치.
  16. 제15항에 있어서,
    상기 공급 제어부는 voltage follower를 포함하고,
    상기 공급 경로부는 스위칭 소자를 포함하는 전자 장치.
  17. 제13항에 있어서,
    상기 복수의 로우 선택부는 각각 적어도 하나의 스위칭 소자를 포함하며,
    상기 대체 전류 공급부는 상기 고전압의 공급단과 상기 스위칭 소자 사이의 제2 접속 노드에 접속되는 전자 장치.
  18. 제17항에 있어서,
    상기 대체 전류 공급부는,
    상기 제2 접속 노드에 걸린 상기 전압에 기초하여 공급 제어신호를 생성하기 위한 공급 제어부; 및
    상기 공급 제어신호에 기초하여 상기 대체 전류를 상기 감지부에게 공급하기 위한 공급 경로부를 포함하는 전자 장치.
  19. 제17항에 있어서,
    상기 공급 제어부는 voltage follower를 포함하고,
    상기 공급 경로부는 스위칭 소자를 포함하는 전자 장치.
  20. 반도체 메모리를 포함하는 전자 장치의 구동 방법으로서,
    복수의 로우 라인 중 어느 하나의 로우 라인과 복수의 컬럼 라인 중 어느 하나의 컬럼 라인 사이에 접속된 메모리 셀이 선택되는 단계; 및
    상기 메모리 셀이 저저항 상태인 경우 상기 메모리 셀에 흐르는 제1 셀 전류와 상기 제1 셀 전류에 대응하는 대체 전류의 합성 전류를 감지하거나, 또는 상기 메모리 셀이 고저항 상태인 경우 상기 메모리 셀에 흐르는 제2 셀 전류를 감지하는 단계
    를 포함하는 전자 장치의 구동 방법.
KR1020150184556A 2015-12-23 2015-12-23 전자 장치 KR102431206B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150184556A KR102431206B1 (ko) 2015-12-23 2015-12-23 전자 장치
US15/134,068 US9773548B2 (en) 2015-12-23 2016-04-20 Electronic device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150184556A KR102431206B1 (ko) 2015-12-23 2015-12-23 전자 장치

Publications (2)

Publication Number Publication Date
KR20170075202A true KR20170075202A (ko) 2017-07-03
KR102431206B1 KR102431206B1 (ko) 2022-08-11

Family

ID=59087374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184556A KR102431206B1 (ko) 2015-12-23 2015-12-23 전자 장치

Country Status (2)

Country Link
US (1) US9773548B2 (ko)
KR (1) KR102431206B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210029554A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 메모리 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587694B1 (ko) * 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US20060279980A1 (en) * 2003-08-21 2006-12-14 Tdk Corporation Magnetic storage cell and magnetic memory device
US20080239798A1 (en) * 2007-03-28 2008-10-02 Industrial Technology Research Institute Compensation circuit and memory with the same
US20100214828A1 (en) * 2006-09-15 2010-08-26 Renesas Technology Corp. Semiconductor device
US20130235649A1 (en) * 2012-03-07 2013-09-12 Rambus Inc. Direct relative measurement of memory durability
US20140103471A1 (en) * 2012-09-10 2014-04-17 James John Lupino Low Cost High Density Nonvolatile Memory Array Device Employing Thin Film Transistors and Back to Back Schottky Diodes
KR20150120557A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456540B1 (en) * 2001-01-30 2002-09-24 Intel Corporation Method and apparatus for gating a global column select line with address transition detection
US6535428B2 (en) * 2001-06-14 2003-03-18 Stmicroelectronics S.R.L. Sensing circuit for memory cells
KR20020096746A (ko) 2001-06-21 2002-12-31 주식회사 하이닉스반도체 플래쉬 메모리 셀의 센싱 회로
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6829188B2 (en) * 2002-08-19 2004-12-07 Micron Technology, Inc. Dual loop sensing scheme for resistive memory elements
US6795359B1 (en) * 2003-06-10 2004-09-21 Micron Technology, Inc. Methods and apparatus for measuring current as in sensing a memory cell
US7123530B2 (en) * 2003-10-09 2006-10-17 Micron Technology, Inc. AC sensing for a resistive memory
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
US7102948B2 (en) * 2004-04-01 2006-09-05 Hewlett-Packard Development Company, L.P. Resistance change sensor
US7321502B2 (en) * 2004-09-30 2008-01-22 Intel Corporation Non volatile data storage through dielectric breakdown
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
JP4779487B2 (ja) * 2005-07-25 2011-09-28 Ｔｄｋ株式会社 磁気メモリデバイス
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
JP2007207344A (ja) * 2006-02-01 2007-08-16 Micron Technology Inc 低電圧データ経路および電流センス増幅器
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
US7813198B2 (en) * 2007-08-01 2010-10-12 Texas Instruments Incorporated System and method for reading memory
US8351239B2 (en) * 2009-10-23 2013-01-08 Nantero Inc. Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array
WO2013011669A1 (ja) * 2011-07-21 2013-01-24 パナソニック株式会社 不揮発性半導体記憶装置とその読み出し方法
KR20140080942A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9552859B2 (en) * 2014-05-27 2017-01-24 Purdue Research Foundation Electronic memory including ROM and RAM

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060279980A1 (en) * 2003-08-21 2006-12-14 Tdk Corporation Magnetic storage cell and magnetic memory device
KR100587694B1 (ko) * 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US20100214828A1 (en) * 2006-09-15 2010-08-26 Renesas Technology Corp. Semiconductor device
US20080239798A1 (en) * 2007-03-28 2008-10-02 Industrial Technology Research Institute Compensation circuit and memory with the same
US20130235649A1 (en) * 2012-03-07 2013-09-12 Rambus Inc. Direct relative measurement of memory durability
US20140103471A1 (en) * 2012-09-10 2014-04-17 James John Lupino Low Cost High Density Nonvolatile Memory Array Device Employing Thin Film Transistors and Back to Back Schottky Diodes
KR20150120557A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
US20170186485A1 (en) 2017-06-29
US9773548B2 (en) 2017-09-26
KR102431206B1 (ko) 2022-08-11

Similar Documents

Publication Publication Date Title
US10437749B2 (en) Electronic device and method of driving the same
US10395735B2 (en) Electronic device and method including memory with first and second write currents
KR20150019480A (ko) 전자 장치
US9153318B2 (en) Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path
US9349487B2 (en) Electronic device
KR102115427B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
US9847114B2 (en) Electronic device
US9892774B2 (en) Electronic device
KR102116879B1 (ko) 전자 장치
KR102016543B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20150117755A (ko) 전자 장치
KR20140107952A (ko) 반도체 장치, 프로세서 및 시스템
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR20150116072A (ko) 전자 장치
US9263114B2 (en) Electronic device
KR20150117494A (ko) 전자 장치
US9741456B2 (en) Electronic device
US10541011B1 (en) Electronic device
US10090029B2 (en) Electronic device for suppressing read disturbance and method of driving the same
KR20150043800A (ko) 전자 장치 및 그의 구동방법
KR102431206B1 (ko) 전자 장치
KR20150102526A (ko) 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right