KR100587694B1 - 리키지 전류 보상 가능한 반도체 메모리 장치 - Google Patents

리키지 전류 보상 가능한 반도체 메모리 장치 Download PDF

Info

Publication number
KR100587694B1
KR100587694B1 KR1020050012746A KR20050012746A KR100587694B1 KR 100587694 B1 KR100587694 B1 KR 100587694B1 KR 1020050012746 A KR1020050012746 A KR 1020050012746A KR 20050012746 A KR20050012746 A KR 20050012746A KR 100587694 B1 KR100587694 B1 KR 100587694B1
Authority
KR
South Korea
Prior art keywords
current
compensation
phase change
bit line
leakage current
Prior art date
Application number
KR1020050012746A
Other languages
English (en)
Inventor
오형록
조우영
김혜진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050012746A priority Critical patent/KR100587694B1/ko
Priority to US11/319,266 priority patent/US7245526B2/en
Priority to JP2006039662A priority patent/JP2006228414A/ja
Application granted granted Critical
Publication of KR100587694B1 publication Critical patent/KR100587694B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

리키지 전류를 보상해 주는 반도체 메모리 장치가 개시된다. 본 발명의 실시예에 따른 반도체 메모리 장치는 워드라인과 비트라인의 교차점에 위치하는 복수개의 상변화 메모리 셀들, 리드 동작시 설정된 리드전류를 상기 비트라인과 연결된 센싱노드로 공급하는 리드전류 공급회로, 비트라인에 연결된 상기 메모리 셀들로 흐르는 리키지 전류량을 캐패시터에 저장한 후 리드 동작시 상기 저장된 리키지 전류량에 따른 리키지 보상 전류를 생성하여 상기 센싱노드로 인가하는 리키지 보상회로 및 상기 리키지 보상 전류가 인가된 상기 센싱노드의 전압을 센싱 기준전압과 비교하여 선택된 메모리 셀에 대한 데이터 리드동작을 행하는 센스앰프회로를 구비하는 상 변화 메모리 장치이다. 본 발명에 따른 반도체 메모리 장치는 리드 동작시 리키지 전류를 보상하여 선택된 비트라인에 공급함으로써 리키지 전류에 따른 오동작 발생을 억제할 수 있는 장점을 갖는다.

Description

리키지 전류 보상 가능한 반도체 메모리 장치 {Semiconductor memory device capable of compensating for leakage current}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1A는 셋 상태에 따른 상변화 메모리 셀을 설명하는 도면이다.
도 1B는 리셋 상태에 따른 상변화 메모리 셀을 설명하는 도면이다.
도 2는 상변화 메모리 셀의 전기적 회로구성을 설명하는 도면이다.
도 3은 상 변화 물질을 구비하는 메모리 셀의 프로그래밍을 설명하는 도면이다.
도 4는 상 변화 물질의 전류- 전압 곡선을 설명하는 도면이다.
도 5는 리키지 전류를 보상하는 상변화 반도체 메모리 장치의 구조를 설명하는 도면이다.
도 6는 도5의 상변화 반도체 메모리 장치의 리드 동작 타이밍을 설명하는 도면이다.
도 7는 본 발명의 실시예에 따른 상변화 반도체 메모리 장치의 셋-리셋간 마진을 개념적으로 설명하는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 리드 동작시 리키지(Leakage) 전류를 보상해 주는 상 변화 메모리 장치에 관한 것이다.
PRAM( Phase Change Random Access Memory)은 가열되었다가 냉각되면 두 가지 상태 중 하나의 상태로 유지되며 가열 및 냉각에 의하여 또다시 상태가 변할 수 있는 캘코제나이드 합금(chalcogenide alloy)과 같은 상 변화 물질로 구성된다. 여기서 두 가지 상태란 결정(crystalline) 상태와 비 정질(amorphous) 상태를 의미한다. PRAM에 관해서는 미국 특허 번호 US 6,487,113 및 US 6,480438에서 설명된 바 있다.
PRAM은 결정 상태에서의 저항은 낮고 비 정질 상태에서의 저항은 높다. PRAM은 저항 값에 따라 논리 값이 0 또는 1로 결정된다. 결정 상태는 셋(set) 또는 논리 0에 대응되고 비 정질 상태는 리셋(reset) 또는 논리 1에 대응된다.
PRAM의 상 변화 물질이 비 정질 상태가 되기 위해서 상 변화 물질은저항 열에 의하여 상 변화 물질의 녹는점 이상으로 가열된다. 그리고 빠른 속도로 냉각된다. 상 변화 물질이 결정 상태로 되기 위하여 상 변화 물질은 일정 시간동안 녹는점 이하의 온도로 가열된다.
상 변화 메모리의 핵심은 캘코제나이드(chalcogenide)와 같은 상 변화 물질이다. 상 변화 물질은 일반적으로 GST 합금이라고 불리는 게르마늄 (germanium(Ge)), 안티모니(antimony(Sb)) 및 텔루리움(tellurium(Te))을 포함한다. GST 합금은 가열 및 냉각에 의하여 비 정질 상태(리셋 또는 1)와 결정 상태(셋 또는 0) 사이로 빠르게 변화될 수 있는 성질 때문에 메모리 장치에 유용하게 사용될 수 있다.
비 정질 상태에서 상 변화 물질은 높은 저항을 가지고 결정상태에서 상 변화 물질은 낮은 저항을 가진다.
상변화 메모리 셀은 상부 전극, 캘코제나이드 층, 하부전극콘택, 하부전극 및 억세스 트랜지스터를 구비한다. 프로그래밍 된 셀을 독출하는 동작은 캘코제나이드 물질의 저항을 측정함에 의하여 수행된다. 여기서 프로그래밍 또는 라이트 동작이란 메모리 셀을 리셋 상태 또는 셋 상태 중 하나의 상태로 만들어 일정한 논리 값을 가지도록 하는 동작이다.
메모리 셀에 데이터를 쓰는 동작은, 캘코제나이드를 녹는점 이상으로 가열시킨 후 빠르게 냉각시켜 비 정질 상태가 되도록 하거나 또는 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다.
도 1A 및 1B는 두가지 상태에 따른 메모리 셀을 각각 설명하는 도면이다.
메모리 셀(100)은 상 변화 물질(14) 위에 형성되는 전도성의 상부 전극(12)을 구비한다. 전도성의 하부 전극 콘택(BEC)(16)은 상부 전극(12) 및 상 변화 물질(14)을 전도성의 하부 전극(18)과 연결시킨다.
도 1A를 참조하면, 메모리 셀(100)은 셋 상태 또는 0 상태에 있다. 이 상태 에서 상 변화 물질(14)은 결정 상태이다. 도 1B를 참조하면, 메모리 셀(100)은 리셋 상태 또는 1 상태에 있다. 이 상태에서 상 변화 물질(14)은 비 정질 상태이다.
도 1A 및 도 1B는 모두 메모리 셀(100)을 통하여 흐르는 전류를 제어하는 억세스 트랜지스터(N20)를 구비한다. 메모리 셀(100)에 전류가 흐르면 하부 전극 콘택(16)은 상 변화 물질(14)을 가열시켜 상태를 변화시키는 히터로서 동작한다.
도 2는 도 1의 메모리 셀의 전기적 회로구성을 설명하는 도면이다.
도 2에서 워드 라인(WL)은 메모리 셀의 활성화를 제어한다. 셀을 통하여 흐르는 전류(ICELL)와 비트라인(BL)은 메모리 셀을 프로그램 하거나 리드(Read)하는데 이용된다.
도 3은 상 변화 물질을 구비하는 메모리 셀의 프로그래밍을 설명하는 도면이다.
도 3은 프로그래밍 방법에 따라 상 변화 물질을 셋 상태 또는 리셋 상태로 프로그래밍 하는 프로그래밍 펄스의 시간과 온도와의 관계를 설명한다.
곡선(35)은 리셋 펄스의 시간-온도 관계를 설명하는 도면이고, 곡선(36)은 셋 펄스의 시간-온도 관계를 설명하는 도면이다.
도 3의 곡선(35)을 참조하면, 상 변화 물질을 리셋 상태로 만들기 위하여 상 변화 물질은 녹는점(Tm)이상으로 가열된다. 열은 짧은 시간동안만 상 변화 물질로 인가된다. 그리고 상 변화 물질은 빠른 속도로 냉각된다. 도 3의 곡선(36)을 참조하면, 상 변화 물질을 셋 상태로 만들기 위하여 상 변화 물질은 녹는점(Tm) 이하의 온도로 가열된다. 가열되는 온도는 녹는 점(Tm)과 결정화(Tx) 온도 사이의 값을 갖 는다. 가열되는 온도가 일정한 시간동안 유지된 후 상 변화 물질은 냉각된다.
도 4는 상 변화 물질의 전류- 전압 곡선을 설명하는 도면이다.
도 4를 참조하면, 리드 동작을 위한 리셋상태(①), 셋 상태(③) 및 셋 또는 리셋 상태로 프로그래밍 하기 위한 ②의 구간으로 나뉜다. 우선 메모리 셀의 리드 동작을 하기 위해 상 변화 물질에 인가되는 전압이 상 변화 물질의 문턱 전압(Vth)보다 작아야 한다. 예를 들면 0.4Vth ~ 0.6Vth 범위 내에서 상 변화 물질에 리드 동작을 위한 리드 전압을 인가한다. 이를 위해 리드 전류(Iread)가 메모리 셀의 비트라인에 인가된다.
그런데, 동일 비트라인에 연결된 메모리 셀들 중 선택되지않은 메모리 셀들로 리키지 전류가 빠져나가면 리드 동작시 필요한 리드 전류가 선택된 메모리 셀로 충분히 공급되지 못하며, 이는 리드 오 동작을 유발시킨다. 이러한 오 동작의 가능성은 메모리 장치의 집적도가 높아지고 소비전력이 낮아질수록 커진다.
따라서, 리드 동작시 리키지 전류를 효율적으로 보상할 수 있다면 상변화 반도체 메모리 장치의 집적도가 높아지고 소비전력이 낮아져도 리키지 전류에 따른 오 동작을 방지할 수 있을 것이다.
본 발명이 이루고자 하는 기술적 과제는 리키지 전류를 고려하여 상 변화 물질로 인가되는 리드 전류의 양을 제어하는 반도체 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상변화 메모리 장치에서의 리키지 전류에 따른 리드 오동작을 최소화 또는 방지할 수 있는 상변화 메모리 장 치 및 리드 동작시 리드 전류 인가방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 반도체 메모리 장치는 워드라인과 비트라인의 교차점에 위치하는 복수개의 상변화 메모리 셀들, 리드 동작시 설정된 리드전류를 상기 비트라인과 연결된 센싱노드로 공급하는 리드전류 공급회로, 비트라인에 연결된 상기 메모리 셀들로 흐르는 리키지 전류량을 캐패시터에 저장한 후 리드 동작시 상기 저장된 리키지 전류량에 따른 리키지 보상 전류를 생성하여 상기 센싱노드로 인가하는 리키지 보상회로 및 상기 리키지 보상 전류가 인가된 상기 센싱노드의 전압을 센싱 기준전압과 비교하여 선택된 메모리 셀에 대한 데이터 리드동작을 행하는 센스앰프회로를 구비한다.
상기 리키지 보상회로는 상기 리키지 전류량을 검출하는 리키지 전류 검출회로, 검출된 리키지 전류량을 리드 동작시 보상해 주는 리키지 전류 공급회로를 구비한다.
상기 리키지 전류 검출회로는 캐패시터, 리키지 검출신호에 응답하여 상기 리키지 전류량을 상기 캐패시터에 전달하는 제 1 트랜지스터 및 디스차지 신호에 응답하여 상기 캐패시터를 디스차지하는 제 2 트랜지스터를 더 구비한다.
상기 리키지 전류 공급회로는 리키지 보상 인에이블신호에 응답하여 온/오프되는 제 3 트랜지스터 및 상기 제 1 트랜지스터에 직렬로 연결되며 상기 캐패시터에 저장된 리키지 전류량에 응답하여 상기 리키지 보상 전류를 상기 센싱노드로 공 급하는 제 4 트랜지스터를 구비한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 반도체 메모리 장치는 워드라인과 비트라인의 교차점에 연결된 상변화 메모리 셀을 복수로 구비한 상변화 메모리 장치에서의 리드 동작방법에 있어서 선택된 메모리 셀의 비트라인에 리드전류를 인가하는 단계, 상기 비트라인에 연결된 메모리 셀들중 선택되지 아니한 메모리 셀들에 대한 리키지 전류를 감지하여 캐패시터에 저장하는 단계, 상기 캐패시터에 저장된 리키지 전류량에 상응하는 리키지 보상전류를 생성하고 센싱노드로 인가하는 단계, 상기 리키지 보상 전류가 인가된 상기 센싱노드의 전압을 센싱 기준전압과 비교하여 상기 선택된 메모리 셀에 저장된 데이터를 리드아웃하는 단계를 구비한다.
상기 반도체 메모리 장치는 상 변화 물질을 구비하는 상 변화 반도체 메모리 장치이다. 본 발명의 반도체 메모리 장치는 리드 동작시 리키지 전류를 보상하여 선택된 비트라인에 공급함으로써 리키지 전류에 따른 오동작 발생을 억제할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 리키지 전류를 보상하는 상변화 반도체 메모리 장치의 구조를 설명하는 도면이다.
도 6는 도5의 상변화 반도체 메모리 장치의 리드 동작 타이밍을 설명하는 도면이다.
이하, 도 5 내지 도 6을 참조하여 본 발명의 실시예에 따른 반도체 메모리 장치의 구성 및 동작이 설명된다. 여기서, 반도체 메모리 장치는 상 변화 물질로 된 메모리 셀을 복수로 구비하는 상 변화 메모리 장치이다
도 5를 참조하면, 상변화 반도체 메모리 장치(200)는 복수개의 상변화 메모리 셀(100)을 구비하는 메모리 어레이, 컬럼 선택회로(110), 클램핑회로(120), 프리차지회로(130), 리드전류 공급회로(140), 리키지 보상회로(170), 센스앰프회로(180)를 구비한다. 리키지 보상회로(170)는 리키지 전류 검출회로(150) 및 리키지 전류 공급회로(160)를 구비한다.
상변화 메모리 셀(100)은 도 2에서 보여지는 상변화 메모리 셀과 동일한 구조를 가지나, 실시 형태에 따라서 상변화 가변저항 소자(R)와 억세스 트랜지스터(N20)의 위치가 뒤바뀔 수 있다.
컬럼 선택회로(110)는 컬럼디코더(미도시)로부터 입력받는 컬럼선택신호(Y)에 응답하여 대응하는 비트라인(BL)을 선택한다.
클램핑회로(120)는 도 4에 보이는 바와 같은 상변화 물질의 문턱전압(Vth)보다 낮은 전압으로 비트라인(BL)을 클램핑하기 위하여 클램핑 신호를 입력받는다.
프리차지회로(130)는 프리차지 신호(PREB)에 응답하여 센싱 노드(node A)를 프 리차지(Precharge)한다.
리드전류 공급회로(140)는 리드 동작시 설정된 리드전류를 상기 비트라인과 연결된 센싱노드로 공급한다.
리키지 보상회로(170)는 리키지 검출신호(PDET)에 응답하여 검출된 리키지 전류량을 캐패시터(C30)에 저장한 후 상기 저장된 리키지 전류량에 따른 리키지 보상 전류를 센싱노드(node A)에 공급한다.
센스앰프회로(180)는 상기 리키지 보상 전류가 인가된 센싱노드(node A)의 전압을 센싱 기준전압과 비교하여 선택된 메모리 셀에 대한 데이터 리드동작을 수행한다.
도 6을 참조하면, 상변화 반도체 메모리 장치(200)의 리키지 전류를 보상하기 위하여, 프리차지 단계(①), 리키지 검출단계(②) 및 리키지 보상단계(③)를 구비한다.
이하, 프리차지 단계(①)가 구체적으로 설명된다. 리드 커맨드(REb)가 활성화되고, 컬럼선택신호(Y)의 활성화에 응답하여 비트라인(B/L)과 데이터라인(D/L)이 연결된다. 미리 정해진 값을 갖는 클램핑신호(VCMP)에 응답하여 데이터라인(D/L)이 일정전압으로 클램핑된다. 프리차지신호(PREB)가 활성화되면 센싱노드(node A)는 전원전압 레벨(VDD)로 프리차지되며, 리드전류 공급신호(VBIAS)에 응답하여 리드전류(IREAD)가 센싱노드(node A)로 공급된다. 디스차지신호(PDIS)에 응답하여 캐패시터(C30)가 디스차지(Discharge)된다.
이하, 리키지 검출단계(②)가 구체적으로 설명된다. 프리차지신호(PREB)가 비 활성화되어 프리차지회로(130)가 디세이블된다. 디스차지신호(PDIS)가 비활성화되고, 리키지 검출신호(PDET)가 활성화되어 캐패시터(C30)로 리키지 전류량이 저장된다.
이하, 리키지 보상단계(③)가 구체적으로 설명된다. 리키지 검출신호(PDET)가 비활성화되어 리키지 전류 검출회로(150)가 디세이블된다. 워드라인 선택신호(W/L(N))가 활성화되고, 리키지 보상 인에이블신호(PLCE)가 활성화되어 캐패시터(C30)에 저장된 상기 리키지 전류량에 대응하는 리키지 보상전류가 리드전류(i(READ))와 함께 센싱노드(node A)로 통해 선택된 상변화 메모리 셀로 공급된다.
도 7는 본 발명의 실시예에 따른 상변화 반도체 메모리 장치의 셋-리셋간 마진을 개념적으로 설명하는 도면이다.
도 7을 참조하면, 본 발명의 일실시예에 따른 상변화 반도체 메모리 장치(200)는 선택된 메모리셀로 일정한 값을 갖는 리드전류(i(READ))와 더불어 선택된 비트라인(B/L)의 리키지 전류량이 보상된 리키지 보상전류를 인가한다. 따라서 본 발명이 적용되면 도 7에 보여지는 바와 같이 셋저항과 리셋저항간의 마진(실선)이 종래 기술(점선) 대비하여 커지는 것을 알 수 있다.
본 발명의 실시 예에서는 억세스 트랜지스터와 저항으로 이루어진 상변화 메모리 셀을 설명하고 있으나, 다이오드와 저항으로 이루어지는 상변화 메모리 셀(미도시) 및 상변화 물질의 한단이 접지전압에 연결되고 억세스 트랜지스터의 게이트가 워드라인에 연결되고 한단이 상변화 물질의 다른 한단에 연결되고 다른 한단이 비트라인에 연결되는 상변화 메모리 셀(미도시)에도 적용이 가능하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 리드 동작시 필요에 따라 리키지 전류를 보상하여 선택된 비트라인에 공급함으로써 리키지 전류에 따른 오동작 발생을 억제할 수 킬 수 있는 장점이 있다.

Claims (7)

  1. 워드라인과 비트라인의 교차점에 위치하는 복수개의 상변화 메모리 셀들;
    리드 동작시 설정된 리드전류를 상기 비트라인과 연결된 센싱노드로 공급하는 리드전류 공급회로;
    동일 비트라인에 연결된 상기 메모리 셀들 중에서 선택되지 않은 메모리 셀들로 흐르는 리키지 전류량을 캐패시터에 저장한 후 리드 동작시 상기 저장된 리키지 전류량에 따른 리키지 보상 전류를 생성하여 상기 센싱노드로 인가하는 리키지 보상회로; 및
    상기 리키지 보상 전류가 인가된 상기 센싱노드의 전압을 센싱 기준전압과 비교하여 선택된 메모리 셀에 대한 데이터 리드동작을 행하는 센스앰프회로를 구비함을 특징으로 하는 상변화 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 리키지 보상회로는,
    상기 리키지 전류량을 검출하는 리키지 전류 검출회로; 및
    검출된 리키지 전류량을 리드 동작시 보상해 주는 리키지 전류 공급회로를 구비하는 것을 특징으로 하는 상변화 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 리키지 전류 검출회로는,
    캐패시터;
    리키지 검출신호에 응답하여 상기 리키지 전류량을 상기 캐패시터에 전달하는 제 1 트랜지스터; 및
    디스차지 신호에 응답하여 상기 캐패시터를 디스차지하는 제 2 트랜지스터를 구비하는 것을 특징으로 하는 상변화 반도체 메모리 장치.
  4. 제2항에 있어서, 상기 리키지 전류 공급회로는,
    리키지 보상 인에이블신호에 응답하여 온/오프되는 제 3 트랜지스터; 및
    상기 제 1 트랜지스터에 직렬로 연결되며 상기 캐패시터에 저장된 리키지 전류량에 응답하여 상기 리키지 보상 전류를 상기 센싱노드로 공급하는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 상변화 반도체 메모리 장치.
  5. 제2항에 있어서, 상기 센싱노드와 상기 비트라인 사이에서 상기 비트라인을 클램핑하는 클램핑 회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 클램핑 회로는 상기 상변화 메모리 셀의 문턱전압보다 낮은 DC 전압을 입력 받는 것을 특징으로 하는 반도체 메모리 장치.
  7. 워드라인과 비트라인의 교차점에 연결된 상변화 메모리 셀을 복수로 구비한 상변화 메모리 장치에서의 리드 동작방법에 있어서:
    선택된 메모리 셀의 비트라인에 리드전류를 인가하는 단계;
    상기 비트라인에 연결된 메모리 셀들중 선택되지 아니한 메모리 셀들에 대한 리키지 전류를 감지하여 캐패시터에 저장하는 단계;
    상기 캐패시터에 저장된 리키지 전류량에 상응하는 리키지 보상전류를 생성하고 센싱노드로 인가하는 단계;
    상기 리키지 보상 전류가 인가된 상기 센싱노드의 전압을 센싱 기준전압과 비교하여 상기 선택된 메모리 셀에 저장된 데이터를 리드아웃하는 단계를 가짐을 특징으로 하는 상변화 메모리 장치에서의 리드 동작방법.
KR1020050012746A 2005-02-16 2005-02-16 리키지 전류 보상 가능한 반도체 메모리 장치 KR100587694B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050012746A KR100587694B1 (ko) 2005-02-16 2005-02-16 리키지 전류 보상 가능한 반도체 메모리 장치
US11/319,266 US7245526B2 (en) 2005-02-16 2005-12-29 Phase change memory device providing compensation for leakage current
JP2006039662A JP2006228414A (ja) 2005-02-16 2006-02-16 相変化半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012746A KR100587694B1 (ko) 2005-02-16 2005-02-16 리키지 전류 보상 가능한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100587694B1 true KR100587694B1 (ko) 2006-06-08

Family

ID=36815424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012746A KR100587694B1 (ko) 2005-02-16 2005-02-16 리키지 전류 보상 가능한 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7245526B2 (ko)
JP (1) JP2006228414A (ko)
KR (1) KR100587694B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827706B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
KR101046491B1 (ko) 2008-10-10 2011-07-04 가부시끼가이샤 도시바 반도체 기억 장치
US8107284B2 (en) 2008-12-05 2012-01-31 Samsung Electronics Co., Ltd. Nonvolatile memory device using a variable resistive element
US8310891B2 (en) 2008-10-27 2012-11-13 Samsung Electronics Co., Ltd. Resistance variable memory device for protecting coupling noise
KR101421153B1 (ko) 2012-04-16 2014-07-22 전북대학교산학협력단 커패시터를 사용하여 멤리스터 저항값 변경없이 멤리스터 저항값을 읽는 멤리스터 기반 메모리 회로
KR20170075202A (ko) * 2015-12-23 2017-07-03 에스케이하이닉스 주식회사 전자 장치
US9830986B2 (en) 2014-12-18 2017-11-28 SK Hynix Inc. Electronic device having increased read margin by compensating for sneak current and operating method thereof
KR20190129384A (ko) * 2018-05-10 2019-11-20 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
KR20190140721A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR20200032290A (ko) * 2018-09-17 2020-03-26 삼성전자주식회사 메모리 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
JP4888004B2 (ja) * 2006-09-26 2012-02-29 富士通株式会社 歪みセンサ
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP4364260B2 (ja) * 2007-05-28 2009-11-11 株式会社東芝 半導体記憶装置
US7778064B2 (en) * 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
US7916527B2 (en) * 2007-11-30 2011-03-29 Bae Systems Information And Electronic Systems Integration Inc. Read reference circuit for a sense amplifier within a chalcogenide memory device
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
US8295116B2 (en) * 2009-05-01 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method of providing current compensation
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
JP5284225B2 (ja) * 2009-09-01 2013-09-11 株式会社東芝 不揮発性半導体記憶装置とその読み出し方法
KR101201857B1 (ko) * 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 읽기방법
US8233345B2 (en) 2010-09-08 2012-07-31 International Business Machines Corporation Phase change memory cycle timer and method
CN103262414B (zh) * 2010-11-19 2016-03-02 惠普发展公司，有限责任合伙企业 用于切换阵列中的忆阻器件的方法和电路
JP5306401B2 (ja) 2011-03-24 2013-10-02 株式会社東芝 抵抗変化メモリ
US8837200B2 (en) 2011-06-27 2014-09-16 Panasonic Corporation Nonvolatile semiconductor memory device and read method for the same
JP5390732B1 (ja) * 2011-12-07 2014-01-15 パナソニック株式会社 クロスポイント型不揮発性記憶装置とそのフォーミング方法
US9129680B2 (en) * 2012-09-18 2015-09-08 Microchip Technology Incorporated Self-biasing multi-reference
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9093143B2 (en) 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
US9105357B2 (en) * 2013-09-09 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device and defective judging method thereof
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
KR102140787B1 (ko) 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9711213B2 (en) 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge
US9418761B2 (en) * 2014-12-12 2016-08-16 Intel Corporation Apparatus for boosting source-line voltage to reduce leakage in resistive memories
CN104978988B (zh) 2015-05-22 2017-08-25 江苏时代全芯存储科技有限公司 记忆体装置
US10475510B2 (en) 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
US10607664B2 (en) 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
KR102504836B1 (ko) * 2018-06-15 2023-02-28 삼성전자 주식회사 보상 회로를 구비하는 저항성 메모리 장치
KR20200038346A (ko) * 2018-10-02 2020-04-13 삼성전자주식회사 누설 전류 보상 장치 및 반도체 메모리 장치
US11081157B2 (en) 2018-12-11 2021-08-03 Micron Technology, Inc. Leakage compensation for memory arrays
WO2022043727A1 (en) * 2020-08-31 2022-03-03 Micron Technology, Inc. Methods and systems for improving read and write of memory cells
JP2022185367A (ja) * 2021-06-02 2022-12-14 キオクシア株式会社 半導体記憶装置
TWI783869B (zh) * 2022-02-11 2022-11-11 華邦電子股份有限公司 記憶體以及記憶體的讀取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244987A (ja) * 1994-03-03 1995-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ装置
JP2001195885A (ja) 2000-01-07 2001-07-19 Toshiba Corp データ伝送回路
KR20020049942A (ko) * 2000-12-20 2002-06-26 박종섭 비트라인의 누설전류 보상이 가능한 풀업회로
KR20030057821A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 전류 미러형 누설 전류 보상 회로
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959913A (en) * 1998-02-19 1999-09-28 Micron Technology, Inc. Device and method for stress testing a semiconductor memory
JP3981033B2 (ja) * 2003-03-24 2007-09-26 株式会社東芝 半導体記憶装置
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244987A (ja) * 1994-03-03 1995-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ装置
JP2001195885A (ja) 2000-01-07 2001-07-19 Toshiba Corp データ伝送回路
KR20020049942A (ko) * 2000-12-20 2002-06-26 박종섭 비트라인의 누설전류 보상이 가능한 풀업회로
KR20030057821A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 전류 미러형 누설 전류 보상 회로
KR20060022009A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827706B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
KR101046491B1 (ko) 2008-10-10 2011-07-04 가부시끼가이샤 도시바 반도체 기억 장치
US8310891B2 (en) 2008-10-27 2012-11-13 Samsung Electronics Co., Ltd. Resistance variable memory device for protecting coupling noise
US8107284B2 (en) 2008-12-05 2012-01-31 Samsung Electronics Co., Ltd. Nonvolatile memory device using a variable resistive element
KR101421153B1 (ko) 2012-04-16 2014-07-22 전북대학교산학협력단 커패시터를 사용하여 멤리스터 저항값 변경없이 멤리스터 저항값을 읽는 멤리스터 기반 메모리 회로
US9830986B2 (en) 2014-12-18 2017-11-28 SK Hynix Inc. Electronic device having increased read margin by compensating for sneak current and operating method thereof
KR20170075202A (ko) * 2015-12-23 2017-07-03 에스케이하이닉스 주식회사 전자 장치
KR102431206B1 (ko) 2015-12-23 2022-08-11 에스케이하이닉스 주식회사 전자 장치
KR20190129384A (ko) * 2018-05-10 2019-11-20 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
KR102476355B1 (ko) 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
KR20190140721A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR102480012B1 (ko) 2018-06-12 2022-12-21 삼성전자 주식회사 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR20200032290A (ko) * 2018-09-17 2020-03-26 삼성전자주식회사 메모리 장치
KR102550416B1 (ko) 2018-09-17 2023-07-05 삼성전자주식회사 메모리 장치

Also Published As

Publication number Publication date
US20060181915A1 (en) 2006-08-17
US7245526B2 (en) 2007-07-17
JP2006228414A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100587694B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
KR100610014B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
KR100618836B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100541816B1 (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
US7660152B2 (en) Method and apparatus for implementing self-referencing read operation for PCRAM devices
KR100875352B1 (ko) 상변화 메모리 및 그 상변화 메모리를 판독하는 방법
US7457152B2 (en) Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods
JP4786948B2 (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
US7259982B2 (en) Reading phase change memories to reduce read disturbs
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
JP2006318627A (ja) リセットセル閾値デバイスをトリガすることなく相変化メモリを読み出す方法
KR20060105570A (ko) 비트 특정 기준 레벨을 이용하여 메모리를 판독하는 방법
KR100887069B1 (ko) 상 변화 메모리 장치
US8665655B2 (en) Non-volatile memory device and sensing method thereof
US8625362B2 (en) Data sensing device non-volatile memory
US20100124101A1 (en) Phase-change random access memory device
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20090016194A (ko) 상 변화 메모리 장치의 동작방법
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14