KR20090117464A - 저항체를 이용한 비휘발성 메모리 장치 - Google Patents

저항체를 이용한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20090117464A
KR20090117464A KR1020080043520A KR20080043520A KR20090117464A KR 20090117464 A KR20090117464 A KR 20090117464A KR 1020080043520 A KR1020080043520 A KR 1020080043520A KR 20080043520 A KR20080043520 A KR 20080043520A KR 20090117464 A KR20090117464 A KR 20090117464A
Authority
KR
South Korea
Prior art keywords
memory cell
level
node
nonvolatile memory
coupled
Prior art date
Application number
KR1020080043520A
Other languages
English (en)
Inventor
최준용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080043520A priority Critical patent/KR20090117464A/ko
Publication of KR20090117464A publication Critical patent/KR20090117464A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Abstract

저항체를 이용한 비휘발성 메모리 장치가 제공된다. 상기 비휘발성 메모리 장치는 저장되는 데이터에 따라 저항 레벨이 변하는 비휘발성 메모리 셀, 리드 패스 회로를 통하여 비휘발성 메모리 셀과 커플링되며, 비휘발성 메모리 셀의 저항 레벨에 따라 레벨이 변하는 센싱 노드, 기준 저항 레벨을 가지는 기준 메모리 셀, 기준 패스 회로를 통하여 상기 기준 메모리 셀과 커플링되며, 기준 메모리 셀에 대응하는 레벨을 가지는 기준 노드 및 센싱 노드의 레벨과 기준 노드의 레벨을 비교하여 비교 결과를 출력하는 센싱부를 포함한다.
PVT 변화, 센싱부, 기준 전압

Description

저항체를 이용한 비휘발성 메모리 장치{Nonvolatile memory device using variable resistive element}
본 발명은 저항체를 이용한 비휘발성 메모리 장치에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
특히, 상변화 메모리 장치(Phase change Random Access Memory; PRAM)는 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질을 이용하여 데이터를 저장한다. 즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 또는 1데이터로 정의할 수 있다.
상변화 메모리 장치의 리드(read) 동작을 설명하면 다음과 같다. 우선 다수의 상변화 메모리 셀 중 리드할 상변화 메모리 셀을 선택하고, 선택한 상변화 메모리 셀에 전류를 인가하면, 상변화 물질의 저항에 의존적인 관통 전류가 발생된다. 센스 앰프(sense amplifier)는 관통 전류에 의해 변화하는 센싱 노드의 레벨과 기준 노드의 레벨을 비교하여 0데이터, 1데이터를 구분하게 된다.
그런데, PVT(Process, Voltage and Temperature) 등 외부 요소가 변화함에 따라, 센싱 노드의 레벨 및 기준 노드의 레벨이 변화하는 정도가 달라져서 센싱하는 동작에서 오류가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는, 리드 동작의 신뢰성이 향상된 멀티 레벨 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 실시예들은 저장되는 데이터에 따라 저항 레벨이 변하는 비휘발성 메모리 셀, 리드 패스 회로를 통하여 비휘발성 메모리 셀과 커플링되며, 비휘발성 메모리 셀의 저항 레벨에 따라 레벨이 변하는 센싱 노드, 기준 저항 레벨을 가지는 기준 메모리 셀, 기준 패스 회로를 통하여 상기 기준 메모리 셀과 커플링되며, 기준 메모리 셀에 대응하는 레벨을 가지는 기준 노드 및 센싱 노드의 레벨과 기준 노드의 레벨을 비교하여 비교 결과를 출력하는 센싱부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
우선, 도 1을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(10), 리드 패스 회로(150), 센싱부(160) 및 기준 전압 발생부(200)를 포함한다.
메모리 셀 어레이(10)는 행렬 형태로 배열된 다수의 멀티 레벨 메모리 셀(MC)을 포함한다. 다수의 메모리 셀(MC)은 각각, 워드 라인(도 3a의 WL0~WLm 참조)과 비트 라인(도 3a의 BL0~BLn 참조) 사이에 커플링되어 있다. 여기서, 메모리 셀(MC)은 저장되는 데이터에 따라 서로 다른 2개 이상의 저항 레벨을 가진다. 예를 들어, 메모리 셀(MC)은 0 데이터와 1 데이터에 각각 대응되는 2개의 저항 레벨을 가질 수 있으며, 여기서 저항 레벨은 0 데이터, 1 데이터 순서로 커질 수 있다. 메모리 셀 어레이(10)의 구체적인 회로에 대해서는 도 3a를 참고하여 구체적으로 후술하기로 한다.
리드 패스 회로(150)는 메모리 셀(MC)과 센싱 노드(VSA) 사이에 커플링되며, 메모리 셀 어레이(10) 내에서 선택된 메모리 셀(MC)에 리드 바이어스(Icell_a)를 제공하여 메모리 셀(MC)에 저장된 저항 레벨에 대응하는 신호를 센싱 노드(VSA)에 전달한다. 여기서, 센싱 노드(VSA)는 센싱부(160)와 커플링되어 있으며, 리드 동작시 센싱 노드(VSA)의 레벨은 메모리 셀(MC)의 저항 레벨에 따라 변할 수 있다. 리드 패스 회로(150)에 대해서는 도 3a를 참조하여 구체적으로 후술하기로 한다.
센싱부(160)는 센싱 노드(VSA)의 레벨과 기준 노드(VREF)의 레벨을 비교하여, 비교 결과(SA_OUT)를 출력한다. 예를 들어, 센싱 노드(VSA)의 레벨이 기준 노드(VREF)의 레벨보다 높으면 하이 레벨의 비교 결과(SA_OUT)가 출력되고, 센싱 노드(VSA)의 레벨이 기준 노드(VREF)의 레벨보다 낮으면 로우 레벨의 비교 결과(SA_OUT)가 출력될 수 있다. 센싱부(160)는 기준 전류에 대해 선택된 메모리 셀(MC)의 비트 라인(BL0)을 통해서 흘러나가는 전류의 변화를 감지하는 전류 센스 앰프일 수도 있고, 기준 전압에 대해 전압의 변화를 감지하는 전압 센스 앰프일 수도 있으나, 도면에서는 전압 센스 앰프를 예로 들어 도시하였다. 또한, 도면에는 도시하지 않았지만, 센싱부(160)의 출력단에는 센싱부(160)의 비교 결과(SA_OUT)에 따라 저장하고 있는 값을 변화시켜 출력하는 래치부가 커플링될 수 있다.
기준 전압 발생부(200)는 메모리 셀(MC)에 저장된 저항 레벨을 리드할 수 있도록 센싱부(160)에 기준 바이어스를 제공하는 역할을 하며, 기준 메모리 셀(RRC)과 기준 패스 회로(250)를 포함한다.
기준 메모리 셀(RRC)은 기준 워드 라인(예, RWL0)과 기준 비트 라인(예, RBL0) 사이에 커플링되어 있다. 여기서 기준 메모리 셀(RRC)은 메모리 셀(MC)의 0 데이터에 대응되는 저항 레벨과 1 데이터에 대응되는 저항 레벨 사이의 저항 레벨을 가질 수 있다. 기준 메모리 셀(RRC)에 대해서는 도 3a를 참고하여 구체적으로 후술하기로 한다.
기준 패스 회로(250)는 기준 메모리 셀(RRC)과 기준 노드(VREF) 사이에 커플링되며, 기준 메모리 셀(RRC)에 기준 리드 바이어스(Icell_b)를 제공하여 기준 메모리 셀(RRC)의 저항 레벨에 대응하는 신호를 기준 노드(VREF)에 전달한다. 여기서, 기준 노드(VREF)는 센싱부(160)와 커플링되며, 리드 동작시 기준 노드(VREF)의 레벨은 기준 메모리 셀(RRC)의 저항 레벨에 따라 결정될 수 있다.
기준 패스 회로(250)는 리드 패스 회로(150)의 레플리카(reflica) 회로이다. 구체적으로, 기준 패스 회로(250)는 메모리 셀(MC) 대신에 기준 메모리 셀(RRC)에 커플링되어 있다는 것을 제외하고는 리드 패스 회로(150)와 실질적으로 동일하게 형성될 수 있다. 이에 의해, 메모리 셀(MC)의 저항 레벨에 대응되는 센싱 노드(VREF)의 PVT(Process, Voltage and Temperature) 변화 등에 의한 레벨 변화량과 기준 메모리 셀(RRC)의 기준 저항에 대응되는 기준 노드(VREF)의 PVT 변화 등에 의 한 레벨 변화량이 실질적으로 동일하여, 비휘발성 메모리 장치의 성능, 신뢰성 등이 PVT 변화에 둔감해질 수 있다.
이에 대하여, 도 2를 참고하여 구체적으로 설명한다.
도 2는 본 발명의 실시예들에 따른 비휘발 메모리 장치에서, PVT 변화에 따른 메모리 셀의 저항 레벨 및 기준 메모리 셀의 기준 저항 레벨을 설명하는 도면이다.
도 2를 참고하면, x축은 저항(R)을 나타내고, y축은 메모리 셀의 개수를 나타낸다. 예를 들어 메모리 셀(MC) 각각은 0 데이터, 1 데이터 중 어느 하나를 저장할 수 있으며, 0 데이터 1 데이터 각각은 서로 다른 제1 저항 레벨(L1a) 및 제2 저항 레벨(L2a)에 대응된다. 여기서 제1 저항 레벨((L1a)은 기준 저항 레벨(Ra)보다 작으며, 제2 저항 레벨(L2a)은 기준 저항 레벨(Ra)보다 크다.
여기서 각각의 저항 레벨은 PVT 변화에 따라 달라질 수 있다. 예를 들어, 리드 동작시 메모리 셀에 동일한 리드 바이어스(Icell_a)를 제공하더라도 온도 변화에 따라 메모리 셀의 저항 레벨이 달라질 수 있다. 도면에 도시된 바와 같이, 온도가 변화함에 따라 제1 저항 레벨이 L1a에서 L1b로 변하고, 제2 저항 레벨이 L2a에서 L2b로 각각 변할 수 있다. 이 경우 기준 저항 레벨의 변화량이 제1 저항 레벨 및 제2 저항 레벨의 변화량보다 많이 변한다거나 작게 변할 경우, 제1 저항 레벨과 기준 저항 레벨 또는 제2 저항 레벨과 기준 저항 레벨 사이의 저항 마진(margin)이 충분하지 않아서 효과적으로 메모리 셀에 저장된 데이터를 리드하지 못할 수 있다.
하지만 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 리드 패스 회 로(150)와 기준 패스 회로(250)가 서로 레플리카 회로로 구성되어 있으므로, PVT 변화에 따른 센싱 노드(VSA)의 레벨 변화량과 기준 노드(VREF)의 레벨 변화량이 실질적으로 동일할 수 있다. 따라서, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 PVT 변화에 둔감하여, 안정성 및 신뢰성이 향상될 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하는 도면들이다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(10), 리드 패스 회로(150), 센싱부(160) 및 기준 전압 발생부(201)를 포함한다
메모리 셀 어레이(10)는 행렬 형태로 배열된 다수의 메모리 셀(MC)을 포함한다. 메모리 셀(MC)은 저장되는 데이터에 따라 서로 다른 2개 이상의 저항 레벨을 갖는 상변화 물질을 구비하는 가변 저항 소자(RC)와, 가변 저항 소자(RC)에 흐르는 전류를 제어하는 억세스 소자(AC)를 포함할 수 있다. 예를 들어, 비휘발성 메모리 셀(MC)의 가변 저항 소자(RC)는 0 데이터, 1 데이터와 각각 대응되는 2개의 저항 레벨을 가질 수 있다. 저항 레벨은 0 데이터, 1 데이터 순서로 커질 수 있다. 또한, 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도면에서는 가변 저항 소자(RC)로 다이오드를 도시하였다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
리드 패스 회로(150)는 메모리 셀(MC)과 센싱 노드(VSA) 사이에 커플링되며, 메모리 셀 어레이(10) 내에서 선택된 메모리 셀(MC)에 저장된 저항 레벨에 대응하는 신호를 센싱 노드(VSA)를 통하여 센싱부(160)에 전달한다. 리드 패스 회로(150)는 컬럼 선택 회로(159), 디스차지부(151), 프리차지부(153), 리드 바이어스 제공부(155) 및 클램핑부(157)를 포함한다.
컬럼 선택 회로(159)는 컬럼 선택 신호들(Y1~Yn)에 응답하여, 다수의 비트 라인(BL0~BLn) 중에서 일부의 비트 라인(예를 들어, BL0)을 선택한다. 또한 도면에는 도시하지 않았지만, 로우 선택 회로(미도시)는 로우 선택 신호에 응답하여, 다수의 워드 라인(WL0~WLm) 중에서 일부의 비트 라인(예를 들어, BL0)을 선택한다.
디스차지부(151)는 리드 동작에 선행되어 선택된 비휘발성 메모리 셀과 커플링된 비트 라인(예를 들어, BL0) 및/또는 센싱 노드(VSA)를 일정 레벨, 예를 들어, 접지 전압(VSS)으로 디스차지한다. 디스차지부(151)는 비트 라인(BL0)과 접지 전압(VSS) 사이에 커플링되고 디스차지 신호(PDIS)를 게이트로 인가받는 NMOS 트랜지스터(MN11)와, 센싱 노드(VSA)과 접지 전압(VSS) 사이에 커플링되고 디스차지 신호(PDIS)를 게이트로 인가받는 NMOS 트랜지스터(MN12)를 포함할 수 있다.
프리차지부(153)는 리드 동작 내의 프리차지 기간 동안 센싱 노드(VSA)를 일정 레벨, 예를 들어, 전원 전압(VCC)으로 프리차지시킨다. 프리차지부(153)는 전원 전압(VCC)과 센싱 노드(VSA) 사이에 커플링되고, 프리차지 신호(PCHB)를 게이트로 인가받는 PMOS 트랜지스터(MP11)일 수 있다.
리드 바이어스 제공부(130)는 선택된 멀티 레벨 메모리 셀(MC)의 저항 레벨을 리드하기 위해, 구동 바이어스(VBIAS)에 응답하여 센싱 노드(VSA)에 리드 바이어스(Icell_a)를 제공한다. 리드 바이어스 제공부(155)는 승압 전압(VPP)과 커플링되고 바이어싱 신호(PBIASB)를 게이트로 인가받는 PMOS 트랜지스터(MP12)와, 센싱 노드(VSA)에 커플링되고 제어 바이어스(VBIAS)를 게이트로 인가받는 PMOS 트랜지스터(MP13)일 수 있다. PMOS 트랜지스터(MP12, MP13)이 형성된 기판 영역은 각각 승압 전압(VPP)과 커플링되어 있을 수 있다.
클램핑부(157)는 비트 라인(BL0)을 일정 바이어스 레벨, 예를 들어, 리드하기 적절한 범위 내로 클램핑시킨다. 구체적으로, 상변화 물질의 임계 전압(Vth) 이하의 소정 레벨로 클램핑시킨다. 임계 전압(Vth) 이상의 레벨이 되면, 선택된 메모리 셀(MC)의 상변화 물질의 상이 변화할 수 있기 때문이다. 클램핑부(157)는 비트 라인(BL0)과 센싱 노드(VSA) 사이에 커플링되고, 클램핑 제어 신호(VCMP)를 게이트로 인가받는 NMOS 트랜지스터(MN13)일 수 있다. 여기서, 클램핑 제어 신호(VCMP)는 정전압 신호일 수 있으나, 이에 한정되는 것은 아니다.
기준 전압 발생부(201)는 메모리 셀(MC)에 저장된 저항 레벨을 리드할 수 있도록, 센싱부(160)에 기준 바이어스를 제공하며, 기준 메모리 셀(RRC)과 기준 패스 회로(250)를 포함한다.
기준 메모리 셀(RRC)은 기준 워드 라인(예, RWL0)과 기준 비트 라인(예, RBL0) 사이에 커플링되어 있으며, 기준 저항 소자(RC_R)와 기준 저항 소자(RC_R)에 흐르는 전류는 제어하는 기준 억세스 소자(AC_R)를 포함할 수 있다. 여기서, 기준 저항 소자(RC_R)는 가변 저항 소자(RC)의 0 데이터에 대응되는 저항 레벨과 1 데이터에 대응되는 저항 레벨 사이의 저항 레벨을 가질 수 있다. 또한, 기준 메모리 셀(RRC)의 기준 억세스 소자(AC_R)는 기준 저항 소자(RC_R)와 직렬로 커플링된 다이오드, 트랜지스터 등으로서, 메모리 셀(MC)의 억세스 소자(AC)와 실질적으로 동일할 수 있다.
또한, 도면에서는 기준 메모리 셀(RRC)의 기준 저항 소자(RC_R)를 고정 저항 소자로 도시하였지만, 본 발명의 다른 실시예에서는 도 3b와 같이 기준 메모리 셀(RRC)의 기준 저항 소자(RC_R)가 가변 저항 소자일 수 있다. 이 경우, 기준 저항 소자(RC_R)는 메모리 셀(MC)의 가변 저항 소자와 동일하게 상변화 물질을 구비하는 가변 저항 소자일 수 있다.
기준 패스 회로(250)는 기준 메모리 셀(RRC)과 기준 노드(VREF) 사이에 커플링되며, 기준 메모리 셀(RRC)에 기준 리드 바이어스(Icell_b)를 제공하여 기준 저항 레벨에 대응하는 신호를 기준 노드(VREF)를 통하여 센싱부(160)에 전달한다. 기준 패스 회로(250)는 리드 패스 회로(150)의 레플리카 회로로서, 기준 컬럼 선택 회로(259), 기준 디스차지부(251), 기준 프리차지부(253), 기준 리드 바이어스 제공부(255), 기준 클램핑부(257)를 포함한다.
도면에서는 기준 패스 회로(250)의 리플리카 회로로서 기준 패스 회로(150)와 구성이 동일한 리드 패스 회로(250)가 도시되어 있지만, 이에 한정하는 것은 아니다. 본 발명이 속하는 기술의 당업자는 PVT 변화에 따라 센싱 노드(VSA)의 레벨 변화량과 기준 노드(VREF)의 레벨 변화량이 실질적으로 동일할 수 있는 기준 패스 회로(250)를 적절하게 변형할 수 있을 것이다.
기준 컬럼 선택 회로(259)는 기준 메모리 셀(RRC)에 연결된 기준 비트 라인(RBL0)을 항상 선택한다는 것을 제외하고는, 컬럼 선택 회로(159)와 실질적으로 동일할 수 있다. 구체적으로, 기준 컬럼 선택 신호(RY0~RYn) 중에서 RY0 신호만이 활성화되어, 기준 비트 라인(RBL0~RBLn) 중에서 RBL0 기준 비트 라인이 선택될 수 있다.
기준 디스차지부(251)는 기준 디스차지 신호(RPDIS)에 응답하여 기준 비트 라인(RBL0) 및/또는 기준 노드(VREF)를 일정 레벨, 예를 들어, 접지 전압(VSS)으로 디스차지한다. 기준 디스차지부(251)는 디스차지부(151)의 레플리카 회로로서, 기준 디스차지 신호(RPDIS)에 응답하여 동작하는 것을 제외하고는 디스차지부(151)와 구성이 실질적으로 동일할 수 있다.
기준 프리차지부(253)는 기준 프리차지 신호(PCHB)에 응답하여, 리드 동작 내의 프리차지 기간 동안 기준 노드(VSA)를 일정 레벨, 예를 들어, 전원 전압(VCC)으로 프리차지시킨다. 기준 프리차지부(253)는 프리차지부(153)의 레플리카 회로로서, 기준 디스차지 신호(RPDIS)에 응답하여 동작하는 것을 제외하고는 디스차지부(151)와 구성이 실질적으로 동일할 수 있다.
기준 리드 바이어스 제공부(255)는 기준 메모리 셀(RRC)의 기준 저항 레벨을 리드하기 위해, 기준 바이어싱 신호(RPBIASB) 및 구동 바이어스(RVBIAS)에 응답하여 기준 노드(VREF)에 기준 리드 바이어스(Icell_b)를 제공한다. 기준 리드 바이어 스 제공부(255)는 리드 바이어스 제공부(155)의 레플리카 회로로서, 기준 바이어싱 신호(RPBIASB) 및 기준 바이어싱 신호(RPBIASB)에 응답하여 동작하는 것을 제외하고는 리드 바이어스 제공부(155)와 구성이 실질적으로 동일할 수 있다.
여기서 기준 리드 바이어스 제공부(255)에서 기준 메모리 셀(RRC)에 제공하는 기준 리드 바이어스(Icell_b)의 레벨과 리드 바이어스 제공부(155)에서 메모리 셀(MC)에 제공하는 리드 바이어스(Icell_a)의 레벨은 실질적으로 동일할 수 있다. 이에 의해, 메모리 셀(MC)의 저항 레벨과 기준 메모리 셀(RRC)의 기준 저항의 레벨 차이를 보다 효과적으로 비교할 수 있다.
기준 클램핑부(257)는 기준 클램핑 제어 신호(RVCMP)에 응답하여, 기준 비트 라인(RBL0)을 일정 바이어스 레벨, 예를 들어 리드하기 적절한 범위 내로 클램핑시킨다. 기준 클램핑부(257)는 클램핑부(157)의 레플리카 회로로서, 기준 클램핑 제어 신호(RVCMP)에 응답하여 동작하는 것을 제외하고는 클램핑부(157)와 구성이 실질적으로 동일할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 예시적인 회로이다.
도 4를 참고하면, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치가 본 발명의 일 실시예에 따른 비휘발성 메모리 장치와 다른 점은 기준 전압 발생부(202)가 기준 메모리 셀 어레이(230)를 포함한다는 점이다.
구체적으로, 기준 메모리 셀 어레이(230)는 행렬 형태로 배열된 다수의 기준 메모리 셀(RRC)을 포함한다. 다수의 기준 메모리 셀(RRC)은 각각, 기준 워드 라 인(RWL0~RWLm)과 기준 비트 라인(RBL0~RBLn) 사이에 커플링되어 있다. 여기서 각각의 기준 메모리 셀(RRC)은 동일한 레벨의 기준 저항을 가질 수 있으며, 각각의 기준 메모리 셀(RRC)은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 기준 메모리 셀(RRC)과 실질적으로 동일할 수 있다.
기준 메모리 셀(RRC)은 기준 메모리 셀 어레이(230) 내에서 기준 컬럼 선택 신호(RY0~RYn)와 기준 로우 선택 신호(미도시)에 의해 선택된다. 여기서 기준 메모리 셀 어레이(230) 내에서 선택된 기준 메모리 셀(RRC)의 위치는, 메모리 셀 어레이(10) 내에서 선택된 메모리 셀(MC)의 위치와 대응될 수 있다.
이에 의해, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치는 기준 패스 회로(250)가 리드 패스 회로(150)의 레플리카 회로일 뿐만 아니라, 기준 메모리 셀 어레이(230)가 메모리 셀 어레이(10)의 레플리카 회로로 구성되어 있어, 비휘발성 메모리 장치가 PVT 변화에 둔감하여 안정성 및 신뢰성이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 실시예들에 따른 비휘발 메모리 장치에서, PVT 변화에 따른 메모리 셀의 저항 레벨 및 기준 메모리 셀의 기준 저항 레벨을 설명하는 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하는 도면들이다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하는 예시적인 회로이다.
(도면의 주요부분에 대한 부호의 설명)
10: 메모리 셀 어레이 150: 리드 패스 회로
151: 디스차지부 153: 프리차지부
155: 리드 바이어스 제공부 157: 클램핑부
160: 센싱부 200: 기준 전압 발생부
230: 기준 메모리 셀 어레이 250: 기준 패스 회로
251: 기준 디스차지부 253: 기준 프리차지부
255: 기준 리드 바이어스 제공부 257: 기준 클램핑부

Claims (8)

  1. 저장되는 데이터에 따라 저항 레벨이 변하는 비휘발성 메모리 셀;
    리드 패스 회로를 통하여 상기 비휘발성 메모리 셀과 커플링되며, 상기 비휘발성 메모리 셀의 저항 레벨에 따라 레벨이 변하는 센싱 노드;
    기준 저항 레벨을 가지는 기준 메모리 셀;
    기준 패스 회로를 통하여 상기 기준 메모리 셀과 커플링되며, 상기 기준 메모리 셀에 대응하는 레벨을 가지는 기준 노드; 및
    상기 센싱 노드의 레벨과 상기 기준 노드의 레벨을 비교하여 비교 결과를 출력하는 센싱부를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 기준 패스 회로는 상기 리드 패스 회로의 레플리카(replica) 회로인 비휘발성 메모리 장치.
  3. 제 1항에 있어서,
    상기 리드 패스 회로는
    상기 비휘발성 메모리 셀과 상기 센싱 노드 사이에 커플링된 제1 비트 라인과
    상기 제1 비트 라인과 상기 센싱 노드 사이에 커플링되어 상기 제1 비트 라 인을 일정 바이어스 레벨로 클램핑하는 제1 클램핑부와
    상기 센싱 노드와 커플링되고, 상기 센싱 노드에 제1 리드 바이어스를 제공하는 제1 리드 바이어스 제공부를 포함하는 비휘발성 메모리 장치.
  4. 제 3항에 있어서,
    상기 기준 패스 회로는
    상기 기준 메모리 셀과 상기 기준 노드 사이에 커플링된 제2 비트 라인과
    상기 제2 비트 라인과 상기 기준 노드 사이에 커플링되어 상기 제2 비트 라인을 일정 바이어스 레벨로 클램핑하는 제2 클램핑부와
    상기 기준 노드와 커플링되고, 상기 기준 노드에 제2 리드 바이어스를 제공하는 제2 리드 바이어스 제공부를 포함하는 비휘발성 메모리 장치.
  5. 제 4항에 있어서,
    상기 제1 리드 바이어스의 레벨은 상기 제2 리드 바이어스의 레벨과 동일한 비휘발성 메모리 장치.
  6. 제 1항에 있어서,
    상기 비휘발성 메모리 셀은 상변화 메모리 셀인 비휘발성 메모리 장치.
  7. 제 1항 또는 제 6항에 있어서,
    상기 기준 메모리 셀은 상변화 메모리 셀인 비휘발성 메모리 장치.
  8. 제 1항에 있어서,
    외부 요소의 변화에 따라서, 상기 센싱 노드의 레벨 변화량과 상기 기준 노드의 레벨 변화량은 동일한 비휘발성 메모리 장치.
KR1020080043520A 2008-05-09 2008-05-09 저항체를 이용한 비휘발성 메모리 장치 KR20090117464A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080043520A KR20090117464A (ko) 2008-05-09 2008-05-09 저항체를 이용한 비휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080043520A KR20090117464A (ko) 2008-05-09 2008-05-09 저항체를 이용한 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20090117464A true KR20090117464A (ko) 2009-11-12

Family

ID=41601938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080043520A KR20090117464A (ko) 2008-05-09 2008-05-09 저항체를 이용한 비휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20090117464A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012040680A1 (en) * 2010-09-24 2012-03-29 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US9082478B2 (en) 2012-10-29 2015-07-14 Samsung Electronics Co., Ltd. Nonvolatile memory device using resistance material and method of driving the nonvolatile memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012040680A1 (en) * 2010-09-24 2012-03-29 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
CN103140897A (zh) * 2010-09-24 2013-06-05 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
US8649212B2 (en) 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
KR101410131B1 (ko) * 2010-09-24 2014-06-25 인텔 코포레이션 상 변화 메모리에 대한 액세스 정보를 결정하는 방법, 장치, 및 시스템
TWI480874B (zh) * 2010-09-24 2015-04-11 Intel Corp 判定相位改變記憶體之存取資訊的方法，裝置及系統
US9082478B2 (en) 2012-10-29 2015-07-14 Samsung Electronics Co., Ltd. Nonvolatile memory device using resistance material and method of driving the nonvolatile memory device

Similar Documents

Publication Publication Date Title
US8320171B2 (en) Phase change memory devices and memory systems including the same
KR100801082B1 (ko) 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US8081501B2 (en) Multi-level nonvolatile memory device using variable resistive element
KR100809334B1 (ko) 상변화 메모리 장치
US8107275B2 (en) Nonvolatile memory device using variable resistive element
KR100872883B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100872880B1 (ko) 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
US8213254B2 (en) Nonvolatile memory device with temperature controlled column selection signal levels
KR101424176B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR100872165B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US8040714B2 (en) Multilevel nonvolatile memory device using variable resistance
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
KR101416834B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8369136B2 (en) Resistive memory employing different pulse width signals for reading different memory cells
US7948794B2 (en) Nonvolatile memory device using variable resistive element
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100020265A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20100041470A (ko) 저항체를 이용한 비휘발성 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination