KR101410131B1 - 상 변화 메모리에 대한 액세스 정보를 결정하는 방법, 장치, 및 시스템 - Google Patents

Abstract

상 변화 메모리(PCM) 디바이스의 액세싱을 기술하는 액세스 정보를 결정하는 기술들이 개시되어 있다. 일실시예에서, PCM 셀에 대한 초기 판독 시간이 상기 PCM 셀에 대한 최종 판독 시간, 세트 임계 전압 정보, 및 리셋 임계 전압 드리프트를 기반으로 하여 결정되고, 상기 최종 판독 시간 및 초기 판독 시간은 PCM 셀을 판독하기 위한 시간 윈도우를 정의한다. 또 다른 실시예에서, 시간 윈도우 확장부가 리셋 임계 전압 드리프트를 기반으로 하여 결정된다.

Description

상 변화 메모리에 대한 액세스 정보를 결정하는 방법, 장치, 및 시스템{METHOD, APPARATUS AND SYSTEM TO DETERMINE ACCESS INFORMATION FOR A PHASE CHANGE MEMORY}

본 발명은 일반적으로 상 변화 메모리 디바이스에 액세스하는 것에 관한 것이다. 특히, 특정 실시예들은 상 변화 메모리 셀의 액세스를 기술하는 액세스 정보를 결정하는 것에 관한 것이다.

상 변화 메모리 (Phase Change Memory: PCM)는 2개의 상이한 결정학적 구조들과 연관되는, 별개의 전기적 특성들을 갖는 2개의 상들 사이에서 스위칭되는 일종의 물질들을 사용한다. 특히, PCM 셀은 비정질의 불규칙적 상 및 결정질(또는 다결정질)의 규칙적인 상 사이에서 다양하게 변화할 수 있다. 그러므로, 상기 2개의 상들은 상이한 값들의 저항률들과 연관된다.

현재, 칼코게나이드(chalcogenide)들 또는 칼코게닉 물질(chacogenic material)들이라고 불리는 Te 또는 Se와 같은, 주기율표의 4족 원소들의 합금들은 상 변화 메모리 셀들에서 유용하게 사용될 수 있다. 하나의 유망한 칼코게나이드는 Ge, Sb 및 Te의 합금, 즉, Ge₂Sb₂Te₅로부터 형성된다. 상 변화 물질들의 저항률은 완전히 세트된 (결정질) 상태 내지 완전히 리셋된 (비정질) 상태 사이의 스위칭 시에 몇 차수(order of magnitude) 만큼 가변될 수 있다.

컴퓨터 컴포넌트(computer component)들 및/또는 플랫폼(platform)들에 대한 데이터 저장 및 접속률에서의 개선들은 전체 시스템 설계에 점점 부담이 되는 요건들을 부과하고, PCM은 이러한 부담들이 없지 않다. PCM 셀들이 액세스될 수 있는 방법 및/또는 시간을 결정하는 기술들을 포함하는, PCM을 구현하는 종래의 기술들은 시스템 설계자들 및 산업 표준들이 도입하고 있는 새롭고 더 엄격한 설계 사양들과 점점 상충되고 있다.

본 발명의 다양한 실시예들이 첨부 도면들에서 제한이 아니라 예로서 도시되어 있다.
도 1a는 일실시예에 따라 액세스 정보가 결정되는 상 변화 메모리(PCM)를 도시한 블록도이다.
도 1b는 PCM 셀 전압의 함수로서 PCM 셀 전류의 개념적인 표현을 도시한 그래프이다.
도 1c는 PCM 셀에 대한 임계 전압 분포들의 개념적인 표현을 도시한 그래프이다.
도 2a는 PCM 셀에 대한 드리프팅 임계 전압 분포(drifting threshold voltage distribution)들의 개념적인 표현을 도시한 그래프이다.
도 2b는 PCM 셀에 대한 임계 전압의 로그 관계의 개념적인 표현을 도시한 그래프이다.
도 3a는 일실시예에 따라 PCM 셀에 액세스하는데 있어서 분계 전압 사용(demarcation voltage use)을 결정하는 기술을 도시한 그래프이다.
도 3b는 일실시예에 따라 PCM 셀에 액세스하는데 있어서 사용하기 위한 시간 윈도우(time window)를 결정하는 기술을 도시한 그래프이다.
도 4는 일실시예에 따라 PCM 셀에 액세스하는데 있어서 분계 전압 사용을 결정하는 기술을 도시한 그래프이다.
도 5는 일실시예에 따라 PCM 셀에 액세스하는데 있어서 사용하기 위한 액세스 정보를 결정하는 컴퓨터 시스템의 요소들을 도시한 블록도이다.
도 6은 일실시예에 따라 PCM 셀에 액세스하는데 있어서 사용하기 위한 액세스 정보를 결정하는 액세스 디바이스의 요소들을 도시한 블록도이다.
도 7은 일실시예에 따라 액세스 정보를 결정하는 방법을 도시한 흐름도이다.

도 1은 일실시예에 따라 액세스 정보가 결정되는 상 변화 메모리(PCM) 셀(102)을 포함하는 시스템의 선택 요소들을 도시한다. 시스템(100)은 예를 들어, 하나 이상의 추가적인 PCM 셀들(도시되지 않음)을 갖는 레지스터(register), 큐(queue), 캐시(cache), 어레이(array), 또는 다른 데이터 저장 구조를 포함할 수 있다.

일실시예에서, 시스템(100)은 PCM 셀(102)의 반대 측들에 결합되어 PCM 셀(102)에 데이터를 기록하는 것 및/또는 PCM 셀(102)로부터 데이터를 판독하는 것을 선택적으로 가능하게 하는 컬럼 라인(column line)(105) 및 로우 라인(row line)(130)를 포함한다. 컬럼 라인(105) 및/또는 로우 라인(130)은 각각 어드레스 라인(address line)이라고 불리며, 소정 라인은 프로그래밍(programming) 또는 판독 동안 PCM 셀(102)에 어드레스(address)하는데 사용될 수 있다. 컬럼 라인(105) 및/또는 로우 라인(130)은 상기 컬럼 라인(105) 및/또는 로우 라인(130)이 특정한 하나의 PCM 셀 또는 다수의 상이한 PCM 셀들에 액세스하는데 있어서 사용되는지 또는 상기 컬럼 라인(105) 및/또는 로우 라인(130)이 어떻게 특정한 하나의 PCM 셀 또는 다수의 상이한 PCM 셀들에 액세스하는데 있어서 사용되는지에 따라 비트 라인(bit line) 및/또는 워드 라인(word line)이라고 불릴 수 있다.

PCM 셀(102)은 예를 들어, 컬럼 라인(105) 및 로우 라인(130) 간의 연속적인 층들에서 PCM 셀(102)을 전도 전류로부터 선택적으로 절연시키는 오보닉 임계 스위치(ovonic threshold switch: OTS)(110), 중간 전극(115), OTS(110) 및 특정 저장 데이터 값을 나타내는 상태를 유지하는 PCM 상 물질(120), 및 하부 전극(125)을 포함할 수 있다. PCM 셀(102)이 다양한 실시예들에 따른 다양한 추가적 및/또는 대안적인 구조들 중 어느 하나를 포함할 수 있고, 상기 구조들이 개별적으로 또는 조합적으로 본원에 설명된 바와 같은 하나 이상의 임계 전압 드리프트 특성(threshold voltage drift characteristic)들을 PCM 셀(102)에 제공한다는 것이 이해된다.

일실시예에서, PCM 상 물질(120)은 상 변화 물질을 포함한다. 상 변화 물질은 예를 들어, 열, 광, 전압 전위, 또는 전류와 같은 에너지의 인가를 통해 변화될 수 있는 전기적 특성들(예를 들어, 저항, 커패시턴스(capacitance), 등)을 갖는 물질일 수 있다. 상 변화 물질의 예들은 칼코게나이드 물질 및 오보닉 물질들을 포함할 수 있다.

오보닉 물질은 전압 전위, 전류, 광, 열, 등을 인가받을 때 전기적 또는 구조적 변화를 겪고 반도체의 역할을 하는 물질일 수 있다. 오보닉 물질은 메모리 요소 또는 전자 스위치에서 사용될 수 있다. 칼코게나이드 물질은 주기율표의 4족으로부터의 적어도 하나의 원소를 포함하는 물질 또는 칼코겐 원소들 중 하나 이상, 예를 들어, 텔루르, 황, 또는 셀레늄 중 어느 하나를 포함하는 물질일 수 있다. 일 실시예에서, PCM 상 물질(120)은 텔루르-게르마늄-안티몬 (Te_xGe_ySb_z) 물질 또는 GeSbTe 합금 류의 칼코게나이드 원소 조성물일 수 있지만, 다양한 실시예들은 단지 이들로 제한되지 않는다.

PCM 상 물질(120)은 실질적으로 결정질 상태 및 실질적으로 비정질 상태 사이에서 PCM 상 물질(120)의 상을 변화시키도록 PCM 상 물질(120)에 전기 신호를 인가함으로써 적어도 2개의 메모리 상태들 중 하나로 프로그래밍될 수 있는데, 여기서 상기 실질적으로 비정질 상태에서의 PCM 상 물질(120)의 저항은 상기 실질적으로 결정질 상태에서의 PCM 상 물질(120)의 저항보다 더 크다. 물질의 상태 또는 상을 변화시키기 위한 PCM 상 물질(120)의 프로그래밍은 중간 전극(115) 및 하부 전극(125)에 전압 전위들을 인가하여 PCM 상 물질(120) 양단에 전압 전위를 발생시킴으로써 성취될 수 있다. 인가된 전압 전위들에 응답하여, PCM 상 물질(120)의 일부를 통해 전류가 흐를 수 있고, PCM 상 물질(120)을 가열시킬 수 있다.

이 가열 및 차후의 냉각은 PCM 상 물질(120)의 메모리 상 또는 상태를 변화시킬 수 있다. PCM 상 물질(120)의 상 또는 상태가 변화되면, PCM 상 물질(120)의 전기적 특성이 변화될 수 있다. 예를 들어, PCM 상 물질(120)의 상태를 변화시킴으로써 PCM 상 물질의 저항이 변화될 수 있다. PCM 상 물질(120)은 또한 프로그래밍 가능한 저항 물질 또는 단순히 프로그래밍 가능한 물질이라고 불릴 수도 있다.

일 실시예에서, 약 3 볼트를 중간 전극(115)에 인가되고 약 0 볼트를 하부 전극(125)에 인가함으로써 PCM 상 물질(120)의 부분의 양단에 약 3 볼트의 전압 전위차가 인가될 수 있다. 인가된 전압 전위들에 응답하여, PCM 상 물질(120)을 통해 전류가 흐를 수 있고, PCM 상 물질(120)을 가열시킬 수 있다. 이 가열 및 차후의 냉각은 PCM 상 물질(120)의 메모리 상 또는 상태를 변화시킬 수 있다.

"세트(set)" 상태에서, PCM 상 물질(120)은 결정질 또는 반결정질 상태일 수 있고, "리셋(reset)" 상태에서, PCM 상 물질(120)의 적어도 일부는 비정질 또는 반-비정질 상태일 수 있다. 비정질 또는 반-비정질 상태에서의 PCM 상 물질(120)의 저항은 결정질 또는 반-결정질 상태에서의 PCM 상 물질(120)의 저항보다 더 클 수 있다. 비정질 및 결정질 상태들 각각과의 리셋 및 세트의 연관성이 컨벤션(convention)이며 적어도 반대 컨벤션이 채택될 수 있다는 점이 인식되어야 한다.

상기 PCM 상 물질(120)을 비정질화하고 PCM 상 물질(120)을 "리셋"하기 위하여 (예를 들어, PCM 상 물질(120)을 논리 "0" 값으로 프로그래밍하기 위하여) PCM 상 물질(120)은 전류를 사용하여 상대적으로 더 높은 온도로 가열될 수 있다. PCM 상 물질(120)의 볼륨(volume)을 상대적으로 더 낮은 결정화 온도로 가열하는 것은 PCM 상 물질(120)을 결정화시킬 수 있고 PCM 상 물질(120)을 "세트"할 수 있다(예를 들어, PCM 상 물질(120)을 논리 "1" 값으로 프로그래밍할 수 있다). PCM 상 물질(120)의 볼륨을 통한 전류 흐름량 및 지속기간을 변화시킴으로써 PCM 상 물질(120)의 다양한 저항들이 정보를 저장하기 위하여 획득될 수 있다.

PCM 상 물질(120)에 저장된 정보는 PCM 상 물질(120)의 저항을 측정함으로써 판독될 수 있다. 일례로서, 판독, 예를 들어, "분계(demarcation)" 전압은 전극들(115 및 125)을 사용하여 PCM 상 물질(120)에 제공될 수 있고, PCM 상 물질(120) 양단의 결과적인 판독 전압은 예를 들어, 감지 증폭기(도시되지 않음)를 사용하여 기준 전압과 비교될 수 있다. 상기 판독 전압은 메모리 셀에 의해 나타나는 저항에 비례할 수 있다. 따라서, 더 높은 전압은 PCM 상 물질(120)이 상대적으로 더 높은 저항 상태, 예를 들어, "리셋" 상태라는 것을 나타낼 수 있고; 더 낮은 전압은 PCM 상 물질(120)이 상대적으로 더 낮은 저항 상태, 예를 들어, "세트" 상태라는 것을 나타낼 수 있다.

OTS(110)는 PCM 상 물질(120)의 프로그래밍 또는 판독 동안 PCM 상 물질(120)에 액세스하는데 사용될 수 있다. OTS(110)는 오보닉 물질 양단에 인가된 전압 전위량에 따라 "오프" 또는 "온"인 스위치로서 동작하는 오보닉 물질을 포함할 수 있다. 오프 상태는 실질적으로 전기적으로 비-전도성 상태일 수 있고, 온 상태는 실질적으로 전도성 상태일 수 있다. 예를 들어, OTS(110)는 임계 전압을 가지며, OTS(110)의 임계 전압보다 더 낮은 전압 전위가 OTS(110) 양단에 인가되면, OTS(110)는 "오프" 또는 상대적으로 높은 저항 상태로 유지되어, 전류가 거의 또는 완전히 메모리 셀을 통과하지 않을 수 있다. 대안적으로, OTS(110)의 임계값보다 더 큰 전압 전위가 OTS(110)의 양단에 인가되면, OTS(110)는 "턴온", 즉, 상대적으로 낮은 저항 상태로 동작하여, 전류가 메모리 셀을 통과할 수 있다. 다시 말해, OTS(110)는 소정 전압 전위, 예를 들어, 임계 전압보다 더 낮은 전압 전위가 OTS(110) 양단에 인가되면, 실질적으로 전기적으로 비전도성 상태일 수 있다. OTS(110)는 소정의 전압 전위보다 더 큰 전압 전위가 OTS(110) 양단에 인가되면 실질적으로 전도성 상태일 수 있다. OTS(110)는 액세스 디바이스 또는 절연 디바이스라고 불릴 수도 있다.

일 실시예에서, OTS(110)는 예를 들어, 칼코게나이드 또는 오보닉 물질과 같은 스위칭 물질을 포함할 수 있고, 오보닉 임계 스위치 또는 단순히 오보닉 스위치라고 불릴 수 있다. OTS(110)의 스위칭 물질은 소정 전류 또는 전압 전위의 인가에 의해 더 높은 저항 "오프" 상태(가령, 약 10 MΩ보다 더 큼) 및 상대적으로 더 낮은 저항 "온" 상태(가령, 약 0 Ω인) 사이에서 반복적이고 가역적으로 스위칭될 수 있는 2개의 전극들 사이에 위치되는 실질적으로 비정질 상태의 물질일 수 있다. 이 실시예에서, OTS(110)는 비정질 상태인 상 변화 메모리 요소와 유사한 전류-전압(I-V) 특성을 가질 수 있는 2개의 말단 디바이스일 수 있다. 그러나, 상 변화 메모리 요소와 달리, OTS(110)의 스위칭 물질은 상 변화하지 않을 수 있다. 즉, OTS(110)의 스위칭 물질은 프로그래밍 가능한 물질이 아닐 수 있고, 결과적으로, OTS(110)는 정보를 저장할 수 있는 메모리 디바이스가 아닐 수 있다. 예를 들어, OTS(110)의 스위칭 물질은 영구적으로 비정질로 유지될 수 있고, I-V 특성은 동작 수명 전체에 걸쳐 동일하게 유지될 수 있다.

도 1b는 PCM 셀에 인가된 셀 전압(154)의 함수로서 소정 PCM 셀에 대한 셀 전류(152)의 개념적인 표현을 도시한 그래프(150)이다. 특히, 그래프(150)는 셀의 PCM 물질이 상기 메모리 셀의 PCM 상 물질 양단에 인가된 전압들의 범위에 대해 (본원에서 "세트" 상태로 불리는) 결정질 또는 반결정질 상태일 때 PCM 셀에 의해 운반되는 셀 전류에 대한 곡선(156)을 포함한다. 곡선(156)은 예를 들어, PCM 상 물질(120)이 세트 상태일 때 PCM 셀(102)의 전류 전도 특성들을 나타낼 수 있다. 그래프(150)는 또한 셀의 PCM 물질이 상기 메모리 셀의 PCM 상 물질 양단에 인가된 전압들의 범위에 대해 (본원에서 "리셋" 상태로 불리는) 비정질 또는 반비정질 상태일 때 PCM 셀에 의해 운반되는 셀 전류에 대한 곡선(158)을 포함한다. 곡선(158)은 예를 들어, PCM 상 물질(120)이 리셋 상태일 때 PCM 셀(102)의 전류 전도 특성들을 나타낼 수 있다.

그래프(150)에 도시된 바와 같이, 셀 전압 범위(154)에서의 세트 임계 전압(V_{TH_SET})(170)은 곡선(156)에서 변곡점에 대응하고, 곡선(156)에 의해 표현된 메모리 셀, 즉, 세트 상태인 메모리 셀은 작은 셀 전압 변화들에 대하여 매우 큰 셀 전류 변화를 나타내기 시작한다. 예를 들어, 저 전압 또는 저 전계 모드에서, 즉, PCM 셀(102) 양단에 인가된 전압이 임계 전압(V_{TH _ SET})(170)보다 작은 경우에, PCM 셀(102)은 "오프" 또는 실제로 비전도 상태일 수 있고, 상대적으로 높은 저항, 예를 들어, 약 10 MΩ보다 더 큰 저항을 나타낼 수 있다. PCM 셀(102)은 상기 PCM 셀(102)을 전도성인 상대적으로 저 저항 "온" 상태로 스위칭시킬 수 있는 충분한 전압, 예를 들어, V_{TH _ SET}(170)이 인가될 때까지 오프 상태로 유지될 수 있다. 약 V_{TH_SET}(170)보다 더 큰 전압 전위가 PCM 셀(102) 양단에 인가되면, PCM 셀(102)에 의해 운반되는 전류는 인가된 전압의 작은 변화들에 대해 크게 변화한다.

유사하게, 셀 전압 범위(154)에서의 리셋 임계 전압(V_{TH _ RESET})(180)은 곡선(158)에서 변곡점에 대응하고, 곡선(158)에 의해 표현된 메모리 셀, 즉, 리셋 상태인 메모리 셀도 작은 셀 전압 변화들에 대하여 매우 큰 셀 전류 변화를 나타내기 시작한다. 예를 들어, V_{TH _ RESET}(180)보다 더 큰 전압 전위가 PCM 셀(102) 양단에 인가되면, PCM(102)에 의해 운반되는 전류는 인가된 전압의 작은 변화들에 대해 크게 변화한다.

도 1c는 셀 전압(154)의 범위에 따라 다수의 PCM 셀에 대한 임계 전압 분포(165)의 개념적인 표현을 도시한 그래프(160)이다. 특히, 그래프(160)는 다수의 PCM 셀들의 각각의 세트 임계 전압들 및 리셋 임계 전압들이 어떻게 셀 전압 범위(154)에 따라 분포되는지를 도시한다.

그래프(160)의 제1 분포(D_SET)(172)는 다수의 PCM 셀들의 PCM 상 물질이 각각 각각의 세트 상태일 때 다수의 PCM 셀들에 대한 세트 임계 전압들의 예시적 그룹을 나타낸다. D_SET(172)는 하나 이상의 통계적 측정치들(예를 들어, 분포 평균, 메디안(median), 표준 편차, 등)의 다양한 조합들 중 어느 하나를 포함하지만, 이에 제한되지 않는 하나 이상의 파라미터(parameter)들에 의해 특징지워질 수 있다. 유사하게, 그래프(160)의 제2 분포(D_RESET)(182)는 다수의 PCM 셀들이 각각 리셋 상태일 때 다수의 PCM 셀들에 대한 리셋 임계 전압들의 예시적 그룹을 나타낸다. D_RESET(182)도 하나 이상의 파라미터들, 예를 들어, 통계적 측정치들에 의해 특징지워질 수 있다.

예시적이고 비-제한적으로, D_SET(172)는 V_{TH _ SET}(170)에 센터링(centering)되고 모든 세트 임계 전압들이 위치되는 스프레드(spread)(174)를 갖는 것으로 도시되어 있다. 대조적으로, D_RESET(182)는 V_{TH _ RESET}(180)에 센터링되고 스프레드(184)를 갖는 것으로 도시되어 있다. 셀 전압 범위(154)에 따른 D_SET(172) 및 D_RESET(182) 중 하나 또는 둘 모두의 위치 및/또는 형상은 다양한 실시예들에 따라 변화될 수 있다는 점이 이해된다.

도 2a는 셀 전압(210)의 범위에 따라 다수의 PCM 셀에 대한 임계 전압 분포(205)가 시간이 흐름에 따라 시프트(shift)를 어떻게 증가시키는지에 대한 개념적인 표현을 도시한 그래프(200)이다. 그래프(200)는 예를 들어, 그래프(160)의 특징들 중 일부 또는 모두를 포함할 수 있다. 그래프(200)의 분포(D_SET(t₁))(220)는 다수의 PCM 셀들 각각에 대한 세트 임계 전압들의 예시적 그룹을 나타내며, 여기서, 각각의 세트 임계 전압은 SET 상태가 대응하는 PCM 셀에 대해 어서팅(asserting)된 이후의 t₁ 시간 유닛들 동안 유지된다. 그래프(200)의 또 다른 분포(D_RESET(t₂))(224)는 다수의 PCM 셀들 각각에 대한 리셋 임계 전압들의 예시적 그룹을 나타내며, 여기서, 각각의 리셋 임계 전압은 RESET 상태가 대응하는 PCM 셀에 대해 어서팅된 이후의 t₁ 시간 유닛들 동안 유지된다.

PCM 시스템의 오보닉 또는 다른 PCM 상 물질에서의 구조적 완화로 인해, SET 및 RESET 임계 전압들 둘 모두는 시간이 지남에 따라 증가한다. 이와 같은 증가는 본원에서 임계 전압 드리프트라고 불린다. 일실시예에서, 분포(D_SET(t₁))(220)에서 각각의 세트 임계 전압에 의해 표현되는 각각의 PCM 셀에 대하여, PCM 셀의 OTS 및/또는 PCM 상 물질은 개별적으로 또는 조합적으로 상기 메모리 셀에서의 SET 상태의 어서팅 시에 PCM 셀에서의 구조적인 응력의 레벨을 나타낼 것이다. 구조적인 응력의 레벨은 SET 상태의 어서팅 이후에 시간이 지남에 따라 감소할 것이며, 이는 상기 PCM 셀에 대한 세트 임계 전압이 전압 레벨에서 드리프트 업(drift up)되도록 할 것이다. 그룹으로 간주될 때, 다수의 PCM 셀들은 예를 들어, SET 상태가 어서팅된 이후의 t₁ 시간 유닛들에서의 분포(D_SET(t₁))(220)를 SET 상태가 어서팅된 이후의 t₂ 시간 유닛들에서의 분포(D_SET(t₂))(222)로 이동시키는 증가(230)를 나타낼 수 있다.

유사한 방식으로, 분포(D_RESET(t₁))(224)에서 각각의 리셋 임계 전압에 의해 표현되는 각각의 PCM 셀에 대하여, PCM 셀의 OTS 및/또는 PCM 상 물질은 개별적으로 또는 조합적으로 상기 메모리 셀에서의 RESET 상태의 어서팅 시에 PCM 셀에서의 구조적인 응력의 레벨을 나타낼 것이다. 구조적인 응력의 레벨은 RESET 상태의 어서팅 이후에 시간이 지남에 따라 감소할 것이며, 이는 상기 PCM 셀에 대한 리셋 임계 전압이 전압 레벨에서 드리프트 업되도록 할 것이다. 그룹으로 간주될 때, 다수의 PCM 셀들은 예를 들어, RESET 상태가 어서팅된 이후의 t₁ 시간 유닛들에서의 분포(D_RESET(t₁))(224)를 RESET 상태가 어서팅된 이후의 t₂ 시간 유닛들에서의 분포(D_RESET(t₂))(226)로 이동시키는 유사한 증가(235)를 나타낼 수 있다.

도 2b는 PCM 셀의 리셋 임계 전압의 임계 전압 드리프트(ΔV_driftRESET)(260)의 개념적인 표현을 도시한 그래프(240)이다. ΔV_driftRESET(260)은 시간 범위(250)에 걸쳐서 리셋 임계 전압 도메인(V_{TH _ RESET})(245)에 따른 변화를 포함한다. 유사한 임계 전압 드리프트(ΔV_driftSET)(도시되지 않음)는 세트 임계 전압 도메인(V_{TH _ SET})에 따른 변화에 대하여 로그적 시간 스케일(logarithmic time scale)에 따라 플롯팅(plotting)될 수 있다. 일실시예에서, 세트 임계 전압 드리프트(V_driftSET)는 ΔV_driftRESET의 기울기(R_{drift . RESET})와 상이한 기울기(R_{drift . SET})를 가질 수 있지만, 다양한 실시예들은 이 점에서 제한되지 않는다. ΔV_driftRESET(260)는 단지 예시적이며, ΔV_driftRESET(260) 및/또는 ΔV_driftSET가 다양한 시간 값들 중 어느 하나의 로그와 선형인 임계 전압값들의 다양한 변화들 중 어느 하나를 다양하게 나타낼 수 있다는 점이 이해된다.

다양한 실시예들은 임계 전압의 변화, 예를 들어, ΔV_driftRESET(260)과 같은 리셋 임계 전압 드리프트 또는 세트 임계 전압 드리프트(ΔV_driftSET)(도시되지 않음)가 시간의 로그와 선형으로 변화한다는 사실에 기초하여 PCM 디바이스에 대한 액세스 정보를 결정한다. 특히, 일실시예에 따르면, 액세스 정보를 결정하는 하는 것은 기울기(R_{drift . RESET})를 기술하는 정보를 계산하는 것 또는 획득하는 것을 포함할 수 있다.

일실시예에서, 임계 전압 드리프트(ΔV_drift)에 대한 기울기(R_drift)는 PCM 디바이스의 성능의 설계 테스팅에 의해 결정될 수 있다. 예시적이고 비제한적으로, PCM 셀(또는 셀들)에 대한 임계 전압(V_TH)은 반복적으로, 예를 들어, PCM 셀에서 특정 상태(가령, SET 상태 또는 RESET 상태)가 어서팅되었던 이후의 시간(t₁) 및 상기 어서팅 이후의 시간(t₂)에 다시 평가될 수 있다. 기울기(Rdrift)는 예를 들어, 다음과 같이 계산될 수 있다:

(1) R_drift = [V_TH(t₂) - V_TH(t₁)] / [log(t₂) - log(t₁)] = [V_TH(t₂) - V_TH(t₁)] /[log(t₂/t₁)].

R_drift는 평가들이 SET 상태의 PCM 상 물질을 갖는 PCM 셀들에 대한 것인 경우에 R_{drift . SET} 값일 것이며, 평가들이 RESET 상태의 PCM 상 물질을 갖는 PCM 셀들에 대한 것인 경우에 R_{drift . RESET} 값일 것이다.

도 3a는 분계 전압(V_DM)(340)에 대한 효과적인 값을 식별하기 위하여 셀 전압(310)의 범위에 따른 임계 전압 분포(305)의 사용을 도시한 그래프(300)이다. 그래프(300)의 특징들은 예를 들어, 그래프(160)의 대응하는 특징들을 포함할 수 있다. 일실시예에서, 분계 전압(V_DM)(340)은 소정의 PCM 셀이 특정 상태, 예를 들어, SET 상태인지 또는 RESET 상태인지를 식별하는데 있어서 사용하기 위하여 결정되어야 한다. 해당 PCM 셀의 상태를 결정하기 위하여, V_DM(340)은 PCM 셀 양단, 예를 들어, PCM 셀의 PCM 상 물질 양단에 인가될 수 있고, 여기서, PCM 셀에 의해 운반되는 결과적인 전류는 PCM 상 물질이 SET 상태라는 것을 나타낼 수 있고 PCM 셀에 의해 운반되는 전류의 부족은 PCM 상 물질이 RESET 상태라는 것을 나타낼 수 있다.

다양한 실시예들은 임계 전압 드리프트의 영향들을 고려함으로써 사용할 V_DM(340)을 결정한다. 그래프(300)는 PCM 셀을 포함하는 PCM 디바이스에 대한 성능 요건으로서 제공되는 어떤 시간(t_fin)에 대한 세트 임계 전압 분포(D_SET(t_fin))를 나타낸다. 일실시예에서, t_fin은 PCM 셀에서 (예를 들어, SET 또는 RESET)에 의해 PCM 셀 내의 데이터가 어서팅된 이후에 상기 데이터가 판독 가능하게 유지되어야 하는 필요한 최소 시간 기간을 나타낸다.

PCM 디바이스의 성능의 설계 테스팅으로부터, t_fin 시간 유닛들 이후의 임계 전압 드리프트가 상기 PCM 디바이스에 대한 세트 임계 전압들이 D_SET(t_fin)(320)로 드리프트되도록 할 것이라는 점이 결정될 수 있다. D_SET(t_fin)(320)의 형상이 또한 이와 같은 설계 테스팅으로부터 결정될 수 있다. 예시적이고 비제한적으로, D_SET(t_fin)(320)의 형상은 평균 전압(V_{TH _ SET}(t_fin)(322) 및 V_{TH _ SET}(t_fin))(322)를 둘러싸고 D_SET(t_fin))(320) 세트 임계 전압이 존재하는 D_SET 스프레드(324)와 같은 하나 이상의 파라미터들에 의해 특징지워지도록 결정될 수 있다.

D_SET(t_fin)(320)이 결정되면, D_SET(t_fin)(320)을 초과하는 어떤 V_DM(340)이 일실시예에 따라 식별될 수 있다. 예시적이고 비제한적으로, V_DM(340)은 다음과 같이 계산될 수 있고:

(2.1) V_DM ≥ V_{TH _ SET}(t_fin) + (D_SET 스프레드), 또는

(2.2) V_DM = V_{TH _ SET}(t_fin) + (D_SET 스프레드) + (ε₁)

여기서, ε₁은 PCM 셀이 세트 상태라는 것을 분명하게 구별하기 위한 어떤 공칭값이다. 일실시예에서, ε₁은 예를 들어, 회로 및/또는 메모리 어레이 패러스틱스(circuit and/or memory array parasticis)를 제어함으로써 기여되는 측정된 전압 변화들을 설명하는데 필요한 전압 마진(voltage margin)이다. V_DM(340)을 D_SET(t_fin)(320) 초과하여 설정하는 것은 성능 요건에 의해 지정된 전체 t_fin 시간 유닛들에 대하여, V_DM(340)이 SET 상태인 임의의 또는 모든 PCM 셀들을 활성화시킬 것이라는 점을 보증할 것이다.

결정된 D_SET(t_fin))(320)-및/또는 관련된 V_DM(340)-은 PCM 디바이스의 리셋 임계 값들의 하한을 설정할 수 있다. 예를 들어, PCM 셀의 V_{TH _ RESET}은 SET 상태에서 잘못 판독될 위험없이는 지정된 t_fin 시간 유닛들 동안 D_SET(t_fin))(320)과 중첩될 수 없다. 이 위험을 감소시키기 위하여, 다양한 실시예들은 초기 시간(이 시간 이전에는 PCM 셀이 판독될 수 없다) 동안 RESET (또는 다른) 상태가 어서팅된 이후에 만료될 다수의 시간 유닛들(t_init)을 식별한다.

t_init의 값은 예를 들어, 처음에는 V_DM(340) 미만일 수 있는, 예를 들어, 처음에는 D_SET(t_fin)(320)과 중첩될 수 있는 임의 및 모든 RESET PCM 셀들에 대한 V_{TH _ RESET}이 이의 데이터가 판독되기 이전에 V_DM(340)을 초과하여 드리프트된다는 것을 보증하기 위하여 결정될 수 있다. 일실시예에서, PCM 디바이스에 대한 리셋 임계 전압 분포(D_RESET(t_init))(330)는 V_{TH _ RESET}(t_init)(332)에 센터링되고 스프레드(334)를 갖는다. D_RESET(t_init)(330)은 다음과 같이 V_DM(340) 초과하여 설정될 수 있고:

(3.1) V_{TH _ RESET}(t_init) ≥ V_DM + (D_RESET 스프레드), 또는

(3.2) V_{TH _ RESET}(t_init) = V_DM + (D_RESET 스프레드) + (ε₂)

여기서, ε₂는 PCM 셀이 RESET 상태라는 것을 분명하게 구별하기 위한 어떤 공칭값이다. 일실시예에서, ε₂는 예를 들어, 회로 및/또는 메모리 어레이 패러스틱스를 제어함으로써 기여되는 측정된 전압 변화들을 설명하는데 필요한 전압 마진이다. D_SET(t_fin)(320)을 V_DM(340)을 초과하여 설정하는 것은 PCM 셀에서 RESET 상태가 어서팅된 이후의 t_init 이상의 시간 유닛들에 대하여, V_DM(340)이 PCM 셀이 RESET 상태인 동안 상기 PCM 셀을 활성화시키지 않을 것이라는 점을 보증할 것이다.

도 3b는 일실시예에 따라, PCM 셀 내의 데이터가 판독될 수 있는 시간 윈도우(t_fin - t_init)를 식별하기 위하여 셀 전압 범위(360)에 따른 임계 전압 드리프트 및 임계 전압 분포(355)의 사용을 도시한 그래프(350)이다. 그래프(350)의 특징들은 예를 들어, 그래프(300)의 대응하는 특징들을 포함할 수 있다.

소정의 성능 요건(t_fin)에 대해 최종 리셋 임계 전압 분포(D_RESET(t_fin))(366)가 결정될 수 있다. 일실시예에서, D_RESET(t_fin)(366)은 PCM 셀에 전력을 공급하는 전원 전압(V_CC)(375) 이하로 설정된다. 예시적이고 비제한적으로, D_RESET(t_fin)은 다음과 같이 위치될 수 있고:

(4.1) V_{TH _ RESET}(t_fin) ≤ V_CC - (D_RESET 스프레드), 또는

(4.2) V_{TH _ RESET}(t_fin) = V_CC - (D_RESET 스프레드) - (ε₃)

여기서 D_RESET(t_fin)은 V_{TH _ RESET}(t_fin)에 센터링되고, ε₃은 D_RESET이 V_CC를 포함하지 않는다는 것을 분명하게 구별하기 위한 어떤 공칭값이다. 일실시예에서, ε₃은 예를 들어, 회로 및/또는 메모리 어레이 패러스틱스를 제어함으로써 기여되는 측정된 전압 변화들을 설명하는데 필요한 전압 마진이다. PCM 디바이스의 다양한 추가적이거나 대안적인 동작 요건들 중 어느 하나가 D_RESET(t_fin)(366)의 위치에 영향을 줄 수 있다는 점이 이해된다.

도 3a를 참조하여 상술된 바와 같이, t_fin은 초기 시간(t_init)에 대한 세트 임계 전압 분포(D_SET(t_fin)(362), 분계 전압(V_DM)(370), 및 리셋 임계 전압 분포(D_RESET(t_init))(364) 중 하나 이상을 결정하기 위한 기초일 수 있다. 특히, D_SET(t_fin)(362), V_DM(370), 및 D_RESET(t_init)(364)는 각각 D_SET(t_fin)(320), V_DM(340), 및 D_RESET(t_init)(330)에 대응할 수 있다.

결정된 D_RESET(t_init)(330)은 시간(t_init)의 실제량을 결정하는데 사용될 수 있다. 예시적이고 비제한적으로, D_RESET(t_fin)(366)과 D_RESET(t_init)(364) 사이의 차, 예를 들어, 이들의 각각의 평균들(V_{TH _ RESET}(t_fin))과 V_{TH _ RESET}(t_init)) 사이의 차는 시간 윈도우(t_fin - t_init) 동안 발생하는 총 리셋 전압 드리프트(ΔV_drift.RESET)(380)를 결정할 수 있다. ΔV_{drift . RESET}(380)로부터, t_init(385)의 값이 예를 들어, 다음에 의해 결정될 수 있고:

(5) t_init ≥ t_fin /10^X

여기서

(6) X = ΔV_{drift . RESET} / R_{drift . RESET} = [V_{TH _ RESET}(t_fin) - V_{TH _RESET}(t_init)] / R_{drift . RESET}

도 4는 일실시예에 따라 확장된 시간 윈도우 및 상기 확장된 시간 윈도우에 대한 제2 분계 전압(V_DM'(430))을 식별하기 위한 셀 전압 범위(410)에 따른 임계 전압 분포(405)의 사용을 도시한 그래프(400)이다. 그래프(400)의 특징들은 예를 들어, 그래프(350)의 대응하는 특징들을 포함할 수 있다. 그래프(400)는 세트 임계 전압 분포(D_SET(t₁))(424), 분계 전압(V_DM)(435), 및 리셋 임계 전압 분포(D_RESET(t_ref))(426)를 포함한다. 일실시예에서, D_SET(t₁)(424), V_DM(435), 및 D_RESET(t_ref)(426)은 D_SET(t_fin)(362), V_DM(370), 및 D_RESET(t_init)(364)를 결정하기 위한 본원에 설명된 기술들에 따라 결정될 수 있다.

다양한 실시예들은 PCM 셀 내의 데이터를 판독하기 위한 시간 윈도우(t_fin - t_init)를 더 긴 시간 윈도우(t_fin - t₀)로 확장시키는데, 여기서, t₀는 RESET(또는 다른) 상태가 어서팅된 이후에 PCM 셀이 처음으로 판독 가능한 시간을 정의하는 t_init 시간 유닛보다 더 빠른 새로운 초기 시간을 나타낸다. 일실시예에서, t₀는 PCM 셀을 포함하는 PCM 디바이스에 대한, 예를 들어, PCM 셀에서 특정 상태(가령, SET 또는 RESET)가 어서팅된 이후에 적어도 t₀ 시간 유닛들만큼 빨리 판독들이 이용 가능한 것을 필요로 하는 또 다른 성능 요건이다.

확장된 시간 윈도우의 논의에서 혼동을 피하기 위하여, 성능 요건 시간(t_fin)은 시간(t₁)으로서 표현될 것이며, 이전의 초기 시간(t_init)은 시간(t_ref)으로서 표현될 것이다. 일실시예에서, (t₁ - t₀)로 확장된 시간 윈도우는 SET 상태인 PCM 셀 및 RESET 상태인 PCM 셀 사이를 구별하기 위하여 시간 윈도우 확장부, 예를 들어, t₀로부터 t_ref까지의 시간 기간 동안 분계 전압(V_DM')(430)을 사용함으로써 구현된다. 특히, V_DM'(430)은 현재 시간의 최종 t_ref 시간 유닛들 내에서 어떤 상태(예를 들어, SET 및/또는 RESET)가 어서팅되었던 PCM 셀들에 인가될 수 있고, 상기 PCM 셀은 t₀ 이상의 시간 유닛들 동안 어서팅된 상태이다.

V_DM'(430)의 값은 예를 들어, 시간 윈도우(t₁ - t_ref) 동안 발생하는 세트 전압 드리프트(ΔV_drift.SET)(440)를 고려함으로써 결정될 수 있다. 일실시예에서, ΔV_drift.SET(440)는 D_SET(t₁)(424)와 D_SET(t_ref)(426) 사이의 차, 예를 들어, 이들의 각각의 평균들(V_{TH _ SET}(t₁)과 V_{TH _ SET}(t_ref)) 사이의 차에 의해 결정될 수 있다. 예시적이고 비제한적으로, ΔV_{drift . SET}(440)은 예를 들어, 다음과 같이 V_DM'(430)을 결정하기 위하여 V_DM(435)에 적용될 수 있고:

(7.1) V_DM' ≥ V_DM - [(t₁ - t_ref)에 대한 ΔV_{drift . SET}] = V_DM - R_{drift . SET} [log(t₁/t_ref)]

(7.2) V_DM' = V_DM - R_{drift . SET} [log(t₁/t_ref)] + (ε₄)

여기서, ε₄는 PCM 셀이 SET 상태라는 것을 분명하게 구별하기 위한 어떤 공칭값이다. 일실시예에서, ε₄는 예를 들어, 회로 및/또는 메모리 어레이 패러스틱스를 제어함으로써 기여되는 측정된 전압 변화들을 설명하는데 필요한 전압 마진이다.

대안적으로, V_DM'(430)은 ΔV_{drift . SET}(440)을 D_SET(t₁)(424)에 적용함으로써 D_SET(t_ref)(422)가 결정된 이후에 D_SET(t_ref)(422)를 기반으로 하여 결정될 수 있다. 이와 같은 결정들은 다음에 따를 수 있고:

(8.1) V_{TH _ SET}(t_ref) = V_{TH _ SET}(t₁) - R_DriftSET [log(t₁/t_ref)]

(8.2) V_DM' ≥ V_{TH _ SET}(t_ref) + (D_SET 스프레드)

(8.3) V_DM' = V_{TH _ SET}(t_ref) + (D_SET 스프레드) + (ε₄)

여기서, D_SET(t_ref)(422), 즉, t₀에서 어떤 이전 분포(D_SET(t₀))(420)로부터 드리프트되는 분포는 시간(t_ref)에서 평균(V_{TH _ SET}(t_ref))에 센터링된다.

도 5에는, 일실시예에 따라 PCM 액세스 정보를 결정하는 컴퓨팅 시스템(500)이 도시되어 있다. 컴퓨팅 시스템(500)은 단지 예시적이며 본원에 설명된 기술들을 구현하기 위하여 다양한 추가적이거나 대안적인 컴포넌트들 및/또는 아키텍처(architecture)들 중 어느 하나를 포함할 수 있다는 점이 이해된다. 시스템(500)은 데스크톱 컴퓨터, 메인프레임, 서버, 개인용 디지털 보조장치(PDA), 랩톱 또는 휴대용 컴퓨터, 웹 테블릿(web tablet), 무선 전화, 호출기, 인스턴스 메시징 디바이스(instant message device), 디지털 음악 플레이어, 디지털 카메라, 또는 다른 이와 같은 장치들을 포함하지만, 이에 제한되지 않는 다양한 유선 또는 무선 컴퓨팅 시스템들 중 어느 하나를 포함할 수 있다. 시스템(500)은 근거리 네트워크(LAN), 무선 LAN(WLAN), 가상 LAN(VLAN), 인터넷, 개인 통신 네트워크(personal area network: WPAN), 셀룰러 네트워크, 등 중 하나 이상에서 사용되고/되거나 상술된 네트워크 중 하나 이상에 연결될 수 있지만, 본 발명의 범위가 이 점에서 제한되지 않는다.

시스템(500)은 제어기(510), 입/출력(I/O) 디바이스(520)(예를 들어, 키패드, 디스플레이), 데이터 저장소(530), 네트워크 인터페이스(540), 및 랜덤 액세스 메모리(RAM)(560)를 포함할 수 있고, 버스(550)를 통해 서로 결합될 수 있다. 배터리(580) 또는 다른 전원은 일 실시예에서 시스템(500)에 전력을 제공할 수 있다. 본 발명의 범위가 이러한 컴포넌트들 중 어느 하나 또는 모두를 포함하는 실시예들로 제한되지 않는다는 점이 주의되어야 한다.

제어기(510)는 예를 들어, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들, 마이크로-제어기들, 등을 포함할 수 있다. 데이터 저장소(530)는 시스템(500)에 송신되거나 시스템(500)에 의해 송신된 메시지를 저장하는데 사용될 수 있다. RAM(560)은 또한 선택적으로 시스템(500)의 동작 동안 제어기(510)에 의해 실행되는 명령들을 저장하는데 사용될 수 있고 사용자 데이터를 저장하는데 사용될 수 있다.

I/O 디바이스(520)는 메시지를 발생시키는데 사용될 수 있다. 시스템(500)은 네트워크 인터페이스(540)를 사용하여 예를 들어, 무선 주파수(RF) 신호로 유선 또는 무선 통신 네트워크로 메시지를 송신하고/하거나 유선 또는 무선 통신 네트워크로부터 메시지를 수신할 수 있다. 네트워크 인터페이스(540)의 예들은 안테나 또는 다이폴 안테나(dipole antenna)와 같은 무선 송수신기를 포함하지만, 본 발명의 범위에 이 점에서 제한되지 않는다.

도 6은 일실시예에 따라 하나 이상의 PCM 셀들에 대한 액세스 정보를 결정하기 위한 액세스 디바이스(600)의 선택 요소들을 도시한다. 일실시예에서, 액세스 디바이스(600)는 본원에 설명되는 기술들을 구현하기 위하여 하드웨어 로직(hardware logic)(예를 들어, 회로, 상태 기계, 데이터 저장소, 등) 및/또는 소프트웨어 로직(software logic)(예를 들어, 프로세서 및 메모리에 의해 실행되는 프로그램)을 포함하는 컴퓨팅 시스템(100)과 같은 컴퓨터 또는 상기 컴퓨팅 시스템(100) 내의 컴포넌트 또는 컴포넌트들과 같은 컴포넌트(예를 들어, 프로세서, 메모리 제어기, 제어기 허브, 저장소, RAM, 네트워크 인터페이스, 등)을 포함할 수 있다.

액세스 디바이스(600)에 의해 결정되는 액세스 정보는 일실시예에서, 하나 이상의 PCM 셀들이 액세스될지, 예를 들어, 판독될지, 리프레시(refresh)될지, SET 상태로 어서팅될지, RESET 상태로 어서팅될지, 등의 여부, 시간, 및/또는 방법을 결정할 수 있다. 예를 들어, 액세스 정보는 데이터가 PCM 셀로부터 판독될 수 있는 시간 윈도우를 기술하거나 나타낼 수 있다. 예를 들어, 액세스 정보는 시간 윈도우를 결정하는데 있어서 사용하기 위한 세트 임계 전압(또는 이의 분포) 및/또는 리셋 임계 전압(또는 이의 분포)의 하나 이상의 특성들을 식별하거나 나타낼 수 있다. 대안적으로 또는 추가적으로, 액세스 정보는 PCM 셀에 액세스하는데 있어서, 예를 들어, PCM 셀의 현재 상태(예를 들어, SET 상태 또는 RESET 상태)를 결정하는데 있어서 사용될 하나 이상의 분계 전압들을 식별하거나 나타낼 수 있다. 다양한 추가적이거나 대안적인 유형의 액세스 정보는 다양한 실시예들에 따라 액세스 디바이스(600)에 의해 결정될 수 있다는 점이 이해된다.

액세스 디바이스(600)는 액세스 정보를 결정하는데 있어서 사용하기 위한 하나 이상의 성능 요건들, 동작 조건들, 또는 다른 입력 데이터를 수신하기 위하여 외부 로직(도시되지 않음)에 결합될 수 있다. 이와 같은 입력 데이터 중 일부 또는 모두는 액세스 디비아스(600)의 제조 중에 제공될 수 있다. 대안적으로 또는 추가적으로, 이와 같은 입력 데이터 중 일부 또는 모두는 예를 들어, PCM 셀들의 개선된 액세싱을 위해 상기 동작을 동적으로 재구성하기 위하여 액세스 디바이스(600)의 동작 중에 제공될 수 있다. 예시적이고 비제한적으로, 액세스 디바이스(600)는 t_fin, t₀, V_CC, V_{TH _ SET}(t_fin), 등 중 하나 이상을 기술하는 입력 데이터를 수신할 수 있다. 대안적으로 또는 추가적으로, 액세스 디바이스(600)는 이와 같은 입력 데이터 중 하나 이상을 논리적으로 계산하기 위하여 PCM 구조들의 성능을 평가하는 로직을 포함할 수 있다.

액세스 디바이스(600)는 예를 들어, 액세스 디바이스(600)에 의해 결정된 액세스 정보에 따라 액세스될 데이터를 저장하는 메모리 셀들의 PCM 어레이(650)와 같은 하나 이상의 PCM 구조들(레지스터들, 큐들, 캐시들, 버퍼들, 등)을 포함할 수 있다. 예시적이고 비제한적으로, PCM 어레이(650)는 Y-바이-X PCM 셀 어레이(Y-by-X PCM cell array) 내의 셀들에 선택적으로 액세스하기 위하여 로우 디코더(row decoder)(655) 및 컬럼 디코더(column decoder)(660)를 포함할 수 있다. 대안적으로 또는 추가적으로, 액세스 디바이스(600)는 예를 들어, 액세스 디바이스(600) 자신이 PCM 어레이(650)와 같은 PCM 구조들을 포함하지 않는 경우에 상기 액세스 디바이스(600)로부터 떨어진 하나 이상의 PCM 셀에 액세스하기 위하여 액세스 정보를 결정할 수 있다.

액세스 디바이스(600)는 본원에 설명된 액세스 정보를 발생시키기 위하여 하드웨어 로직(예를 들어, FPGA, ASIC, 상태 기계, 등) 및/또는 소프트웨어 로직(예를 들어, 메모리 내의 프로그램을 실행하는 프로세서) 중 하나 이상을 포함할 수 있다. 이와 같은 로직은 적어도 프로세서 또는 다른 회로가 이와 같은 로직의 기초가 되는 한, 회로 로직 및/또는 회로라고 대안적으로 불릴 수 있다.

예시적이고 비제한적으로, 액세스 디바이스(600)는 다수의 PCM 셀들에 대한 임계 전압 및/또는 임계 전압 분포의 하나 이상의 특성들을 식별하기 위하여 임계 전압 로직(610)을 포함할 수 있다. 이와 같은 특성들은 V_{TH _ SET}, V_{TH _ RESET}, D_SET 스프레드, D_RESET 스프레드, 등을 포함할 수 있지만, 이에 제한되지 않는다. 일실시예에서, 이와 같은 특성들 중 일부 또는 모두는 각각 특정한 각각의 시간에 특정될 수 있는데, 예를 들어, t_fin, t_init, t₀, 등 중 하나 이상에 특정될 수 있다.

대안적으로 또는 추가적으로, 액세스 디바이스(600)는 PCM 셀이 판독되는 최초 및 최후 시간들을 정의하는 하나 이상의 시간 윈도우들, 예를 들어, (t_fin - t_init) 및/또는 (t_fin - t₀)을 결정하기 위하여 시간 윈도우 로직(615)을 포함할 수 있다. 일실시예에서, 시간 윈도우 로직(615)은 예를 들어, 액세스 디바이스(600)에 제공된 입력 데이터 및/또는 임계 전압 로직(610)에 의해 제공되는 임계 전압 정보를 기반으로 하여 본원에 설명된 기술들에 따라 시간 윈도우 정보를 결정할 수 있다.

추가적으로 또는 대안적으로, 액세스 디바이스(600)는 PCM 셀 내의 데이터를 판독하는데 있어서 사용될 하나 이상의 분계 전압들, 예를 들어, V_DM 및/또는 V_DM'을 결정하기 위하여 분계 전압 로직(620)을 포함할 수 있다. 일실시예에서, 분계 전압 로직(620)은 예를 들어, 액세스 디바이스(600)에 제공된 입력 데이터 및/또는 임계 전압 로직(610)에 의해 제공되는 임계 전압 정보를 기반으로 하여 본원에 설명된 기술들에 따라 분계 전압 정보를 결정할 수 있다.

추가적으로 또는 대안적으로, 액세스 디바이스(600)는 결정된 액세스 정보에 따라 PCM 구조, 예를 들어, PCM 어레이(650)에 액세스하기 위하여 판독/기록 로직(625)을 포함한다. 일실시예에서, 판독/기록 로직(625)은 PCM 어레이(650)의 하나 이상의 비트들의 판독, 기록, 리프레시, 등을 위하여 어드레스 및/또는 데이터 신호들(640)을 PCM 어레이(650)와 교환한다. 일실시예에서, 어드레스 및/또는 데이터 신호들(640)의 타이밍은 시간 윈도우 로직(615)에 의해 제공된 시간 윈도우 정보를 기반으로 할 수 있다.

대안적으로 또는 추가적으로, 판독/기록 로직(625)은 예를 들어, 분계 전압 신호(DM)(645)에 의해 표현된 전압 레벨이 액세스 디바이스(600)에 의해 결정되고/되거나 액세스 디바이스(600)에 제공되는 임계 전압 분포 정보를 기반으로 하는 경우에, PCM 어레이(650)의 하나 이상의 비트들의 상태를 평가하는데 있어서 적용할 분계 전압을 결정하기 위하여 분계 전압 신호(DM)(645)를 제공할 수 있다.

추가적으로 또는 대안적으로, 액세스 디바이스(600)는 판독/기록 로직(625)이 특정 PCM 셀들에 액세스하도록 허용되는 시간을 제어하기 위하여 타이머 로직(605)을 포함할 수 있다. 일실시예에서, 액세스 디바이스(600)는 타이머 로직(605)과 함께 동작하기 위한 에이지 추적 리스트(age tracking list)(630)를 더 포함한다. PCM 어레이(650) 내의 다양한 위치들이 액세스되기 때문에, 타이머 로직(605)은 PCM 어레이(650) 내의 대응하는 위치에 액세스하는 시간을 나타내는 대응하는 시간 스탬프 정보(time stamp information)(634) 뿐만 아니라, 이들의 각각의 어드레스 정보(632)를 에이지 추적 리스트(630)에 기록할 수 있다.

대안적으로 또는 추가적으로, 타이머 로직(605)은 이들의 시간 스탬프 정보가 이들이 어떤 최대 시간 기간 동안 에이지 추적 리스트(630)에 존재하였다는 것을 나타낼 때 에이지 추적 리스트(630)로부터 엔트리(entry)들을 에이징하기 위하여 클럭 또는 다른 시간 기반 정보에 액세스할 수 있다. 예시적이고 비제한적으로, 엔트리들은 이들이 최종적으로 액세스된 이후로 t_ref 시간 유닛들이 경과한 이후에 에이지 추적 리스트(630)로부터 에이징될 수 있다.

일실시예에서, 에이지 추적 리스트(630)로부터 PCM 위치를 에이징하는 것은 상기 PCM 위치에 액세스하기 위하여 하나의 분계 전압(예를 들어, V_DM'(430))을 사용하는 것으로부터 상기 PCM 위치에 액세스하기 위하여 또 다른 분계 전압(예를 들어, V_DM(435))을 사용하는 것으로 전이되는 것에 대응한다. 대안적인 실시예에서, 에이지 추적 리스트(630)로부터 PCM 위치를 에이징하는 것은 PCM 위치가 판독에 새롭게 이용 가능한 경우에 상기 PCM 위치에 대한 시간 윈도우를 시작하는 것에 대응한다.

일실시예에서, 타이머 로직(605)은 추가적으로 또는 대안적으로 리프레시 방식을 구현하기 위하여 판독/기록 로직(625)을 제어할 수 있다. 예시적이고 비제한적으로, 타이머 로직(605)은 이전 리프레시 사이클의 모든 t_fin 시간 유닛들 내에서 리프레시 사이클을 수행하도록 판독/기록 로직(625)에 명령할 수 있다. 리프레시 사이클들의 이와 같은 타이밍은 PCM 셀의 리셋 임계 전압이 전원 전압 레벨(V_CC)로 드리프트 업(drift up)할 위험을 감소시켜서, PCM 셀이 더 이상 기록 가능하지 않을 것이다.

일실시예에서, 타이머 로직(605) 및 판독/기록 로직(625)으로 구현된 리프레시 사이클은 PCM 어레이(650) 내의 모든 데이터를 판독하는 것을 포함한다. 판독 동작은 SET 상태의 PCM 셀들의 메모리 물질이 이들의 세트 임계 전압(V_{TH _ SET})에 대한 더 낮은 값으로 재초기화되도록 할 것이다.

PCM 어레이(650) 내의 모든 데이터들의 판독은 예를 들어, 판독/기록 로직(625)에 의한 현재 RESET 상태인 PCM 셀들의 식별을 허용할 것이다. 그 후, 판독/기록 로직(625)은 식별된 PCM 셀들의 RESET 상태들을 이들의 각각의 리셋 임계 전압(V_{TH _ RESET})으로 재초기화되도록 리어서팅(reasserting)할 수 있다. 일실시예에서, 리프레시 방식은 RESET 상태인 PCM 셀들만을 리어서팅하는데, 즉, SET 상태인 PCM 셀들을 리어서팅하지 않는다. 이와 같이 RESET PCM 셀들만을 선택적으로 리어서팅하는 것은 리프레시 사이클의 전력 소모를 감소시킨다.

도 7은 일실시예에 따라 PCM 디바이스에 대한 액세스 정보를 결정하는 방법(700)의 선택 요소들을 도시한다. 방법(700)은 예를 들어, 액세스 디바이스(600)에 의해 수행될 수 있다.

일실시예에서, 방법(700)은 710에서 PCM 셀에 액세스하기 위한 최종 판독 시간, 예를 들어, t_fin을 식별하는 단계를 포함한다. 본원에 논의된 바와 같이, 최종 판독 시간은 PCM 디바이스에 대한 성능 요건으로서 제공될 수 있고/있거나 하나 이상의 PCM 셀에 대한 리셋 임계 전압이 어떤 전압 상한, 예를 들어, PCM 디바이스의 셀들에 전력을 공급하는 전원 전압 레벨(V_CC) 이하인 시간을 나타낼 수 있다.

방법(700)은 710에서 최종 판독 시간과 연관되는, PCM 셀에 대한 세트 임계 전압 정보를 식별하는 단계를 더 포함할 수 있다. 예시적이고 비제한적으로, D_SET(t_fin), V_{TH _ SET}(t_fin), 및/또는 D_SET에 대한 스프레드는 예를 들어, PCM 디바이스의 성능의 디자인 테스팅을 기반으로 하여 식별될 수 있다.

방법(700)은 720에서 PCM 셀과 연관된 리셋 임계 전압 드리프트를 식별하는 단계를 더 포함할 수 있다. 일실시예에서, 리셋 임계 전압 드리프트는 리셋 상태의 어서팅 이후에 만료되었던 시간의 로그에 따라 변화한다.

방법(700)은 730에서 식별된 최종 판독 시간, 세트 임계 전압 정보, 및 리셋 임계 전압 드리프트를 기반으로 하여 PCM 셀에 대한 초기 판독 시간을 결정할 수 있는데, 상기 최종 판독 시간 및 초기 판독 시간은 시간 윈도우를 정의하며, 상기 시간 윈도우 외측의 PCM 셀은 제1 분계 전압을 사용하여 액세스되는 것이 허용되지 않는다. 더욱이, 방법(700)은 740에서의 결정을 기반으로 하여 750에서 결정된 초기 판독 시간을 나타내는 출력 신호를 발생시킬 수 있다. 예시적이고 비제한적으로, 신호는 시간 윈도우(t_fin - t_init) 및 t_init의 식별자를 저장하기 위하여 전송될 수 있다.

데이터 저장 디바이스를 동작시키는 기술들 및 아키텍처들이 본원에 설명되어 있다. 상기 설명에서, 설명을 위하여, 다수의 특정 세부사항들이 특정 실시예들의 철저한 이해를 제공하기 위하여 설명된다. 그러나, 특정 실시예들이 이러한 특정 세부사항들 없이 실행될 수 있다는 점이 당업자에게 명백할 것이다. 다른 경우들에서, 구조들 및 디바이스들은 설명을 불명료하게 하는 것을 피하기 위하여 블록도 형태로 도시되어 있다.

명세서에서 "일 실시예" 또는 "일실시예"의 언급은 상기 실시예와 관련하여 설명된 특정 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 명세서의 다양한 위치에서의 어구 "일 실시예에서"의 출현들은 반드시 모두 동일한 실시예를 언급하는 것은 아니다.

본원의 상세한 설명의 어떤 부분들은 컴퓨터 메모리 내의 데이터 비트들에서 동작들의 알고리즘들 및 기호적 표현들에 의해 제공된다. 이러한 알고리즘 설명들 및 표현들은 당업자들의 작업의 본질을 다른 당업자들에게 가장 효과적으로 전달하기 위하여 컴퓨팅 기술들에서 당업자들에 의해 사용되는 수단들이다. 알고리즘은 여기서 그리고 일반적으로 바람직한 결과를 생성하는 단계들의 일관된 시퀀스라고 간주된다. 단계들은 물리적인 양들의 물리적인 조정들을 필요로 하는 것들이다. 반드시는 아니지만 통상적으로, 이러한 양들은 저장, 전달, 결합, 비교 및 조종될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 이러한 신호들을 비트들, 값들, 요소들, 심볼들, 문자들, 용어들, 숫자들, 등이라고 칭하는 것이 주로 통상적인 용도 때문에 때때로 편리하다는 것이 입증되었다.

그러나, 이러한 용어들 및 유사한 용어들 모두가 적절한 물리적인 양들과 연관되어야 하고 단지 이러한 양들에 적용된 편리한 라벨들이라는 점이 인식되어야 한다. 본원의 논의로부터 명백해지는 바와 같이 특별히 달리 언급되지 않는다면, 명세서 전반에 걸쳐서, "프로세싱", "컴퓨팅", "계산", "결정", "디스플레잉", 등과 같은 용어들을 사용하는 논의들이 컴퓨터 시스템의 레지스터들 및 메모리들 내에서 물리적인(전자적인) 양들로서 표현되는 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 이와 같은 정보 저장, 송신 또는 디스플레이 디바이스들 내에서 물리적인 양들로서 유사하게 표현되는 다른 데이터로 조종 및 변환하는 컴퓨터 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스들과 관련된다는 점이 인식된다.

특정 실시예들은 또한 본원의 동작들을 수행하는 장치와 관련된다. 이 장치는 특히 필요한 목적들을 위해 구성될 수 있거나, 또는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이와 같은 컴퓨터 프로그램은 플로피 디스크(floppy disk)들, 광 디스크들, CD-ROM들, 자기-광 디스크들, 판독 전용 메모리(ROM)들, 동적 랜덤 액세스 메모리(DRAM)과 같은 랜덤 액세스 메모리(RAM)들, EPROM들, EEPROM들, 자기 또는 광 카드들을 포함하는 임의의 유형의 디스크, 또는 전자 명령들을 저장하는데 적합한 임의의 유형의 매체와 같지만, 이에 제한되지 않는 컴퓨터 판독 가능한 저장 매체에 저장될 수 있고, 컴퓨터 시스템 버스에 결합될 수 있다.

본원에 제공된 알고리즘들 및 디스플레이들은 본래 임의의 특정 컴퓨터 또는 다른 장치와 관련되지 않는다. 다양한 범용 시스템들이 본원의 내용들에 따른 프로그램들과 함께 사용될 수 있거나, 또는 필요한 방법 단계들을 수행하기 위하여 더 특수화된 장치를 구성하는 것이 편리하다는 점이 입증될 수 있다. 다양한 이러한 시스템들에 필요한 구조는 본원의 설명으로부터 나타날 것이다. 또한, 특정 실시예들은 임의의 특정 프로그램 언어와 관련하여 설명되지 않는다. 다양한 프로그래밍 언어들이 본원에 설명된 바와 같은 실시예의 내용들을 구현하는데 사용될 수 있다는 점이 인식될 것이다.

본원에 설명된 것 이외에, 본 발명의 범위를 벗어남이 없이 개시된 실시예들 및 구현예들에 대한 다양한 변경들이 행해질 수 있다. 그러므로, 본원의 예시들 및 예들은 제한적인 의미가 아니라 예시적인 의미로 해석되어야 한다. 본 발명의 범위는 단지 다음의 청구항들과 관련하여 평가되어야 한다.

Claims (20)

1. 상 변화 메모리(PCM) 셀에 액세스하기 위한 최종 판독 시간을 식별하는 단계와,
   상기 최종 판독 시간과 연관되는, PCM 셀에 대한 세트 임계 전압 정보를 식별하는 단계와,
   상기 PCM 셀과 연관된 리셋 임계 전압 드리프트를 식별하는 단계와,
   상기 식별된 최종 판독 시간, 상기 세트 임계 전압 정보, 및 상기 리셋 임계 전압 드리프트를 기반으로 하여 상기 PCM 셀에 대한 초기 판독 시간을 결정하는 단계 - 상기 최종 판독 시간 및 상기 초기 판독 시간은 시간 윈도우를 정의하며, 상기 시간 윈도우 외측에서 PCM 셀은 제1 분계 전압(demarcation voltage)을 사용하여 액세스되는 것이 허용되지 않음 - 와,
   상기 결정된 초기 판독 시간을 나타내는 출력 신호를 생성하는 단계를 포함하는
   방법.
   
2. 제1항에 있어서,
   초기 리셋 임계 전압 정보는 상기 초기 판독 시간과 연관되고,
   상기 PCM 셀에 대한 초기 판독 시간을 결정하는 단계는,
   상기 PCM 셀에 대한 최종 리셋 임계 전압 정보를 상기 최종 판독 시간과 연관시키는 단계와,
   상기 세트 임계 전압 정보를 기반으로 하여 상기 PCM 셀에 대한 초기 리셋 임계 전압 정보를 결정하는 단계와,
   상기 리셋 임계 전압 드리프트 및 상기 최종 리셋 임계 전압 정보와 상기 초기 리셋 임계 전압 정보 사이의 차를 기반으로 하여 시간차를 결정하는 단계와,
   상기 최종 판독 시간에 상기 결정된 시간차를 적용하여 상기 초기 판독 시간을 결정하는 단계를 포함하는
   방법.
   
3. 제1항에 있어서,
   상기 PCM 셀에 대한 상기 세트 임계 전압 정보를 기반으로 하여 상기 제1 분계 전압을 결정하는 단계를 더 포함하는
   방법.
   
4. 제1항에 있어서,
   상기 초기 판독 시간 이전인 제3 판독 시간을 식별하는 단계와,
   상기 PCM 셀과 연관된 세트 임계 전압 드리프트를 식별하는 단계와,
   상기 제3 판독 시간, 상기 세트 임계 전압 드리프트, 및 상기 세트 임계 전압 정보를 기반으로 하여 제1 시간 윈도우 이전의 시간 윈도우 확장부를 결정하는 단계를 더 포함하며,
   제2 분계 전압은 상기 시간 윈도우 확장부 동안 상기 PCM 셀에 액세스하는데 사용되는
   방법.
   
5. 제4항에 있어서,
   하나 이상의 PCM 셀들 각각에 대하여, 상기 PCM 셀을 나타내는 정보 및 상기 PCM 셀의 가장 최근의 액세싱에 대한 시간 스탬프를 포함하는 각각의 엔트리를 에이지 추적 리스트(age tracking list)에 저장하는 단계와,
   각각의 엔트리에 대한 각각의 PCM 셀의 가장 최근의 액세스의 에이지(age)가 상기 시간 윈도우 확장부의 크기보다 더 크다는 것을 상기 엔트리들 중 하나의 시간 스탬프로부터 검출하는 단계와,
   상기 검출에 응답하여, 상기 에이지 추적 리스트로부터 상기 엔트리들 중 하나를 제거하는 단계를 더 포함하는
   방법.
   
6. 제5항에 있어서,
   데이터 리프레시 사이클로부터 제외될 PCM 셀들을 상기 에이지 추적 리스트로부터 결정하는 단계를 더 포함하는
   방법.
   
7. 제6항에 있어서,
   상기 리프레시 사이클은
   PCM 셀들의 세트를 판독하고,
   상기 PCM 셀들의 세트를 판독하는 것으로부터 각각이 리셋 상태인 PCM 셀들의 서브셋을 식별하고,
   상기 PCM 셀들의 서브셋의 각각의 리셋 상태들만을 리어서팅(reassert)하기 위하여 상기 PCM 셀들의 서브셋 각각에만 기록하는 것을 포함하는
   방법.
   
8. 하나 이상의 프로세서들에 의해 실행될 때 상기 하나 이상의 프로세서들이 방법을 수행하도록 하는 명령어들이 저장된 컴퓨터 판독 가능한 저장 매체로서,
   상기 방법은,
   상 변화 메모리(PCM) 셀에 액세스하기 위한 최종 판독 시간을 식별하는 단계와,
   상기 최종 판독 시간과 연관되는, PCM 셀에 대한 세트 임계 전압 정보를 식별하는 단계와,
   상기 PCM 셀과 연관된 리셋 임계 전압 드리프트를 식별하는 단계와,
   상기 식별된 최종 판독 시간, 상기 세트 임계 전압 정보, 및 상기 리셋 임계 전압 드리프트를 기반으로 하여 상기 PCM 셀에 대한 초기 판독 시간을 결정하는 단계 - 상기 최종 판독 시간 및 상기 초기 판독 시간은 시간 윈도우를 정의하며, 상기 시간 윈도우 외측에서 PCM 셀은 제1 분계 전압을 사용하여 액세스되는 것이 허용되지 않음 - 와,
   상기 결정된 초기 판독 시간을 나타내는 출력 신호를 생성하는 단계를 포함하는
   컴퓨터 판독 가능한 저장 매체.
   
9. 제8항에 있어서,
   초기 리셋 임계 전압 정보는 상기 초기 판독 시간과 연관되고,
   상기 PCM 셀에 대한 초기 판독 시간을 결정하는 단계는,
   상기 PCM 셀에 대한 최종 리셋 임계 전압 정보를 상기 최종 판독 시간과 연관시키는 단계와,
   상기 세트 임계 전압 정보를 기반으로 하여 상기 PCM 셀에 대한 초기 리셋 임계 전압 정보를 결정하는 단계와,
   상기 리셋 임계 전압 드리프트 및 상기 최종 리셋 임계 전압 정보와 상기 초기 리셋 임계 전압 정보 사이의 차를 기반으로 하여 시간차를 결정하는 단계와,
   상기 최종 판독 시간에 상기 결정된 시간차를 적용하여 상기 초기 판독 시간을 결정하는 단계를 포함하는
   컴퓨터 판독 가능한 저장 매체.
   
10. 제8항에 있어서,
    상기 방법은 상기 PCM 셀에 대한 상기 세트 임계 전압 정보를 기반으로 하여 상기 제1 분계 전압을 결정하는 단계를 더 포함하는
    컴퓨터 판독 가능한 저장 매체.
    
11. 제8항에 있어서,
    상기 방법은,
    상기 초기 판독 시간 이전인 제3 판독 시간을 식별하는 단계와,
    상기 PCM 셀과 연관된 세트 임계 전압 드리프트를 식별하는 단계와,
    상기 제3 판독 시간, 상기 세트 임계 전압 드리프트, 및 상기 세트 임계 전압 정보를 기반으로 하여 제1 시간 윈도우 이전의 시간 윈도우 확장부를 결정하는 단계를 더 포함하며,
    제2 분계 전압은 상기 시간 윈도우 확장부 동안 상기 PCM 셀에 액세스하는데 사용되는
    컴퓨터 판독 가능한 저장 매체.
    
12. 제11항에 있어서,
    상기 방법은,
    하나 이상의 PCM 셀들 각각에 대하여, 상기 PCM 셀을 나타내는 정보 및 상기 PCM 셀의 가장 최근의 액세스에 대한 시간 스탬프를 포함하는 각각의 엔트리를 에이지 추적 리스트에 저장하는 단계와,
    각각의 엔트리에 대한 각각의 PCM 셀의 가장 최근의 액세스의 에이지가 상기 시간 윈도우 확장부의 크기보다 더 크다는 것을 상기 엔트리들 중 하나의 시간 스탬프로부터 검출하는 단계와,
    상기 검출에 응답하여, 상기 에이지 추적 리스트로부터 상기 엔트리들 중 하나를 제거하는 단계를 더 포함하는
    컴퓨터 판독 가능한 저장 매체.
    
13. 제12항에 있어서,
    상기 방법은,
    데이터 리프레시 사이클로부터 제외될 PCM 셀들을 상기 에이지 추적 리스트로부터 결정하는 단계를 더 포함하는
    컴퓨터 판독 가능한 저장 매체.
    
14. 제13항에 있어서,
    상기 리프레시 사이클은
    PCM 셀들의 세트를 판독하고,
    상기 PCM 셀들의 세트를 판독하는 것으로부터 각각이 리셋 상태인 PCM 셀들의 서브셋을 식별하고,
    상기 PCM 셀들의 서브셋의 각각의 리셋 상태들만을 리어서팅하기 위하여 상기 PCM 셀들의 서브셋 각각에만 기록하는 것을 포함하는
    컴퓨터 판독 가능한 저장 매체.
    
15. 상 변화 메모리(PCM) 셀에 액세스하기 위한 최종 판독 시간을 식별하는 회로와,
    상기 최종 판독 시간과 연관되는, PCM 셀에 대한 세트 임계 전압 정보를 식별하는 회로와,
    상기 PCM 셀과 연관된 리셋 임계 전압 드리프트를 식별하는 회로와,
    상기 식별된 최종 판독 시간, 상기 세트 임계 전압 정보, 및 상기 리셋 임계 전압 드리프트를 기반으로 하여 상기 PCM 셀에 대한 초기 판독 시간을 결정하는 회로 - 상기 최종 판독 시간 및 상기 초기 판독 시간은 시간 윈도우를 정의하며, 상기 시간 윈도우 외측에서 PCM 셀은 제1 분계 전압을 사용하여 액세스되는 것이 허용되지 않음 - 와,
    상기 결정된 초기 판독 시간을 나타내는 출력 신호를 생성하는 회로를 포함하는
    디바이스.
    
16. 제15항에 있어서,
    초기 리셋 임계 전압 정보는 상기 초기 판독 시간과 연관되고,
    상기 PCM 셀에 대한 초기 판독 시간을 결정하는 회로는,
    상기 PCM 셀에 대한 최종 리셋 임계 전압 정보를 상기 최종 판독 시간과 연관시키는 회로와,
    상기 세트 임계 전압 정보를 기반으로 하여 상기 PCM 셀에 대한 초기 리셋 임계 전압 정보를 결정하는 회로와,
    상기 리셋 임계 전압 드리프트 및 상기 최종 리셋 임계 전압 정보와 상기 초기 리셋 임계 전압 정보 사이의 차를 기반으로 하여 시간차를 결정하는 회로와,
    상기 최종 판독 시간에 상기 결정된 시간차를 적용하여 상기 초기 판독 시간을 결정하는 회로를 포함하는
    디바이스.
    
17. 제15항에 있어서,
    상기 PCM 셀에 대한 상기 세트 임계 전압 정보를 기반으로 하여 상기 제1 분계 전압을 결정하는 회로를 더 포함하는
    디바이스.
    
18. 제15항에 있어서,
    상기 초기 판독 시간 이전인 제3 판독 시간을 식별하는 회로와,
    상기 PCM 셀과 연관된 세트 임계 전압 드리프트를 식별하는 회로와,
    상기 제3 판독 시간, 상기 세트 임계 전압 드리프트, 및 상기 세트 임계 전압 정보를 기반으로 하여 제1 시간 윈도우 이전의 시간 윈도우 확장부를 결정하는 회로를 더 포함하며,
    제2 분계 전압은 상기 시간 윈도우 확장부 동안 상기 PCM 셀에 액세스하는데 사용되는
    디바이스.
19. 제18항에 있어서,
    하나 이상의 PCM 셀들 각각에 대하여, 상기 PCM 셀을 나타내는 정보 및 상기 PCM 셀의 가장 최근의 액세스에 대한 시간 스탬프를 포함하는 각각의 엔트리를 에이지 추적 리스트에 저장하는 회로와,
    각각의 엔트리에 대한 각각의 PCM 셀의 가장 최근의 액세싱의 에이지가 상기 시간 윈도우 확장부의 크기보다 더 크다는 것을 상기 엔트리들 중 하나의 시간 스탬프로부터 검출하는 회로와,
    상기 검출에 응답하여, 상기 에이지 추적 리스트로부터 상기 엔트리들 중 하나를 제거하는 회로를 더 포함하는
    디바이스.
    
20. 제19항에 있어서,
    데이터 리프레시 사이클로부터 제외될 PCM 셀들을 상기 에이지 추적 리스트로부터 결정하는 회로를 더 포함하는
    디바이스.

Images