KR20060030523A - 아날로그 상변화 메모리 - Google Patents

아날로그 상변화 메모리 Download PDF

Info

Publication number
KR20060030523A
KR20060030523A KR1020067002395A KR20067002395A KR20060030523A KR 20060030523 A KR20060030523 A KR 20060030523A KR 1020067002395 A KR1020067002395 A KR 1020067002395A KR 20067002395 A KR20067002395 A KR 20067002395A KR 20060030523 A KR20060030523 A KR 20060030523A
Authority
KR
South Korea
Prior art keywords
memory
phase change
change material
digital
analog
Prior art date
Application number
KR1020067002395A
Other languages
English (en)
Inventor
와드 디. 파킨슨
알렌 벤
Original Assignee
오보닉스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오보닉스, 아이엔씨. filed Critical 오보닉스, 아이엔씨.
Publication of KR20060030523A publication Critical patent/KR20060030523A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

아날로그 메모리가 상변화 재료를 이용하여 형성될 수 있다. 상변화 재료는 저장될 특정 아날로그 특성을 정의하는 다수의 저항 상태들 중 하나를 띨 수 있다.
아날로그 메모리, 상변화 재료, 저항

Description

아날로그 상변화 메모리{ANALLOG PHASE CHANGE MEMORY}
본 발명은 개략적으로 아날로그 메모리에 관한 것이다.
통상적으로, 반도체 불휘발성 메모리는 1 또는 0, 혹은 00, 01, 10, 11과 같은 형태의 디지털 데이터를 저장한다. 따라서, 각각의 메모리 셀은 1개에서 4개까지의 디지털 상태들 혹은 2 비트 정보를 저장할 수 있다.
그러나, 저장될 정보는 부드럽게 변화하는 아날로그 정보의 형태일 수 있다. 아날로그 정보는 음파처럼 비주기적인 웨이브의 특성을 포함할 수 있다. 이러한 정보를 디지털화하기 위해, 다른 시간 슬라이스들에서 다수의 샘플들이 수집된다. 각 샘플에 대응하는 정보는 신호의 시간 도메인을 따른 시간 슬라이스들로서 받아들여질 수 있다. 각 슬라이스에 대해, 그 시간 슬라이스 동안의 진폭 또는 평균 진폭은 n 비트들(보통 8 또는 그 이상 비트들)로 디지털화될 수 있다. 그 결과, 다수의 디지털 비트들이 각 시간 슬라이스에 대한 정보를 기록하기 위해 필요해질 수 있다.
대안으로서, 아날로그 정보는 크기를 디지털 값 대신 아날로그 값으로서 저장할 수 있는 아날로그 메모리 내에 저장될 수 있다. 한 경우에, 메모리 셀들에 대한 레벨들의 범위는 아날로그 값들의 범위에 대응한다. 몇개의 비트 위치들에 저장된 다수의 비트들로서 디지털화된 값 대신 각 메모리 위치들에 각각의 시간 슬 라이스에 대한 아날로그 값을 저장하는 것은 저장 비용을 줄일 수 있다. 저장될 필요가 있을 수 있는 많은 양의 아날로그 정보의 관점에서, 이 정보를 효율적으로 저장할 수 있는 아날로그 메모리를 갖는 것이 바람직할 것이다. 저장 가능한 아날로그 정보의 예들로는 오디오 및 비디오 정보, 라디오 신호, 및 무선 신호를 포함한다.
따라서, 아날로그 메모리들을 제공하기 위한 개선된 방법들이 필요하다.
도 1은 본 발명의 일 실시예의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 셀의 부분 개략적인 부분 단면도이다.
도 3은 본 발명의 일 실시예의 시스템도이다.
도 1을 참조하면, 메모리(10)는 가변 저항 메모리 어레이(12)를 포함할 수 있다. 일 실시예에서, 가변 저항 메모리 어레이(12)는 상변화 메모리일 수 있다. 가변 저항 메모리 어레이(12)는 행렬로 배열된 복수의 셀들을 포함할 수 있다. 셀들은 상변화 메모리 재료를 포함할 수 있다. 셀은 워드 라인 디코더(16)에 의해 어드레스 가능한 워드 라인, 및 비트 라인 디코더(14)에 의해 어드레스 가능한 비트 라인 혹은 컬럼 라인과 연관될 수 있다.
아날로그 디지털 선택 또는 비선택 인터페이스(28)는 아날로그 형태와 디지털 형태 중 어느 하나로 데이터를 저장하거나 판독하는 것을 선택하기 위해 사용자가 입력(화살표에 의해 표시됨)을 제공할 수 있게 해준다. 인터페이스(28)는 디지털 기록 인터페이스(18), 디지털 판독 감지 증폭기(20), 아날로그 기록 인터페이스(22), 아날로그 판독 감지 증폭기(24)와 연결된다. 기록 인터페이스들(18, 22)은 비트 라인 디코더(14)에 제공되어 어레이(12) 내의 선택된 셀들을 프로그램하기 위해 이용될 수 있다. 디지털 기록 인터페이스(18)의 경우에, 정보는 두 개 또는 그 이상의 선택 가능한 디지털 상태들 중의 하나일 수 있다. 그러나, 아날로그 기록 인터페이스(22)의 경우에는, 다수의 기록 상태들 중의 하나가 하나의 셀 내에 기록될 수 있다. 셀은 소정의 저항값으로 선택적으로 설정될 수 있어서, 이에 의해 매우 구체적인 정보를 확정한다. 어떤 실시예들에서는, 적어도 세개의 다른 저항 레벨들 중 하나가 셀 내에 저장될 수 있다.
도 2를 참조하면, 어레이(12) 내의 셀(50)은 기판(36) 위에 형성될 수 있다. 기판(36)은, 일 실시예에서, 선택 디바이스(32)에 연결된 도전성 라인(30)을 포함할 수 있다. 선택 디바이스(32)는, 일 실시예에서, 기판(36)에 형성될 수 있고, 예를 들면 다이오드, 트랜지스터, 또는 상변화 재료를 이용하는 디바이스일 수 있다.
선택 디바이스(32)는 포어(46) 내에 형성된 하부 전극(34)에 전기적으로 연결될 수 있다. 포어(46)는 절연층(38) 내의 개구로서 정의될 수 있다. 일 실시예에서 측벽 스페이서들(40)은 포어(46) 내에 형성될 수 있다.
상변화 재료(42)는 포어 내와 절연체(38) 위에 형성될 수 있다. 그런 다음 상부 도전성 라인(44)은 일 실시예에서 상변화 재료(42) 위에 형성될 수 있다.
일 실시예에서, 셀(50)은 약 5000Ω 정도의 저저항으로부터 200,000Ω 이상의 고저항까지의 범위에 걸쳐 소정의 저항으로 설정될 수 있는 상변화 재료(42)를 포함할 수 있다. 이 가변 저항은 일 실시예에서 셀에 대한 리셋 전류의 크기를 변화시킴으로써 설정될 수 있다. 프로그래밍 전류를 강제한 후, 저항은 판독될 수 있으며, 더 나은 정밀도를 달성하기 위해 필요하다면 약간 다른 프로그램 전류를 강제함으로써 재조정될 수 있다. 저장되려고 의도된 전압 또는 전류에 비례하는 저항을 만듦으로써, 아날로그 메모리가 제공된다.
예를 들면, 일 실시예에서, 파형이 주기적으로 샘플링될 수 있고, 파형의 전압 또는 전류가 파형을 따라 주기적인 인터벌에서 측정될 수 있다. 측정된 전류 또는 전압은 가변 저항 메모리 어레이(12) 내의 저항으로서 비례적으로 저장될 수 있다. 그런 다음, 판독 시에, 저항은 메모리 어레이(12) 내에 저장된 저항의 양에 비례한 전압으로 변환될 수 있다.
간단히 설명상 예를 들자면, 오디오 레코딩 신호의 전압 파형은 0.0005초마다 샘플링될 수 있고 그 전압이 저항으로의 변환을 위해 측정될 수 있다. 예를 들어, 허용된 저항 범위가 5K부터 100KΩ까지이고, 측정된 전압 범위가 -1volt부터 1volt이면, 전압들은 저항으로 비례적으로 변환되고 피드백으로 셀들 내에 저항으로서 기록된다. 피드백은 적당한 전류 펄스로 기록한 다음 원하는 저항을 프로그램하기 위해 필요에 따라 더 크거나 작은 펄스로 그러한 기록을 반복하는 것을 수반한다. 대안적으로, 전류 펄스의 슬로프는 저항을 달성하기 위해 변화될 수 있다. 비트는 소정의 원하는 저항값에 적당하게 가까워질 때까지 가변적인 펄스 높이들 및 뒷전 슬로프들(trailing edge slopes)에서 재기록될 수 있다. 그런 다음, 그 다음 샘플링 시간에 그 다음 전압이 기록된다.
큰 저항들일수록 더 많이 드리프트하여(drift), 저항 범위는 낮은 값들(예를 들면, 5KΩ와 10KΩ 사이)로 제한될 수 있으며, 이 경우 비트는 거의 결정질(crystaline)이다. 블럭 내의 모든 비트들이, 예를 들면, 오디오 노래 또는 비디오 프레임을 기록하기 위해 한번에 기록된다면, 큰 저항 범위가 어레이(12) 내의 공지된 미리 선택된 위치들에 기록될 수 있다. 어떤 실시예들에서는, 저항값은 실제 메모리 어레이(12)의 외부에 기록될 수 있다. 그런 다음, 어레이(12) 또는 어레이(12)의 외부를 판독할 때, 저저항 또는 고저항을 먼저 판독한 다음 그에 따라 저항들을 어레이(12)의 나머지 부분에 할당함으로써, 저항들이 저저항 또는 고저항값들로 할당될 수 있다.
다른 실시예에서, 저항들의 범위는 -1V 내지 0V에 대해 5KΩ와 10KΩ 사이로 입력 전압에 대해 선형적으로 비례하게 이용될 수 있다. 0V로부터 1V까지, 저장된 저항은 10KΩ부터 100KΩ까지로 선형적으로 비례할 수 있다. 이러한 방법 및 당업자에게 자명한 유사한 방법으로, 고저항값들에서 온도 변화에 대한 추가의 보상이 이루어질 수 있다.
일 실시예에서, 상변화 재료(18)는 불휘발성 메모리 데이터 스토리지에 적합한 상변화 재료일 수 있다. 상변화 재료는 예를 들면, 열, 광, 전위, 또는 전류와 같은 에너지의 인가를 통해 변화될 수 있는 전기적 특성(예를 들면, 저항)을 갖는 재료일 수 있다.
상변화 재료들의 예들로는 칼코겐화물(chalcogenide) 재료 또는 오보닉(ovonic) 재료를 포함할 수 있다. 오보닉 재료는 전자적 또는 구조적 변화를 겪고, 전위, 전류, 광, 열 등의 인가를 받으면 반도체로서 작용하는 물질일 수 있다. 칼코겐화물 재료는 주기율표의 Ⅵ족으로부터의 적어도 하나의 원소를 포함하는 재료일 수 있으며, 또는 예를 들면 텔루륨, 황, 또는 셀레늄 중의 어느 것인 칼코겐화물 원소들 중의 하나 이상을 포함하는 재료일 수 있다. 오보닉 및 칼코겐화물 재료들은 정보를 저장하기 위해 이용될 수 있는 불휘발성 메모리 재료일 수 있다.
일 실시예에서, 메모리 재료는 텔루륨-게르마늄-안티모니(TexGeySbz) 재료 또는 GeSbTe 합금의 부류로 형성된 칼코겐 원소 합성물일 수 있지만, 본 발명의 범위는 이 재료들로만 한정되는 것은 아니다.
일 실시예에서, 메모리 재료(42)가 불휘발성, 상변화 재료라면, 메모리 재료(42)에 전기 신호를 인가함으로써 적어도 두개의 메모리 상태들 중 하나로 프로그램될 수 있다. 전기 신호는 메모리 재료(42)의 상(phase)을 실질적으로 결정질(crystalline) 상태와 실질적으로 비정질(amorphous) 상태 사이에서 변경할 수 있는데, 여기서 실질적으로 비정질 상태의 메모리 재료(42)의 전기 저항은 실질적으로 결정질 상태의 메모리 재료(42)의 저항보다 더 크다. 따라서, 본 실시예에서, 메모리 재료(42)는 정보의 디지털 또는 아날로그 스토리지를 제공하기 위한 저항값들의 범위 내의 다수의 저항값들 중 특정한 저항값으로 변경되도록 순응될 수 있다(adapted).
메모리 재료의 상태 또는 상을 변경하기 위해 메모리 재료를 프로그래밍하는 것은 라인들(30, 42)에 전위들(voltage potentials)을 인가함으로써 달성될 수 있다. 전류는 인가된 전위들에 응답하여 메모리 재료(42)의 일부를 통해 흐를 수 있고, 메모리 재료(42)의 가열을 초래할 수 있다.
이 가열 및 후속의 냉각은 메모리 재료(42)의 메모리 상태 또는 상을 변경할 수 있다. 메모리 재료(42)의 상 또는 상태의 변경은 메모리 재료(42)의 전기적 특성을 변경할 수 있다. 예를 들어, 메모리 재료(42)의 저항은 메모리 재료(42)의 상을 변화시킴으로써 변경될 수 있다. 메모리 재료(42)는 또한 프로그램 가능한 저항성 재료 또는 간단히 프로그램 가능한 저항 재료로 일컬어질 수도 있다.
일 실시예에서, 라인(44)에 약 3volts를 인가하고 라인(30)에 제로 volts를 인가함으로써 메모리 재료의 일부를 가로질러 약 3volts의 전위차가 인가될 수 있다. 인가된 전위들에 응답하여 메모리 재료(42)를 통해 흐르는 전류는 메모리 재료의 가열을 야기할 수 있다. 이 가열과 후속되는 냉각은 재료의 메모리 상태 또는 상을 변경할 수 있다.
"리셋(reset)" 상태에서 메모리 재료는 비정질 또는 반-비정질(semi-amorphous) 상태일 수 있고, "셋(set)" 상태에서 메모리 재료는 결정질 또는 반-결정질(semi-crystalline) 상태일 수 있다. 비정질 또는 반-비정질 상태의 메모리 재료의 저항은 결정질 또는 반-결정질 상태의 물질의 저항보다 클 수 있다. 리셋과 셋의 비정질과 결정질과의 연관은 각각 관례이다. 다른 관례들이 채용될 수도 있다.
전류에 기인하여, 메모리 재료를 비정질화하고(amorphisize) 메모리 재료를 "리셋"하기 위해 메모리 재료(42)는 비교적 고온으로 가열될 수 있다. 메모리 재료의 부피를 비교적 낮은 결정질 온도로 가열하는 것은 메모리 재료를 결정화하고 메모리 재료를 "셋"할 수 있다. 전류의 양과, 메모리 재료의 부피를 통하는 기간을 변화시킴으로써 정보를 저장하기 위한 메모리 재료의 다양한 저항들이 달성될 수 있다.
메모리 재료(42)에 저장된 정보는 메모리 재료의 저항을 측정함으로써 판독될 수 있다. 예를 들면, 대향 라인들(30, 44)을 이용하여 메모리 재료에 판독 전류가 제공될 수 있고, 메모리 재료를 가로지른 결과적인 판독 전압이 예를 들면 감지 증폭기(도시되지 않음)를 이용하여 기준 전압과 비교될 수 있다. 판독 전압은 메모리 스토리지 엘리먼트에 의해 나타내어지는 저항에 비례할 것이다.
도 3을 참조하여, 본 발명의 실시예에 따른 시스템(500)의 일부분이 설명된다. 시스템(500)은 예를 들면 PDA(Personal Digital Assistant), 무선 기능이 있는 랩탑 또는 휴대용 컴퓨터, 웹 테블릿(web tablet), 무선 전화, 페이저, 인스턴트 메시징 디바이스, 디지털 음악 재생기, 디지털 카메라, 또는 정보를 무선으로 전송 및/또는 수신하도록 순응될 수 있는 다른 디바이스와 같은 무선 디바이스들에 이용될 수 있다. 시스템(500)은 다음의 시스템들, 즉 무선 로컬 에리어 네트워크(WLAN) 시스템, 무선 퍼스널 에리어 네트워크(WPAN), 또는 셀룰러 네트워크 중 임의의 것에 이용될 수 있으나, 본 발명의 범위는 이와 관련하여 제한되지는 않는다.
시스템(500)은 버스(550)를 통해 서로 연결된 콘트롤러(510), 입력/출력(I/O) 디바이스(520)(예를 들면, 키패드, 디스플레이), 메모리(530), 및 무선 인터페이스(540)를 포함할 수 있다. 본 발명의 범위는 이 컴포넌트들 중의 어느 것 또는 그 모두를 갖는 실시예들로 제한되지 않음을 유의한다.
콘트롤러(510)는 예를 들면 하나 이상의 마이크로프로세서, 디지털 신호 처리기, 마이크로콘트롤러 등을 포함할 수 있다. 메모리(530)는 시스템(500)에 또는 시스템(500)에 의해 전송되는 메시지를 저장하기 위해 이용될 수 있다. 메모리(530)는 또한 시스템(500)의 동작 동안 콘트롤러(510)에 의해 실행되는 명령들을 저장하기 위해 이용될 수 있고, 유저 데이터를 저장하기 위해 이용될 수 있다. 명령들은 디지털 정보로서 저장되어 있을 수 있고, 유저 데이터는, 본 명세서에 개시된 바와 같이, 메모리의 일 섹션에 디지털 데이터로서 메모리의 다른 섹션에 아날로그 데이터로서 저장될 수 있다. 다른 예에서는, 주어진 섹션은 일 시각에 디지털 정보를 저장하고 그렇게 레이블될 수 있으며, 나중에 아날로그 정보를 저장하도록 다시 레이블되고 다시 컨피그될 수 있다(configured). 메모리(530)는 하나 이상의 다른 타입들의 메모리에 의해 제공될 수 있다. 예를 들어, 메모리(530)는 휘발성 메모리(임의의 타입의 랜덤 액세스 메모리), 플래시 메모리와 같은 불휘발성 메모리, 및/또는 예를 들면 도 1에 도시된 메모리(10)와 같은 메모리 소자를 포함하는 상변화 메모리를 포함할 수 있다.
I/O 디바이스(520)는 메시지를 생성하기 위해 이용될 수 있다. 시스템(500)은 무선 주파수(RF) 신호로 무선 통신 네트워크에 메시지를 전송하고 무선 통신 네트워크로부터의 메시지를 수신하기 위해 무선 인터페이스(540)를 이용할 수 있다. 무선 인터페이스(540)의 예는 다이폴 안테나와 같은 안테나 또는 무선 송수신기를 포함할 수 있으나, 본 발명의 범위는 이와 관련하여 제한되지 않는다. 또한, I/O 디바이스(520)는 디지털 출력(디지털 정보가 저장되었다면) 또는 아날로그 정보(아날로그 정보가 저장되었다면)로 저장된 것을 반영하는 전압을 전달할 수 있다.
무선 응용에 대한 예가 상기에서 설명되었으나, 본 발명의 실시예들은 비-무선 응용들에서도 이용될 수 있다.
본 발명은 한정된 개수의 실시예들과 관련하여 설명되었으나, 당업자들은 그로부터의 다양한 변경들과 다양한 변형들이 파생될 수 있음을 알 수 있을 것이다. 첨부된 청구 범위는 본 발명의 진정한 사상 및 범위에 들어오는 그러한 변경들 및 변형들 모두를 커버하도록 의도된다.

Claims (25)

  1. 상변화 재료를 이용하여 아날로그 메모리를 형성하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 메모리에 디지털 또는 아날로그 데이터가 선택적으로 저장될 수 있도록 하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    복수의 셀들을 위해 프로그램 가능한 가변 저항을 갖는 상변화 재료를 형성하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 셀들이 행렬을 따라 어드레스 가능하게 배치되도록 하는 단계를 포함하는 방법.
  5. 제1항에 있어서,
    포어(pore) 내에 상변화 재료를 형성하는 단계를 포함하는 방법.
  6. 제5항에 있어서,
    상기 상변화 재료를 통하는 전류의 제어를 가능하게 하는 선택 디바이스를 형성하는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    상기 메모리가 적어도 세개의 다른 저항값들 중 하나를 싱글 셀 내에 저장할 수 있도록 하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 셀에 대한 프로그래밍 전류의 크기를 변화시킴으로써 상기 셀의 저항이 설정될 수 있도록 하는 단계를 포함하는 방법.
  9. 제8항에 있어서,
    상기 셀의 저항이 판독되고 다른 프로그래밍 전류를 이용하여 재조정될 수 있도록 하는 단계를 포함하는 방법.
  10. 제9항에 있어서,
    저장될 전압 또는 전류 특성에 비례하도록 상기 셀에 저항이 설정되도록 하는 단계를 포함하는 방법.
  11. 상변화 재료, 및
    상기 상변화 재료를 이용하여 아날로그 데이터를 기록하기 위한 회로
    를 포함하는 메모리.
  12. 제11항에 있어서,
    상기 메모리에 디지털 또는 아날로그 데이터가 선택적으로 저장될 수 있도록 하는 회로를 포함하는 메모리.
  13. 제11항에 있어서,
    상기 상변화 재료는 프로그램 가능한 가변 저항을 갖는 메모리.
  14. 제13항에 있어서,
    상기 메모리는 디지털 및 아날로그 데이터를 저장하는 메모리.
  15. 제14항에 있어서,
    상기 메모리는 디지털 또는 아날로그 데이터를 선택적으로 저장하는 메모리.
  16. 제15항에 있어서,
    유저가 아날로그 또는 디지털 데이터 스토리지를 선택할 수 있도록 해주는 회로를 포함하는 메모리.
  17. 제16항에 있어서,
    아날로그 판독 감지 증폭기, 디지털 판독 감지 증폭기, 아날로그 기록 회로, 및 디지털 기록 회로를 포함하는 메모리.
  18. 제11항에 있어서,
    기판,
    상기 기판 위에 형성된 절연체,
    상기 절연체 내에 한정된 포어, 및
    상기 포어 내의 상변화 재료
    를 포함하는 메모리.
  19. 제11항에 있어서,
    상변화 재료를 포함하는 복수의 셀들을 포함하고,
    상기 셀들을 선택적으로 액세스할 수 있게 해주는 복수의 도전성 라인들을 포함하는 메모리.
  20. 제19항에 있어서,
    상기 상변화 재료는 칼코겐화물(chalcogenide)을 포함하는 메모리.
  21. 프로세서,
    상기 프로세서에 연결된 무선 인터페이스, 및
    상기 프로세서에 연결된 반도체 메모리
    를 포함하고,
    상기 메모리는 상변화 재료, 및 상기 상변화 재료를 이용한 스토리지에 대해 아날로그 데이터를 기록하기 위한 회로를 포함하는 시스템.
  22. 제21항에 있어서,
    상기 메모리에 디지털 또는 아날로그 데이터가 선택적으로 저장될 수 있도록 해주는 회로를 포함하는 시스템.
  23. 제21항에 있어서,
    상기 메모리는 디지털 및 아날로그 데이터를 저장하는 시스템.
  24. 제23항에 있어서,
    상기 메모리는 디지털 또는 아날로그 데이터를 선택적으로 저장하는 시스템.
  25. 제24항에 있어서,
    유저가 아날로그 또는 디지털 데이터 스토리지를 선택할 수 있도록 해주는 회로를 포함하는 시스템.
KR1020067002395A 2003-08-04 2004-07-12 아날로그 상변화 메모리 KR20060030523A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/634,153 2003-08-04
US10/634,153 US7471552B2 (en) 2003-08-04 2003-08-04 Analog phase change memory

Publications (1)

Publication Number Publication Date
KR20060030523A true KR20060030523A (ko) 2006-04-10

Family

ID=34115986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067002395A KR20060030523A (ko) 2003-08-04 2004-07-12 아날로그 상변화 메모리

Country Status (5)

Country Link
US (1) US7471552B2 (ko)
JP (1) JP2007501521A (ko)
KR (1) KR20060030523A (ko)
TW (1) TWI327730B (ko)
WO (1) WO2005017905A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807677B1 (ko) * 2006-03-02 2008-02-28 키몬다 아게 자기-정렬된 처리를 이용하여 제조된 상 변화 메모리
KR101120248B1 (ko) * 2007-06-05 2012-03-19 마이크론 테크놀로지, 인크. 데이터 값들의 아날로그 통신을 이용하는 고체 상태 메모리

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1626411A1 (en) * 2004-08-13 2006-02-15 STMicroelectronics S.r.l. Shared address lines for crosspoint memory
US7768815B2 (en) * 2005-08-23 2010-08-03 International Business Machines Corporation Optoelectronic memory devices
KR101202537B1 (ko) * 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US7638357B2 (en) * 2006-08-25 2009-12-29 Micron Technology, Inc. Programmable resistance memory devices and systems using the same and methods of forming the same
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) * 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100896180B1 (ko) 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US7986550B2 (en) * 2007-11-30 2011-07-26 Bae Systems Information And Electronics Systems Integration Inc. Analog access circuit for validating chalcogenide memory cells
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782340A (en) * 1986-08-22 1988-11-01 Energy Conversion Devices, Inc. Electronic arrays having thin film line drivers
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
KR100254246B1 (ko) * 1991-08-19 2000-05-01 마빈 에스. 시스킨드 전기적으로 소거가능하고 직접 중복기록가능한 다중비트 단일 셀 메모리요소 및 그로부터 제조되는 어레이
JPH06195772A (ja) * 1992-12-21 1994-07-15 Canon Inc 画像信号処理機構およびその適用機器
GB9401227D0 (en) 1994-01-22 1994-03-16 Deas Alexander R Non-volatile digital memory device with multi-level storage cells
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5745409A (en) 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
FR2744310A1 (fr) 1996-01-31 1997-08-01 Canon Kk Procede, moyen et systeme de communication sur un support de transmission partage
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JPH10275369A (ja) * 1997-01-31 1998-10-13 Canon Inc 情報記録媒体の製造方法および該方法による情報記録媒体
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6044004A (en) 1998-12-22 2000-03-28 Stmicroelectronics, Inc. Memory integrated circuit for storing digital and analog data and method
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6764894B2 (en) * 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6985377B2 (en) * 2002-10-15 2006-01-10 Nanochip, Inc. Phase change media for high density data storage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807677B1 (ko) * 2006-03-02 2008-02-28 키몬다 아게 자기-정렬된 처리를 이용하여 제조된 상 변화 메모리
KR101120248B1 (ko) * 2007-06-05 2012-03-19 마이크론 테크놀로지, 인크. 데이터 값들의 아날로그 통신을 이용하는 고체 상태 메모리

Also Published As

Publication number Publication date
US7471552B2 (en) 2008-12-30
JP2007501521A (ja) 2007-01-25
TWI327730B (en) 2010-07-21
TW200518106A (en) 2005-06-01
US20050030788A1 (en) 2005-02-10
WO2005017905A1 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
US7471552B2 (en) Analog phase change memory
KR101410131B1 (ko) 상 변화 메모리에 대한 액세스 정보를 결정하는 방법, 장치, 및 시스템
KR100704329B1 (ko) 프로세서 기반 시스템을 형성하는 방법 및 장치
US6831856B2 (en) Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US8908413B2 (en) Programmable resistance memory
EP1654735B1 (en) Multilayered phase change memory
US7259982B2 (en) Reading phase change memories to reduce read disturbs
US8183565B2 (en) Programmable resistance memory array with dedicated test cell
KR101895393B1 (ko) 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리
JP2006286180A (ja) メモリを読み出すためのビット特定基準レベルの使用
KR20070006608A (ko) 저장 장치 및 반도체 장치
CN104704568A (zh) 电阻可变存储器中的漂移加速
WO2004055827A1 (en) Method and system to store information
US7308067B2 (en) Read bias scheme for phase change memories
US20090027951A1 (en) Reading phase change memories with select devices
US7596016B2 (en) Optically accessible phase change memory
Yang et al. SPICE modeling of phase-change resistance in PCM
CN115035945A (zh) 测试方法、系统和装置、电子设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070730

Effective date: 20080422