KR100755409B1 - 저항 메모리 소자의 프로그래밍 방법 - Google Patents

저항 메모리 소자의 프로그래밍 방법 Download PDF

Info

Publication number
KR100755409B1
KR100755409B1 KR1020060081617A KR20060081617A KR100755409B1 KR 100755409 B1 KR100755409 B1 KR 100755409B1 KR 1020060081617 A KR1020060081617 A KR 1020060081617A KR 20060081617 A KR20060081617 A KR 20060081617A KR 100755409 B1 KR100755409 B1 KR 100755409B1
Authority
KR
South Korea
Prior art keywords
data storage
resistance
storage layer
pulse
programming
Prior art date
Application number
KR1020060081617A
Other languages
English (en)
Inventor
백인규
이장은
오세충
남경태
정준호
임은경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081617A priority Critical patent/KR100755409B1/ko
Priority to US11/895,371 priority patent/US20080062740A1/en
Priority to TW096131921A priority patent/TW200820258A/zh
Priority to CNA2007101481672A priority patent/CN101136247A/zh
Application granted granted Critical
Publication of KR100755409B1 publication Critical patent/KR100755409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 메모리 소자의 프로그래밍 방법으로, 데이터 저장막의 저항을 감소시키기 위한 제n 세트 전류 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상기 데이터 저장막에 세트 상태를 프로그래밍하는 것과, 데이터 저장막의 저항을 증가시키기 위한 제m 리세트 전압 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상기 데이터 저장막에 리세트 상태를 프로그래밍하는 것을 포함한다. 상기 방법에 의하면, 메모리 셀 별로 저항 산포가 거의 발생되지 않으면서 세트 및 리세트 상태로 프로그래밍할 수 있다.

Description

저항 메모리 소자의 프로그래밍 방법{Method of programing in resist memory device}
도 1은 본 발명의 실시예들에 따른 프로그램 방법을 적용하기에 적합한 저항 메모리 소자의 단위 셀을 도시한 단면도이다.
도 2는 본 발명의 실시예 1에 따라 저항 메모리 소자에 세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다.
도 3은 본 발명의 실시예 1에 따라 저항 메모리 소자의 셀에 세트 상태를 프로그래밍하는 방법을 나타내는 전기적 펄스의 타이밍도이다.
도 4는 세트 전류의 임계값이 서로 다른 2개의 셀에 세트 전류를 연속적으로 인가(sweep)하였을 때의 I_V 커브들이다.
도 5는 본 발명의 실시예 1에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다.
도 6은 본 발명의 실시예 1에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 전기적 펄스의 타이밍도이다.
도 7은 리세트 전압의 임계값이 서로 다른 2개의 셀에 리세트 전압을 연속적으로 인가하였을 때의 I_V 커브이다.
도 8은 본 발명의 실시예 2에 따라 저항 메모리 소자에 세트 상태를 프로그 래밍하는 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시예 2에 따라 세트 상태를 프로그래밍할 때 세트 전류에 따른 데이터 저장막 패턴의 저항을 나타낸다.
도 10은 본 발명의 실시예 2에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다.
도 11은 본 발명의 실시예 2에 따라 리세트 상태를 프로그래밍할 때 리세트 전압에 따른 데이터 저장막 패턴의 저항을 나타낸다.
본 발명은 저항 메모리 소자의 구동 방법에 관한 것으로, 특히 데이타 저장 막의 저항 변화에 따라 데이터가 프로그래밍되는 저항 메모리 소자의 프로그래밍 방법에 관한 것이다.
비휘발성 메모리 소자들은 전원이 차단될지라도, 저장된 데이터들이 소멸되지 않는 특징을 갖는다. 이에 따라, 상기 비휘발성 메모리 소자들은 컴퓨터, 이동통신 단말기 및 메모리 카드 등에 널리 채택되고 있다.
상기 비휘발성 메모리 소자들로서 플래쉬 메모리 소자가 널리 사용되고 있다. 상기 플래쉬 메모리소자는 적층 게이트 구조(stacked gate structure)를 갖는 메모리 셀들을 주로 채택하고 있다. 상기 적층 게이트 구조는 채널 영역 상에 차례로 적층된 터널 산화막, 부유 게이트, 게이트층간 절연막(inter-gate dielectric layer) 및 제어 게이트 전극을 포함한다. 상기 플래쉬 메모리 셀의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 상기 터널 산화막의 막질(film quality)이 개선되어야 하고, 셀의 커플링 비율(coupling ratio)이 증가되어야 한다.
한편, 상기 플래쉬 메모리 소자 대신에 새로운 비휘발성 메모리 소자들에 대한 연구가 진행되고 있다. 전기적 펄스에 의해 의하여 가역적으로 저항이 변화하는 물질을 데이타 저장막(data storage layer)으로 이용하는 비휘발성 메모리 소자는 셀 면적의 크기에 메모리 특성이 비례하는 캐패시터 메모리 소자와 달리 집적화에 유리하다.
상기 비휘발성 메모리 소자들 중의 하나는 인가된 전기 펄스 (electric pulse)에 의하여 비정질 상태 및 결정질 상태 사이에서 가역적으로 변화하는 상변화 물질막(phase change material layer)을 사용하는 상변화 기억소자 (phase change memory device)를 들 수 있다.
이 밖에, 최근 가변 저항 물질막(variable resistive material layer)을 데이타 저장막으로 이용하는 저항 램 (Resistance RAM; RRAM)을 들 수 있다. 상기 가변 저항 물질막은 인가된 전기 펄스의 극성 및/또는 크기에 따라서 가역적인 저항 변화를 나타내는 막으로써, 통상적으로 페로브스카이트 (perovskite) 구조를 갖는 거대 자기저항 물질막 (Colossal Magnetro- Resistive material layer;CMR material layer), 예를 들어, PrCaMnO3(PCMO)막이 사용된다. 그러나, 상기 PCMO막은 웨이퍼 전체에 균일한 결정구조를 갖도록 형성되기가 힘들며 통상의 반도체 제조공정에 사용되는 포토 및 식각 공정에 의하여 패터닝되기 힘들어 실제 제품에 적 용되기 어려울 수 있다.
또한, 이원계 금속 산화막(Binary metal oxide layer)을 데이타 저장막으로 사용하는 저항 메모리 소자가 제안되고 있다. 상기 이원계 금속 산화막은 전기적인 펄스에 의해 전도성 필라멘트가 생성 또는 소멸되면서 저항이 변화한다.
상기 이원계 금속 산화물을 데이터 저장막으로 사용하는 저항 메모리 소자의 프로그래밍 방법을 간단하게 설명하면 다음과 같다.
우선, 상기 저항 메모리 소자에 세트 상태를 프로그래밍하기 위해서는 데이터 저장막에 전도성 필라멘트가 생성되도록 제1 임계값 이상의 전기적인 펄스를 인가하여야 한다. 이 경우, 상기 생성된 전도성 필라멘트에 의해 상기 데이터 저장막의 저항이 기준 저항 이하로 낮아지게 되게 된다.
또한, 상기 저항 메모리 소자에 리세트 상태를 프로그래밍하기 위해서는 상기 데이터 저장막에 전도성 필라멘트가 소멸되도록 제2 임계값 이상의 전기적인 펄스를 인가하여야 한다. 이 경우, 상기 전도성 필라멘트가 소멸됨에 따라 상기 데이터 저장막의 저항이 기준 저항 이상으로 높아지게 된다.
그런데, 통상적으로 상기 저항 메모리 소자에 전도성 필라멘트를 생성시켜 세트 상태를 프로그래밍하기 위해서는 각 메모리 셀에 일정한 전류 펄스를 가하는 싱글 펄스 프로그래밍 방법을 사용한다. 그런데, 각 메모리 셀에서 세트 스위칭 특성이 동일하지 않기 때문에, 상기와 같이 일정 전류 펄스를 가하는 경우 일부 메모리 셀에서는 충분하게 전도성 필라멘트가 생성되지만 나머지 메모리 셀에서는 충분하게 전도성 필라멘트가 생성되지 않을 수 있다. 상기와 같이 전도성 필라멘트가 생성되지 않은 메모리 셀에서는 세트 저항값이 매우 높아지게 된다.
따라서, 모든 메모리 셀에서 세트 스위칭이 일어나서 세트 저항값이 충분히 낮아지도록 하기 위해서는 충분히 높은
전류 펄스를 인가하여야 한다. 그러나, 상기 세트 상태를 형성하기 위하여 높은 전류 펄스를 인가하는 경우, 리셋 상태의 저항값이 지나치게 낮아지는 경우가 빈번히 발생된다. 또한, 각 메모리 셀에서 리세트 상태의 전류가 증가하게 되어 파워가 소모되는 등의 문제가 발생된다.
이와 같이, 세트 및 리세트 상태에서 각 셀 별로 저항의 산포가 발생되지 않으면서 안정적으로 저항 메모리 장치를 프로그래밍하는 것은 용이하지 않다.
따라서, 본 발명의 목적은 메모리 셀 별로 저항 산포가 거의 발생되지 않으면서 세트 및 리세트 상태로 프로그래밍할 수 있는 저항 메모리 장치의 프로그래밍 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 프로그래밍 방법으로, 데이터 저장막의 저항을 감소시키기 위한 제n 세트 전류 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상기 데이터 저장막에 세트 상태를 프로그래밍하는 것과, 데이터 저장막의 저항을 증가시키기 위한 제m 리세트 전압 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상 기 데이터 저장막에 리세트 상태를 프로그래밍하는 것을 포함한다.
상기 세트 상태를 프로그래밍하는 단계에서 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 제n 세트 전류 펄스의 인가를 중단하는 것이 바람직하다.
반대로, 상기 세트 상태를 프로그래밍하는 단계에서 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 제n 세트 전류 펄스보다 높은 전류를 갖는 제n+1 세트 전류 펄스를 상기 데이터 저장막으로 인가하는 단계와, 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 인가하는 단계 및 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮게될 때까지 상기 세트 전류 펄스 및 읽기용 전기 펄스를 반복하여 인가하는 단계를 더 포함할 수 있다.
또한, 상기 리세트 상태를 프로그래밍하는 단계에서 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 제m 리세트 전압 펄스의 인가를 중단하는 것이 바람직하다.
반대로, 상기 리세트 상태를 프로그래밍하는 단계에서 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 제m 리세트 전압 펄스보다 높은 전압을 갖는 제m+1 리세트 전압 펄스를 상기 데이터 저장막으로 인가하는 단계와, 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 인가하는 단계 및 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높게될 때까지 상기 리세트 전압 펄스 및 읽기용 전기 펄스를 반복하여 인가 하는 단계를 더 포함할 수 있다.
상기 제n 세트 전류 펄스의 펄스폭은 상기 제m 리세트 전압의 펄스폭에 비해 짧은 것이 바람직하다.
상기 제n 세트 전류 펄스는 단일 펄스 또는 복수의 펄스일 수 있다.
상기 읽기용 전기 펄스는 전압 또는 전류 펄스일 수 있다.
상기 데이터 저장막은 이성분계 금속 산화물을 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 프로그래밍 방법으로, 데이터 저장막의 저항이 설정된 기준 저항보다 낮아질 때까지 상기 데이터 저장막에 세트 전류를 점진적으로 상승시키면서 인가하여 상기 데이터 저장막에 세트 상태를 프로그래밍하는 것과, 데이터 저장막의 저항이 설정된 기준 저항보다 높아질 때까지 상기 데이터 저장막에 리세트 전압을 점진적으로 상승시키면서 인가하여 상기 데이터 저장막에 리세트 상태를 프로그래밍하는 단계를 포함한다.
상기 세트 상태를 프로그래밍하는 것은 구체적으로, 상기 데이터 저장막에 세트 전류를 점진적으로 상승시키면서 인가하고, 동시에 각 세트 전류에 따른 상기 데이터 저장막의 저항을 출력하는 단계와, 상기 출력되는 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면 상기 세트 전류의 인가를 중단하는 단계를 포함한다.
또한, 상기 리세트 상태를 프로그래밍하는 것은 구체적으로, 상기 데이터 저장막에 리세트 전압을 점진적으로 상승시키면서 인가하고, 동시에 각 리세트 전압에 따른 상기 데이터 저장막의 저항을 출력하는 단계와, 상기 출력되는 데이터 저장막의 저항이 설정된 기준 저항보다 높으면 상기 리세트 전압의 인가를 중단하는 단계를 포함한다.
상기 세트 상태를 프로그래밍할 때 상기 데이터 저장막의 저항은 상기 세트 전류에 따른 상기 데이터 저장 물질 양단의 전압을 측정함으로써 출력될 수 있다.
상기 리세트 상태를 프로그래밍할 때 상기 데이터 저장막의 저항은 상기 리세트 전압에 따른 상기 데이터 저장 물질을 통해 흐르는 전류를 측정함으로써 출력될 수 있다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 프로그래밍 방법으로, 먼저 세트 상태를 프로그래밍하기 위하여 먼저 상기 데이터 저장막으로 제n 세트 전류 펄스를 인가한다. 상기 데이터 저장막으로부터 측정된 저항이 설정된 기준 저항보다 낮은지 여부를 판단한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 데이터 저장막으로 제n 세트 전류 펄스보다 높은 제n+1 세트 전류 펄스를 인가한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮게될 때까지 세트 전류 펄스 인가 및 저항 판단 단계를 반복 수행한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 데이터 저장막으로 상기 전류 펄스 인가를 중단한다. 상기 설명한 과정을 수행함으로써 상기 데이터 저장막에 세트 상태를 프로그래밍한다.
또한, 리세트 상태를 프로그래밍하기 위하여, 상기 데이터 저장막으로 제m 리세트 전압 펄스를 인가한다. 상기 데이터 저장막으로부터 측정된 저항이 설정된 기준 저항보다 높은지 여부를 판단한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 데이터 저장막으로 제m 리세트 전압 펄스보다 높은 제m+1 리세트 전압 펄스를 인가한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높게될 때까지 상기 리세트 전압 펄스 인가 및 저항 판단 단계를 반복 수행한다. 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 데이터 저장막으로 리세트 전압 펄스 인가를 중단한다. 상기 설명한 과정을 수행함으로써 상기 데이터 저장막에 리세트 상태를 프로그래밍한다.
상기 방법에 의해 프로그래밍하면, 각 셀별로 최소한의 전류 펄스를 인가함으로써 세트 상태를 프로그래밍할 수 있다. 또한, 리세트 상태를 프로그래밍할 때 낮은 전압 펄스를 인가하여 상기 전도성 필라멘트를 보다 용이하게 소멸시킬 수 있다. 따라서, 과도한 전압에 의한 프로그래밍 오류 및 항복(break down) 등을 방지할 수 있으며 파워 소모도 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 프로그램 방법을 적용하기에 적합한 저항 메모리 소자의 단위 셀을 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에 도전성 물질로 이루어지는 제1 전극(12)이 구비된다. 상기 기판(10)은 주로 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판을 사용할 수 있다. 그러나, 상기 기판(10)은 반도체 기판이 아닌 유리와 같은 무기물 또는 안정한 유기물로 이루어지는 기판(통상적으로 플랙시블 기판(Flexible substrate)이라고 함)을 사용할 수 있다. 상기 제1 전극(12)은 상기 저항 메모리 장치의 하부 전극으로 제공된다.
상기 제1 전극(12)은 금속, 금속 질화물, 금속 산화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제1 전극(12)은 금속 또는 금속 질화물로 형성한다.
상기 제1 전극(12)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3) 등을 들 수 있다. 상기 제1 전극(12)으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상이 적층된 형태를 가질 수도 있다.
도시되지는 않았지만, 상기 제1 전극(12)은 상기 기판 상에 형성되어 있는 콘택 플러그와 접속된 형태를 가질 수도 있다. 또한, 상기 제1 전극(12)은 기판 상에 형성되어 있는 선택 트랜지스터의 불순물 영역과 전기적으로 접속된 형태를 가질 수도 있다.
상기 제1 전극(12) 상에 적층되는 데이터 저장막 패턴(14)이 구비된다. 상기 데이터 저장막 패턴(14)은 전기적인 펄스에 따라 저항이 변화되는 물질이면 가능하다. 구체적으로, 상기 데이터 저장막 패턴(14)은 2원계 금속 산화물로 이루어지는 것이 바람직하다. 상기 데이터 저장막 패턴(14)으로 사용될 수 있는 금속 산화물의 예로는 니켈 산화물, 니오븀 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산 화물, 코발트 산화물, 철 산화물, 구리 산화물, 아연 산화물, 크롬 산화물 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용될 수 있다.
상기 데이터 저장막 패턴(14) 상에 상부 전극으로 제공되는 제2 전극(16)이 구비된다.
상기 제2 전극(16)은 금속, 금속 질화물, 금속 산화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제2 전극(16)은 금속 또는 금속 질화물로 형성한다.
상기 제2 전극(16)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W) 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3) 등을 들 수 있다. 상기 제2 전극(16)으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상을 혼합하여 사용할 수도 있다.
상기 저항 메모리 소자는 각 셀에 포함되어 있는 상기 데이터 저장막 패턴(14)의 저항을 변화시킴으로서 데이터를 프로그래밍하고, 상기 데이터 저장막 패턴(14)의 저항에 따라 제1 전극(12)으로부터 상기 제2 전극(16)으로 흐르는 전류 또는 전압이 변화되는 것을 검출하여 셀에 저장된 데이터를 읽어낸다.
상기 설명한 저항 메모리 장치의 단위 셀은 교차점 어레이(cross point array)를 갖도록 배치될 수 있다.
상기 저항 메모리 소자의 단위 셀은 본 발명에 따른 프로그래밍 방법을 적용하기에 적합한 것으로써 예시된 것으로, 상기와 같은 형태의 셀을 갖는 저항 메모리 장치에 한정하여 본 발명에 따른 프로그래밍 방법을 적용할 수 있는 것은 아님을 알려둔다.
이하, 본 발명의 일실시예에 의한 저항 메모리 소자의 프로그램 방법을 설명하기로 한다.
실시예 1
도 2는 본 발명의 실시예 1에 따라 저항 메모리 소자에 세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다. 도 3은 본 발명의 실시예 1에 따라 저항 메모리 소자의 셀에 세트 상태를 프로그래밍하는 방법을 나타내는 전기적 펄스의 타이밍도이다.
도 2 및 도 3을 참조로 하여 도 1에 도시된 저항 메모리소자의 단위 셀에 세트 상태를 프로그래밍하는 방법에 대해 먼저 설명한다.
제1 또는 제2 전극(12, 16)을 통해, 데이터 저장막 패턴(14)으로 제1 세트 전류 펄스(SET1)를 인가한다.(S10) 즉, 상기 제1 전극(12)으로부터 데이터 저장막 패턴(14)을 통해 제2 전극(16)으로 제1 전류가 일정 시간(period)동안 흐르도록, 상기 데이터 저장막 패턴(14)으로 제1 세트 전류 펄스(SET1)를 인가한다. 상기 제1 세트 전류 펄스(SET1)는 상기 데이터 저장막 패턴(14)에 전도성 필라멘트를 생성시 키기 위한 것이다.
보다 구체적으로, 상기 제1 세트 전류 펄스(SET1)는 단일 펄스로써 약 1㎱ 내지 약 100㎱의 기간동안 인가될 수 있다. 이와는 달리, 도시하지는 않았지만, 상기 제1 세트 전류 펄스(SET1)는 복수의 펄스로써 약 1㎱ 내지 약 100㎱의 기간동안 인가될 수 있다.
상기 제1 세트 전류 펄스(SET1)를 인가한 다음, 상기 데이터 저장막 패턴(14)으로 읽기용 전기 펄스(R1)를 인가함으로써 상기 데이터 저장막 패턴(14)의 저항을 측정한다.(S12)
상기 읽기용 전기 펄스(R1)는 전류 펄스 또는 전압 펄스를 포함한다. 구체적으로, 상기 읽기용 전기 펄스(R1)는 상기 제1 세트 전류 펄스(SET1)보다 낮은 전류 펄스 또는 리세트 동작이 수행되지 않을 정도의 낮은 전압 펄스가 될 수 있다.
만일, 상기 데이터 저장막 패턴(14)으로 읽기용 전류 펄스를 인가한 경우, 상기 읽기용 전류 펄스를 인가할 때 상기 데이터 저장막 패턴 양단의 전압을 측정함으로써 상기 데이터 저장막 패턴(14)의 저항을 알 수 있다. 이와는 달리, 상기 데이터 저장막 패턴(14)으로 읽기용 전압 펄스를 인가한 경우, 상기 읽기용 전압 펄스를 인가할 때 상기 데이터 저장막 패턴을 통해 흐르는 전류을 측정함으로써 상기 데이터 저장막 패턴(14)의 저항을 알 수 있다.
상기 측정된 데이터 저장막 패턴(14)의 저항이 설정된 세트 상태의 기준 저항보다 낮은지 여부를 판단한다.(S14) 만일, 상기 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 높으면 충분한 세트 스위칭이 이루어지지 않았음을 나타 내는 것이다. 이와는 달리, 상기 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮으면 충분한 세트 스위칭이 이루어져 정상적인 세트 상태로 프로그래밍되었음을 나타내는 것이다.
그러므로, 상기 데이터 저장막 패턴(14)의 저항이 설정된 세트 상태 기준 저항보다 높으면, 상기 데이터 저장막 패턴(14)에 상기 제1 세트 전류 펄스(SET1)보다 높은 전류를 갖는 제2 세트 전류 펄스(SET2)를 재인가한다. (S16)
이 후, 상기 데이터 저장막 패턴(14)으로 읽기용 전기 펄스를 인가함으로써 상기 데이터 저장막 패턴(14)의 저항을 측정한다.(S12)
상기 측정된 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮게될 때까지 상기 세트 전류 펄스의 전류값을 점진적으로 상승시켜 가면서 전류 펄스 및 읽기용 전기 펄스를 계속 반복하여 인가한다.
상기 측정된 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮으면 충분한 세트 스위칭이 일어난 것이므로, 상기 데이터 저장막 패턴(14)으로 상기 전류 펄스의 인가를 중단한다.(S18) 이로써, 상기 셀에 세트 상태가 프로그래밍된다.
도 4는 세트 전류의 임계값이 서로 다른 2개의 셀에 세트 전류를 연속적으로 인가하였을 때의 I_V 커브들이다.
도 4에 도시된 것과 같이 세트 전류의 임계값이 서로 다른 2개의 셀(50, 52)에 대해 상기 설명한 것과 같이 세트 상태가 되도록 프로그래밍한다면, 제1 셀(50)에서는 상기 제2 세트 전류 펄스(SET2)를 인가할 때 세트 상태로 프로그래밍되고, 제2 셀(52)에서는 상기 제3 세트 전류 펄스(SET3)를 인가할 때 세트 상태로 프로그 래밍된다.
설명한 것과 같이, 저항 메모리 장치의 각 셀에서 세트 스위칭이 충분히 일어났는지 여부를 확인하면서 점진적으로 세트 전류 펄스의 전류값을 상승시킴으로써, 저항 메모리 장치에 포함되는 각 셀에 세트 전류의 임계값의 산포가 크더라도 각 셀 별로 균일한 세트 저항을 갖도록 프로그래밍할 수 있다
또한, 세트 상태가 되기 위하여 요구되는 최소한의 전류 펄스가 각 셀에 인가되어 세트 상태로 프로그래밍된다. 따라서, 상기 세트 상태를 프로그래밍하기 위하여 생성되는 전도성 필라멘트의 크기를 최소화되고, 이로 인해 이 후의 리세트 상태로 프로그래밍할 때 상기 전도성 필라멘트를 보다 용이하게 소멸시킬 수 있다.
도 5는 본 발명의 실시예 1에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다. 도 6은 본 발명의 실시예 1에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 전기적 펄스의 타이밍도이다.
도 5 및 6을 참조로 하여 도 1에 도시된 저항 메모리소자의 단위 셀에 리세트 상태를 프로그래밍하는 방법에 대해 설명한다.
상기 데이터 저장막 패턴(14) 양단에 제1 전압이 일정 시간(period)동안 인가되도록, 상기 데이터 저장막으로 제1 리세트 전압 펄스(RESET1)를 인가한다.(S20) 상기 제1 리세트 전압 펄스(RESET1)는 상기 데이터 저장막 패턴(14)에 생성된 전도성 필라멘트를 소멸시키기 위한 것이다.
상기 제1 리세트 전압 펄스폭은 상기 제1 세트 전류 펄스폭보다 더 긴 것이 바람직하다.
보다 구체적으로, 상기 제1 리세트 전압 펄스(RESET1)는 단일 펄스로써 약 1㎲ 내지 약 100㎲의 기간동안 인가될 수 있다. 또는, 상기 제1 리세트 전압 펄스(RESET1)는 복수의 펄스일 수 있으며, 상기 복수의 펄스를 구성하는 각각의 전압 펄스는 약 10㎱ 내지 약 1000㎱의 기간동안 인가될 수 있다.
상기 제1 리세트 전압 펄스(RESET1)를 인가한 다음, 상기 데이터 저장막 패턴(14)으로 읽기용 전기 펄스(R1)를 인가함으로써 상기 데이터 저장막 패턴(14)의 저항을 측정한다.(S22)
상기 읽기용 전기 펄스(R1)는 전류 펄스 또는 전압 펄스를 포함한다. 구체적으로, 상기 읽기용 전기 펄스(R1)는 상기 제1 리세트 전압 펄스(RESET1)보다 낮은 전압 펄스 또는 세트 동작이 수행되지 않을 정도의 낮은 전류 펄스가 될 수 있다.
측정된 상기 데이터 저장막 패턴(14)의 저항이 설정된 리세트 상태의 기준 저항보다 높은지 여부를 판단한다.(S24) 만일, 상기 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮으면 아직 리세트 상태가 되지 못하였음을 나타내는 것이다. 이와는 달리, 상기 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 높으면 정상적인 리세트 상태로 프로그래밍되었음을 나타내는 것이다.
그러므로, 상기 데이터 저장막 패턴(14)의 저항이 설정된 리세트 상태의 기준 저항보다 낮으면, 상기 데이터 저장막 패턴(14)에 상기 제1 리세트 전압 펄스(RESET1)보다 높은 전압을 갖는 제2 리세트 전압 펄스(RESET2)를 재인가한다. (S26)
이 후, 상기 데이터 저장막 패턴(14)으로 읽기용 전기 펄스를 인가함으로써 상기 데이터 저장막 패턴(14)의 저항을 측정한다.
측정된 상기 데이터 저장막 패턴(14)의 저항이 설정된 리세트 상태의 기준 저항보다 높게될 때까지 상기 리세트 전압 펄스의 전압을 점진적으로 상승시켜 가면서 전압 펄스 및 읽기용 전기 펄스를 계속 반복하여 인가한다.(S26, S22)
상기 측정된 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 높으면 리세트 상태로 프로그래밍된 것이므로, 상기 데이터 저장막 패턴막(14)으로 상기 전압 펄스 인가를 중단한다.(S28) 이로써, 상기 셀에 리세트 상태가 프로그래밍된다.
도 7은 리세트 전압의 임계값이 서로 다른 2개의 셀에 리세트 전압을 연속적으로 인가하였을 때의 I_V 커브이다.
도 7에 도시된 것과 같이 리세트 전압의 임계값이 서로 다른 2개의 셀(60, 62)에 대해 상기 설명한 것과 같이 리세트 상태가 되도록 프로그래밍한다면, 제1 셀(60)에서는 상기 제2 리세트 전압 펄스(RESET2)를 인가할 때 리세트 상태로 프로그래밍되고, 제2 셀(62)에서는 상기 제3 리세트 전압 펄스(RESET3)를 인가할 때 리세트 상태로 프로그래밍된다.
설명한 것과 같이, 저항 메모리 장치의 각 셀에서 리세트 상태로 프로그래밍되었는지를 확인하면서 점진적으로 리세트 전압 펄스의 전압을 상승시킴으로써, 리세트 상태가 되기 위하여 요구되는 최소한의 전압 펄스가 각 셀에 인가되어 세트 상태를 프로그래밍할 수 있다. 따라서, 상기 리세트 상태를 프로그래밍하기 위한 파워 소모를 충분히 감소시킬 수 있을 뿐 아니라, 과도한 전압에 의한 프로그래밍 오류 및 항복(break down) 등을 방지할 수 있다.
실시예 2
도 8은 본 발명의 실시예 2에 따라 저항 메모리 소자에 세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다.
도 8을 참조로 하여 도 1에 도시된 저항 메모리소자의 단위 셀에 세트 상태를 프로그래밍하는 방법에 대해 먼저 설명한다.
제1 또는 제2 전극(12, 16)을 통해, 데이터 저장막 패턴(14)으로 세트 전류를 점진적으로 상승시키면서 인가한다. 이와 동시에 각 세트 전류에 따른 상기 데이터 저장막 패턴(14)의 저항을 출력한다.(S30) 즉, 인가되는 상기 세트 전류에 따른 상기 데이터 저장막 패턴(14) 양단의 전압을 측정함으로써 상기 데이터 저장막 패턴(14)의 저항을 출력할 수 있다.
이 후, 상기 출력된 데이터 저장막 패턴(14)의 저항이 설정된 세트 상태의 저항보다 낮은지 여부를 판단한다.(S32)
상기 출력되는 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮으면, 상기 데이터 저장막 패턴(14)은 세트 상태로 프로그래밍된 것이다.
그러므로, 상기 출력되는 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 낮아질 때, 상기 세트 전류의 인가를 중단한다. (S34)
상기 설명한 것과 같이, 저항 메모리 장치의 각 셀에서 점진적으로 세트 전류 펄스의 전류값을 상승시키면서 세트 스위칭이 충분히 일어났는지 여부를 계속 확인함으로써, 저항 메모리 장치에 포함되는 각 셀에서 세트 전류 임계값의 산포가 크더라도 각 셀 별로 균일한 세트 저항을 갖도록 프로그래밍할 수 있다
또한, 세트 상태로 프로그래밍하기 위한 전류가 감소됨으로써 이 후의 리세트 상태로 프로그래밍할 때 상기 전도성 필라멘트를 보다 용이하게 소멸시킬 수 있다.
도 9는 본 발명의 실시예 2에 따라 세트 상태를 프로그래밍할 때 세트 전류에 따른 데이터 저장막 패턴의 저항을 나타낸다.
도 9에서 실선은 시간에 따라 인가되는 세트 전류를 나타내고, 점선은 각 세트 전류를 인가하였을 때 측정된 데이터 저장막 패턴의 저항을 나타낸다.
도 9에 도시된 것과 같이 세트 전류를 점진적으로 상승시키면서 연속적으로 인가하면, 상기 세트 전류가 제1 전류(I1)로 상승하였을 때 저항이 급격하게 낮아진다. 이 경우, 상기 제1 전류(I1)에서 세트 상태로 프로그래밍되므로 상기 세트 전류가 제1 전류(I1)까지 상승한 이 후에 상기 세트 전류의 인가를 중단한다.
도 10은 본 발명의 실시예 2에 따라 저항 메모리 소자에 리세트 상태를 프로그래밍하는 방법을 나타내는 순서도이다.
도 10을 참조로 하여 도 1에 도시된 저항 메모리소자의 단위 셀에 리세트 상 태를 프로그래밍하는 방법에 대해 설명한다.
데이터 저장막 패턴(14) 양단에 리세트 전압을 점진적으로 상승시키면서 인가한다. 이와 동시에 각 리세트 전압에 따른 상기 데이터 저장막 패턴(14)의 저항을 출력한다.(S40) 즉, 인가되는 상기 리세트 전압에 따라 상기 데이터 저장막 패턴(14)을 통해 흐르는 전류를 측정함으로써 상기 데이터 저장막 패턴(14)의 저항을 출력할 수 있다.
이 후, 상기 출력된 데이터 저장막 패턴(14)의 저항값이 설정된 리세트 상태의 기준 저항보다 높은지 여부를 판단한다.(S42)
상기 출력되는 데이터 저장막 패턴(14)의 저항이 설정된 리세트 상태의 기준 저항보다 높으면, 상기 데이터 저장막 패턴(14)은 리세트 상태로 프로그래밍된 것이다.
그러므로, 상기 출력되는 데이터 저장막 패턴(14)의 저항이 설정된 기준 저항보다 높아질 때, 상기 리세트 전압의 인가를 중단한다.(S44)
도 11은 본 발명의 실시예 2에 따라 리세트 상태를 프로그래밍할 때 리세트 전압에 따른 데이터 저장막 패턴의 저항을 나타낸다.
도 11에서 실선은 시간에 따라 인가되는 리세트 전압을 나타내고, 점선은 각리세트 전압을 인가하였을 때 측정된 데이터 저장막 패턴의 저항을 나타낸다.
도 11에 도시된 것과 같이 리세트 전압을 점진적으로 상승시키면서 연속적으로 인가하면, 상기 리세트 전압이 제1 전압(V1)으로 상승하였을 때 저항이 급격하게 높아지게 된다. 이 경우, 상기 제1 전압(V1)에서 리세트 상태로 프로그래밍되므로 상기 리세트 전압이 제1 전압(V1)까지 상승한 이 후에는 상기 리세트 전압의 인가를 중단한다.
설명한 것과 같이, 점진적으로 리세트 전압을 상승시키면서 저항을 측정하여 각 셀이 리세트 상태로 프로그래밍되었을 때 리세트 전압의 인가를 중단하므로, 리세트 전압 레벨을 감소시킬 수 있다. 따라서, 상기 리세트 상태를 프로그래밍하기 위한 파워 소모를 충분히 감소시킬 수 있을 뿐 아니라, 과도한 전압에 의한 프로그래밍 오류 및 항복등을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 각 셀별로 최소한의 전류 펄스를 인가함으로써 세트 상태를 프로그래밍할 수 있다. 또한, 리세트 상태를 프로그래밍할 때 낮은 전압 펄스를 인가하여 상기 전도성 필라멘트를 보다 용이하게 소멸시킬 수 있다. 따라서, 셀 별로 세트 전류 임계값의 산포가 불량하더라도 균일하게 전도성 필라멘트를 생성시킬 수 있어서 동작 불량을 감소시킬 수 있다. 또한, 과도한 전압에 의한 프로그래밍 오류 및 항복 등을 방지할 수 있으며 파워 소모도 감소시킬 수 있다. 이로 인해, 저항 메모리 소자의 동작 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 데이터 저장막의 저항을 감소시키기 위한 제n 세트 전류 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상기 데이터 저장막에 세트 상태를 프로그래밍하는 단계; 및
    데이터 저장막의 저항을 증가시키기 위한 제m 리세트 전압 펄스와 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막에 교번하여 인가함으로써 상기 데이터 저장막에 리세트 상태를 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  2. 제1항에 있어서, 상기 세트 상태를 프로그래밍하는 단계에서, 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 제n 세트 전류 펄스의 인가를 중단하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  3. 제1항에 있어서, 상기 세트 상태를 프로그래밍하는 단계에서, 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면,
    i) 상기 제n 세트 전류 펄스보다 높은 전류를 갖는 제n+1 세트 전류 펄스를 상기 데이터 저장막으로 인가하는 단계;
    ii)상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 인가하는 단계; 및
    iii)상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮게될 때까지 상기 i) 단계 및 ii) 단계를 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  4. 제1항에 있어서, 상기 리세트 상태를 프로그래밍하는 단계에서, 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 제m 리세트 전압 펄스의 인가를 중단하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  5. 제1항에 있어서, 상기 리세트 상태를 프로그래밍하는 단계에서, 상기 읽기용 전기 펄스를 인가하여 측정된 상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면,
    i) 상기 제m 리세트 전압 펄스보다 높은 전압를 갖는 제m+1 리세트 전압 펄스를 상기 데이터 저장막으로 인가하는 단계;
    ii) 상기 데이터 저장막의 저항을 읽기 위한 읽기용 전기 펄스를 인가하는 단계; 및
    iii)상기 데이터 저장막의 저항이 설정된 기준 저항보다 높게될 때까지 상기 i) 단계 및 ii) 단계를 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 저 항 메모리 소자의 프로그래밍 방법.
  6. 제1항에 있어서, 상기 제n 세트 전류 펄스의 펄스폭은 상기 제m 리세트 전압의 펄스폭에 비해 짧은 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  7. 제1항에 있어서, 상기 제n 세트 전류 펄스는 단일 펄스 또는 복수의 펄스인 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  8. 제1항에 있어서, 상기 읽기용 전기 펄스는 전압 또는 전류 펄스인 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  9. 제1항에 있어서, 상기 데이터 저장막은 이성분계 금속 산화물을 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  10. 데이터 저장막의 저항이 설정된 기준 저항보다 낮아질 때까지, 상기 데이터 저장막에 세트 전류를 점진적으로 상승시키면서 인가하여 상기 데이터 저장막에 세트 상태를 프로그래밍하는 단계; 및
    데이터 저장막의 저항이 설정된 기준 저항보다 높아질 때까지, 상기 데이터 저장막에 리세트 전압을 점진적으로 상승시키면서 인가하여 상기 데이터 저장막에 리세트 상태를 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  11. 제10항에 있어서, 상기 세트 상태를 프로그래밍하는 단계는,
    상기 데이터 저장막에 세트 전류를 점진적으로 상승시키면서 인가하고, 동시에 각 세트 전류에 따른 상기 데이터 저장막의 저항을 출력하는 단계; 및
    상기 출력되는 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 세트 전류의 인가를 중단하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  12. 제10항에 있어서, 상기 리세트 상태를 프로그래밍하는 단계는,
    상기 데이터 저장막에 리세트 전압를 점진적으로 상승시키면서 인가하고, 동시에 각 리세트 전압에 따른 상기 데이터 저장막의 저항을 출력하는 단계; 및
    상기 출력되는 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 리세트 전압의 인가를 중단하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  13. 제10항에 있어서, 상기 세트 상태를 프로그래밍할 때 상기 데이터 저장막의 저항은 상기 세트 전류에 따른 상기 데이터 저장 물질 양단의 전압을 측정함으로써 출력되는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  14. 제10항에 있어서, 상기 리세트 상태를 프로그래밍 할 때 상기 데이터 저장막의 저항은 상기 리세트 전압에 따른 상기 데이터 저장 물질을 통해 흐르는 전류를 측정함으로써 출력되는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  15. i)데이터 저장막의 저항이 감소되도록 하기 위하여 상기 데이터 저장막으로 제n 세트 전류 펄스를 인가하는 단계;
    ii)상기 데이터 저장막으로부터 측정된 저항이 설정된 기준 저항보다 낮은지 여부를 판단하는 단계;
    iii)상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 데이터 저장막으로 제n 세트 전류 펄스보다 높은 제n+1 세트 전류 펄스를 인가하는 단계;
    iv)상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮게될 때까지 상기 ii) 단계 및 iii) 단계를 반복 수행하는 단계; 및
    v)상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 데이터 저장막으로 상기 전류 펄스 인가를 중단하는 단계를 포함함으로써, 상기 데이터 저장막에 세트 상태를 프로그래밍하는 것과,
    vi)데이터 저장막의 저항이 증가되도록 하기 위하여 상기 데이터 저장막으로 제m 리세트 전압 펄스를 인가하는 단계;
    vii)상기 데이터 저장막으로부터 측정된 저항이 설정된 기준 저항보다 높은지 여부를 판단하는 단계;
    viii)상기 데이터 저장막의 저항이 설정된 기준 저항보다 낮으면, 상기 데이터 저장막으로 제m 리세트 전압 펄스보다 높은 제m+1 리세트 전압 펄스를 인가하는 단계;
    ix)상기 데이터 저장막의 저항이 설정된 기준 저항보다 높게될 때까지 상기 vii) 단계 및 viii) 단계를 반복 수행하는 단계; 및
    ix)상기 데이터 저장막의 저항이 설정된 기준 저항보다 높으면, 상기 데이터 저장막으로 리세트 전압 펄스 인가를 중단하는 단계를 포함함으로써, 상기 데이터 저장막에 리세트 상태를 프로그래밍하는 것을 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
  16. 제15항에 있어서, 상기 데이터 저장막의 저항을 측정하기 위하여, 저항을 읽기 위한 읽기용 전기 펄스를 상기 데이터 저장막으로 인가하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 프로그래밍 방법.
KR1020060081617A 2006-08-28 2006-08-28 저항 메모리 소자의 프로그래밍 방법 KR100755409B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060081617A KR100755409B1 (ko) 2006-08-28 2006-08-28 저항 메모리 소자의 프로그래밍 방법
US11/895,371 US20080062740A1 (en) 2006-08-28 2007-08-24 Methods of programming a resistive memory device
TW096131921A TW200820258A (en) 2006-08-28 2007-08-28 Methods of programming a resistive memory device
CNA2007101481672A CN101136247A (zh) 2006-08-28 2007-08-28 编程电阻存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081617A KR100755409B1 (ko) 2006-08-28 2006-08-28 저항 메모리 소자의 프로그래밍 방법

Publications (1)

Publication Number Publication Date
KR100755409B1 true KR100755409B1 (ko) 2007-09-04

Family

ID=38736472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081617A KR100755409B1 (ko) 2006-08-28 2006-08-28 저항 메모리 소자의 프로그래밍 방법

Country Status (4)

Country Link
US (1) US20080062740A1 (ko)
KR (1) KR100755409B1 (ko)
CN (1) CN101136247A (ko)
TW (1) TW200820258A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150957A1 (ko) * 2009-06-23 2010-12-29 광주과학기술원 비휘발성 저항 변화 메모리 소자
US8611131B2 (en) 2011-03-11 2013-12-17 Samsung Electronics Co., Ltd. Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
US8917535B2 (en) 2012-02-08 2014-12-23 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US8947905B2 (en) 2011-08-22 2015-02-03 Samsung Electronics Co., Ltd Nonvolatile memory devices and methods of driving the same
KR20160001427A (ko) * 2014-06-27 2016-01-06 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR20160039435A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR101728121B1 (ko) * 2015-02-17 2017-05-02 윈본드 일렉트로닉스 코포레이션 기입 및 검증 회로와, 저항성 메모리를 기입 및 검증하는 방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
CN101882462A (zh) * 2009-05-08 2010-11-10 复旦大学 一种电阻随机存储器的置位操作方法
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8909849B2 (en) * 2010-11-15 2014-12-09 Intel Corporation Pipeline architecture for scalable performance on memory
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
CN102592667A (zh) * 2011-01-13 2012-07-18 中国科学院微电子研究所 编程电阻存储单元的方法和装置
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
TWI508070B (zh) * 2011-12-06 2015-11-11 Winbond Electronics Corp 電阻式記憶體的寫入方法
US8804399B2 (en) 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
KR101911361B1 (ko) * 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US9530823B2 (en) * 2013-09-12 2016-12-27 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9257640B2 (en) * 2013-09-12 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
KR102179275B1 (ko) 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
TWI579848B (zh) * 2015-07-07 2017-04-21 華邦電子股份有限公司 記憶體寫入裝置以及方法
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
SG10201601703UA (en) 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US9805770B1 (en) * 2016-07-22 2017-10-31 Hewlett Packard Enterprise Development Lp Memristor access transistor controlled non-volatile memory programming methods
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
CN110060722B (zh) 2018-01-17 2021-10-08 华邦电子股份有限公司 电阻式存储器存储装置的上电复位方法
TWI647704B (zh) * 2018-01-17 2019-01-11 華邦電子股份有限公司 電阻式記憶體儲存裝置的上電復位方法
US10903424B2 (en) 2019-05-07 2021-01-26 International Business Machines Corporation Resistive RAM cell structure for gradual set programming
US11011230B1 (en) 2020-03-26 2021-05-18 Winbond Electronics Corp. Memory device and operation method thereof
US11837285B2 (en) 2021-08-22 2023-12-05 Applied Materials, Inc. Bias temperature instability correction in memory arrays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061322A (ko) * 2002-01-10 2003-07-18 휴렛-팩커드 컴퍼니(델라웨어주법인) 자기 저항 랜덤 액세스 메모리 셀 어레이 소자의 동작방법, 기록 전류 셋업 방법, 자기 저항 랜덤 액세스메모리 소자, 및 자체 측정의 자기 저항 랜덤 액세스메모리 소자
JP2003272375A (ja) 2002-03-20 2003-09-26 Sony Corp 強磁性トンネル接合素子を用いた磁気記憶装置
US20050030788A1 (en) 2003-08-04 2005-02-10 Parkinson Ward D. Analog phase change memory
JP2006155700A (ja) 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置
KR20060086132A (ko) * 2005-01-26 2006-07-31 삼성전자주식회사 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6801448B2 (en) * 2002-11-26 2004-10-05 Sharp Laboratories Of America, Inc. Common bit/common source line high density 1T1R R-RAM array
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4365737B2 (ja) * 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061322A (ko) * 2002-01-10 2003-07-18 휴렛-팩커드 컴퍼니(델라웨어주법인) 자기 저항 랜덤 액세스 메모리 셀 어레이 소자의 동작방법, 기록 전류 셋업 방법, 자기 저항 랜덤 액세스메모리 소자, 및 자체 측정의 자기 저항 랜덤 액세스메모리 소자
JP2003272375A (ja) 2002-03-20 2003-09-26 Sony Corp 強磁性トンネル接合素子を用いた磁気記憶装置
US20050030788A1 (en) 2003-08-04 2005-02-10 Parkinson Ward D. Analog phase change memory
JP2006155700A (ja) 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置
KR20060086132A (ko) * 2005-01-26 2006-07-31 삼성전자주식회사 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150957A1 (ko) * 2009-06-23 2010-12-29 광주과학기술원 비휘발성 저항 변화 메모리 소자
US8611131B2 (en) 2011-03-11 2013-12-17 Samsung Electronics Co., Ltd. Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
US8947905B2 (en) 2011-08-22 2015-02-03 Samsung Electronics Co., Ltd Nonvolatile memory devices and methods of driving the same
US8917535B2 (en) 2012-02-08 2014-12-23 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
KR20160001427A (ko) * 2014-06-27 2016-01-06 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR20160039435A (ko) * 2014-10-01 2016-04-11 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102238647B1 (ko) * 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR101728121B1 (ko) * 2015-02-17 2017-05-02 윈본드 일렉트로닉스 코포레이션 기입 및 검증 회로와, 저항성 메모리를 기입 및 검증하는 방법

Also Published As

Publication number Publication date
TW200820258A (en) 2008-05-01
US20080062740A1 (en) 2008-03-13
CN101136247A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
KR100755409B1 (ko) 저항 메모리 소자의 프로그래밍 방법
US8848421B2 (en) Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US8391049B2 (en) Resistor structure for a non-volatile memory device and method
US8018760B2 (en) Resistance variable element and resistance variable memory apparatus
US8617959B2 (en) Resistive memory and methods of processing resistive memory
US8274812B2 (en) Write and erase scheme for resistive memory device
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US8395930B2 (en) Method of programming variable resistance element and nonvolatile storage device
US7948789B2 (en) Resistance variable element, nonvolatile switching element, and resistance variable memory apparatus
KR20070030147A (ko) 기억 장치 및 반도체 장치
US8339835B2 (en) Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
US10032510B2 (en) Multimodal memristor memory
US8942025B2 (en) Variable resistance nonvolatile memory element writing method
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
JPWO2009145308A1 (ja) 半導体装置、素子再生回路および素子再生方法
JPWO2013021648A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US11107528B2 (en) Multi-step reset technique to enlarge memory window
KR101735187B1 (ko) 가변 저항체, 이를 이용한 비휘발성 메모리 소자 및 이들의 제조 방법
US20080112207A1 (en) Solid electrolyte memory device
TW201804475A (zh) 電阻式隨機存取記憶體(rram)單元細絲的電流形成
US20140328108A1 (en) Write and erase scheme for resistive memory device
US7423902B2 (en) Storage device and semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee