JPWO2009145308A1 - 半導体装置、素子再生回路および素子再生方法 - Google Patents

半導体装置、素子再生回路および素子再生方法 Download PDF

Info

Publication number
JPWO2009145308A1
JPWO2009145308A1 JP2010514559A JP2010514559A JPWO2009145308A1 JP WO2009145308 A1 JPWO2009145308 A1 JP WO2009145308A1 JP 2010514559 A JP2010514559 A JP 2010514559A JP 2010514559 A JP2010514559 A JP 2010514559A JP WO2009145308 A1 JPWO2009145308 A1 JP WO2009145308A1
Authority
JP
Japan
Prior art keywords
voltage pulse
resistance
resistance state
input
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010514559A
Other languages
English (en)
Inventor
潤 砂村
潤 砂村
仁彦 伊藤
仁彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2009145308A1 publication Critical patent/JPWO2009145308A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本発明の半導体装置１は、第１の電圧パルスが入力されると第１の抵抗状態から第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子１０を含み、抵抗変化素子１０は、第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスが入力される復元処理が行われると、上記特性に復元するものである。

Description

本発明は、電極に電圧を印加することにより膜中の電気抵抗を低抵抗状態と高抵抗状態に切り替えることが可能な抵抗変化素子を有する半導体装置、素子再生回路および素子再生方法に関する。
近年、書き換え可能な半導体記憶装置として不揮発性メモリの需要が増加している。不揮発性メモリの代表例であるフラッシュメモリにおいては、フローティングゲートを用いたものが主流であるが、トンネルゲート酸化膜の薄層化が困難であるとされており、微細化限界に近づきつつあるとされている。一方、フラッシュメモリの微細化限界を打破する不揮発性メモリとして抵抗変化型素子を用いるメモリが提案されている。これらは従来の不揮発性メモリとしてはもちろんのこと高速に動作する汎用メモリとしても期待されている。
抵抗変化型素子を用いたメモリには、マグネティックＲＡＭ(ＭＲＡＭ)、相変化型ＲＡＭ（ＰＲＡＭ）、レジスティブＲＡＭ（ＲｅＲＡＭ）、プログラマブル・メタライゼーション・セル（ＰＭＣ）などがある。これらには、それぞれ固有の書き換え条件、抵抗変化率、書き換え回数が存在するが、低抵抗状態と高抵抗状態の間の抵抗比で定義される抵抗変化率が高いものはＲｅＲＡＭおよびＰＭＣであり、より高い読み出しマージンが期待できる。
ＰＲＡＭやＲｅＲＡＭ、ＰＭＣなどの抵抗変化素子では、高抵抗状態から低抵抗状態へのスイッチング動作はセット動作と呼ばれ、低抵抗状態から高抵抗状態へのスイッチング動作はリセット動作と呼ばれることが多い。本明細書でも、高抵抗状態から低抵抗状態へのスイッチング動作をセット動作と定義し、低抵抗状態から高抵抗状態へのスイッチング動作をリセット動作と定義する。
ＰＭＣでは、セット／リセット動作の際にイオン伝導および電気化学反応を用いるため、セット動作とリセット動作で異なる極性の電圧を抵抗変化素子に印加する。一方、ＲｅＲＡＭのセット／リセット動作では、ＰＭＣと同様にセット／リセット動作に異なる極性の電圧を用いる場合と、同一極性（または単極性）の電圧印加によって行う場合のそれぞれの例が報告されている。
ペロブスカイト系の材料を用いたＲｅＲＡＭの一例が米国特許６２０４１３９号明細書（以下では、特許文献１と称する）に開示されている。この文献に開示されたＲｅＲＡＭでは、セットおよびリセットそれぞれの動作毎に異なる極性の電圧パルスを抵抗変化素子に印加することにより、セット／リセット動作の繰り返しを行うことを可能にしている。
一方、遷移金属酸化物を用いたＲｅＲＡＭの例が、特開２００４−３６３６０４号公報（以下では、特許文献２と称する）および特開２００６−２７９０４２号公報（以下では、特許文献３と称する）に開示されている。これらの文献に開示されたＲｅＲＡＭでは、セットおよびリセットのどちらの動作にも単極性の電圧を用いている。単極性の電圧掃引または電圧パルス印加によりセット／リセット動作が可能なため、負電圧発生回路が不要であり、メモリ回路における周辺回路を小さくし、セル占有面積を大きく取ることが可能となっている。
特許文献２および特許文献３に述べられている遷移金属酸化物を用いた抵抗変化素子ＲｅＲＡＭを有する半導体記憶装置の構成例を、図１を用いて簡単に説明する。
図１に示す半導体記憶装置１００は、ＭＯＳ（Metal Oxide Semiconductor）型トランジスタ１０１と、抵抗変化素子１０２とを有する構成である。ＭＯＳ型トランジスタ１０１は、ソース電極１１１、ドレイン電極１１２およびゲート電極１１４を有する。ソース電極１１１およびドレイン電極１１２となる不純物拡散層が半導体のシリコン基板１１０の表面に形成され、シリコン酸化膜に代表されるゲート絶縁膜１１３がシリコン基板１１０上に形成され、ポリシリコンに代表されるゲート電極１１４がゲート絶縁膜１１３上に形成されている。
抵抗変化素子１０２は、２つの電極１１５、１１６と、これら２つの電極に挟まれた可変抵抗体１１７とを有する。電極１１５はＭＯＳ型トランジスタ１０１のドレイン電極１１２と接続され、電極１１６は上層に設けられた配線１１８と接続されている。
図１に示された半導体記憶装置１００において、単極性の電圧を用いた抵抗変化素子１０２のスイッチング動作について図２を用いて説明する。ここでは、抵抗変化素子１０２の２つの電極１１５と１１６の間に印加される電圧をＶＳＷと表記する。
半導体記憶装置１００において、抵抗変化素子１０２に所望の電圧ＶＳＷを印加するためには、ＶＳＷより高い電圧をソース電極１１１と配線１１８の間に印加し、ＭＯＳ型トランジスタ１０１がオフ状態からオン状態になる閾値電圧以上の電圧をゲート電極１１４に印加するとよい。抵抗変化素子１０２に印加する電圧ＶＳＷと抵抗変化素子１０２を流れる電流との関係は、図２のグラフに示す関係となる。
抵抗変化素子１０２が低抵抗状態すなわちセット状態の場合、抵抗変化素子１０２は、印加電圧ＶＳＷに対して図２に示す電圧−電流特性１２１に従った振る舞いを示す。ＶＳＷが低い領域では低抵抗状態のため、電流が多く流れるが、ＶＳＷがある電圧Ｖ１を超えると、電流値が急激に減少する。これは、抵抗変化素子１０２が高抵抗状態すなわちリセット状態へとスイッチングした結果である。さらにＶＳＷが増加し、ＶＳＷがある電圧Ｖ２を超えると、電流値が急激に増加する。これは、抵抗変化素子１０２が再度セット状態へとスイッチングした結果である。
一方、抵抗変化素子１０２が高抵抗状態すなわちリセット状態の場合、抵抗変化素子１０２は、印加電圧ＶＳＷに対して図２に示す電圧−電流特性１２２に従った振る舞いを示す。ＶＳＷが低い領域では高抵抗状態のため、電流が流れにくいが、電圧Ｖ１を超えても高抵抗状態は変化しない。さらにＶＳＷが増加し、ＶＳＷが電圧Ｖ２を超えると、電流値が急激に増加する。
図２に示すグラフから、ＶＳＷ＜Ｖ１の領域では高抵抗状態および低抵抗状態のいずれも安定であるが、Ｖ１＜ＶＳＷ＜Ｖ２の領域で高抵抗状態が安定であり、ＶＳＷ＞Ｖ２の領域で低抵抗状態が安定であることがわかる。特許文献２では、この振る舞いを利用して、抵抗変化素子に対するリセット動作をＶ１＜ＶＳＷ＜Ｖ２の条件で行い、セット動作をＶＳＷ＞Ｖ２の条件で行うとよいとしている。一方で、特許文献３では、セット動作をＶＳＷ＞Ｖ２の条件で電圧パルスを１ナノ秒ないし１００ナノ秒印加することにより行い、リセット動作をＶ１＜ＶＳＷ＜Ｖ２の条件で、電圧パルスを１マイクロ秒ないし１００マイクロ秒印加することにより行うのがよいとしている。
本発明者らは、半導体記憶装置の研究開発に従事しており、半導体記憶装置の性能改善に関する検討を色々と行っている。特に、セット時の抵抗値が面積に依存せず低くなる抵抗変化素子で、微細化に有利と考えられるＲｅＲＡＭに関して検討を重ねてきた。ＲｅＲＡＭの中でも単極性動作が回路構成上重要と考え、遷移金属酸化物を中心とした抵抗変化材料を検討している。半導体記憶装置の性能改善に関して検討を重ねていくと、いくつかの難点に直面した。ここでは、その中でも重要と考えられる点について、以下に述べる。
特許文献２に開示された、上述の構造を試作し、半導体記憶装置の性能改善を検討してみると、データの書き換えを繰り返し行った場合、抵抗値が図３に示すように変化していくことがわかった。すなわち、書き換え回数が増えていくと、ある点で低抵抗状態から高抵抗状態への遷移、すなわちリセット動作が困難となり、スイッチング動作が起こらなくなるということである。また、一方で、図４に示すように、高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となる場合も生じることがわかった。図３および図４で見られる現象はいずれも、抵抗変化素子に対して、書き換え回数を限定するものであり、抵抗変化素子の寿命を限定してしまうものである。
また、スイッチング動作が起こらなくなる症状として、多数回スイッチング動作を繰り返す前、すなわち、抵抗変化素子を利用し始めて比較的初期の段階でも、高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となる場合が生じることもわかった。
本発明において明らかにされる半導体記憶装置は、上述した例の抵抗変化素子ＲｅＲＡＭを有する半導体装置を作製した上で明らかとなった課題を解決するものである。
本発明の目的の一つは、抵抗変化素子が高抵抗状態または低抵抗状態に固定され、抵抗変化素子に所望の特性が得られなくなった際に、再度スイッチング動作を可能にした半導体装置、素子再生回路および素子再生方法を提供することである。
本発明の一側面の半導体装置は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子を含み、抵抗変化素子は、第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスが入力される復元処理が行われると、上記特性に復元するものである。
本発明の一側面の半導体装置は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子を含み、抵抗変化素子は、第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、入力された電圧パルスよりも振幅の大きい第３の電圧パルスが入力される復元処理が行われると、上記特性に復元するものである。
本発明の一側面の素子再生回路は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子に対して、電圧パルスを入力する電圧パルス生成部と、抵抗変化素子に第１または第２の電圧パルスが入力されても、抵抗変化素子の抵抗状態が遷移しないとき、第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスを抵抗変化素子に入力する復元処理を電圧パルス生成部に行わせる制御部と、を有する構成である。
本発明の一側面の素子再生回路は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子に対して、電圧パルスを入力する電圧パルス生成部と、抵抗変化素子に第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、入力された電圧パルスよりも振幅の大きい第３の電圧パルスを抵抗変化素子に入力する復元処理を電圧パルス生成部に行わせる制御部と、を有する構成である。
本発明の一側面の素子再生方法は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子の再生方法であって、抵抗変化素子に第１または第２の電圧パルスを入力し、抵抗変化素子に第１または第２の電圧パルスを入力しても、抵抗変化素子の抵抗状態が遷移しないとき、第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスを抵抗変化素子に入力するものである。
本発明の一側面の素子再生方法は、第１の電圧パルスが入力されると第１の抵抗状態からそれよりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると第２の抵抗状態から第１の抵抗状態に遷移する特性を有する抵抗変化素子の再生方法であって、抵抗変化素子に第１または第２の電圧パルスを入力し、抵抗変化素子に第１または第２の電圧パルスが入力しても、抵抗状態が遷移しないとき、入力した電圧パルスよりも振幅の大きい第３の電圧パルスを抵抗変化素子に入力するものである。
図１は関連する半導体装置の構成を示す図である。 図２は関連する半導体装置の動作を示す図である。 図３は関連する半導体装置の抵抗値の変化を示す図である。 図４は関連する半導体装置の抵抗値の変化を示す図である。 図５は本発明の実施形態における半導体装置の構成の一例を示す図である。 図６は図５に示した書き換え電源回路の一構成例を示すブロック図である。 図７は実施例１における半導体装置の動作の一例を示す図である。 図８は実施例１における半導体装置に用いる電圧パルスの一例を示す図である。 図９は実施例１における半導体装置の抵抗値の変遷の一例を示す図である。 図１０は実施例１における特性復元過程に用いる電圧パルスの一例を示す図である。 図１１は実施例１における特性復元過程の一例を示す図である。 図１２は実施例２における半導体装置に用いる電圧パルスの一例を示す図である。 図１３は実施例２における半導体装置の抵抗値の変遷の一例を示す図である。 図１４は実施例３における半導体装置に用いる電圧パルスの一例を示す図である。 図１５は実施例３における半導体装置の抵抗値の変遷の一例を示す図である。
本発明者らは、上記課題解決に向けて、抵抗変化素子の再生方法の検討を重ねてきた。以下、本発明の好適な実施形態を、添付した図面を参照しつつ説明する。
図５は、本実施形態において、抵抗変化素子の再生動作を行う半導体装置の一構成例を示す模式図である。図５に示すように、半導体装置１は、書き換え電源回路１４が接続された抵抗変化素子１０を有する構成である。抵抗変化素子１０は、第１電極１１および第２電極１２と、これら２つの電極に挟まれた可変抵抗体１３とを有する。第１電極１１は書き換え電源回路１４に接続され、第２電極１２はグラウンド線（接地線）に接続されている。
抵抗変化素子１０を構成する材料として、様々な可変抵抗体と電極材料の組み合わせが報告されており、抵抗変化素子１０に用いられる材料の組み合わせは問わない。可変抵抗体１３の材料としては、ベースとなる金属と合成されるものとして、酸素、窒素、硫黄、セレン、テルルのうちのいずれか、またはそれらの組み合わせから成る化合物が挙げられる。その中でも、金属と酸素から成る化合物が可変抵抗体１３の材料の代表例として挙げられる。
可変抵抗体１３を構成する金属としては、Ｃｒ、Ｔｉ、Ｖ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗが有効であり、その中でもＴｉ、Ｎｉ、Ｃｕが代表例として挙げられる。可変抵抗体１３の成膜には、スパッタリング法やレーザーアブレーション法、気相化学成長法などを用いればよい。可変抵抗体１３の膜厚としては、おおよそ５ナノメートルから３００ナノメートルの範囲であることが好ましい。
一方、第１電極１１および第２電極１２としては、種々の金属を用いることができるが、その中でも、ＴａＮ、ＴｉＮ、Ｒｕ、Ｐｔ、Ｗ、Ｍｏ、Ｔａなどが代表例として挙げられる。
書き換え電源回路１４について説明する。図６は図５に示した書き換え電源回路の一構成例を示すブロック図である。図６に示すように、書き換え電源回路１４は、電圧パルスを生成する電圧パルス生成部１４１と、抵抗変化素子１０の抵抗値を計測する計測部１４３と、計測部１４３の計測結果に基づいて電圧パルス生成部１４１を制御する制御部１４２とを有する。制御部１４２は、プログラムにしたがって処理を実行するＣＰＵ（Central Processing Unit）とプログラムを格納するメモリとを有する構成でもよく、所定の処理を実行するための専用回路であってもよい。
電圧パルス生成部１４１は、電源電圧が外部から供給され、制御部１４２からの指示にしたがって電圧パルスを抵抗変化素子１０に出力する。計測部１４３は、抵抗変化素子１０の抵抗値を計測し、その結果を制御部１４２に送信する。計測される抵抗値は抵抗変化素子１０の特性の指標を示す評価値の一例である。抵抗変化素子１０の正常な特性とは、セット動作およびリセット動作を正常に行うことが可能な状態を意味する。
制御部１４２は、抵抗変化素子１０に対してセット動作またはリセット動作を指示する旨の書き換え指示が外部から入力されると、その指示を電圧パルス生成部１４１に送り、入力された指示に対応する電圧パルスを電圧パルス生成部１４１に出力させる。また、制御部１４２は、抵抗変化素子１０の特性が異常であるか否かの判断基準となる値が予め登録されている。そして、制御部１４２は、計測部１４３から評価値を受け取ると、その値を判断基準となる値と比較し、比較の結果、抵抗変化素子１０が異常であると判定すると、抵抗変化素子１０に対して復元処理を行うことを電圧パルス生成部１４１に指示する。復元処理を行うことで、抵抗変化素子１０において特性復元過程が行われる。復元処理を行うための電圧パルスの条件は制御部１４２に予め登録されている。
なお、ここでは、抵抗変化素子１０の特性が異常であるか否かの判断基準となる値が制御部１４２に登録されているとしたが、計測部１４３に登録されていてもよい。また、復元処理を行うための電圧パルスの条件が制御部１４２に登録されているとしたが、電圧パルス生成部１４１に登録されていてもよい。
また、第２電極１２側は、この形態で示したグラウンド線１５に限らず、別の回路やトランジスタが接続された形態もありうる。重要なのは、抵抗変化素子１０の第１電極１１と第２電極１２の間に抵抗変化素子１０を書き換えるための十分な電圧が印加されるための能力を有する書き換え電源回路１４であるということである。
また、図５では抵抗変化素子１０と書き換え電源回路１４が直接接続された形態で描かれているが、メモリ回路のように抵抗変化素子１０と書き換え電源回路１４の間に１または複数個のトランジスタが設けられていてもよい。
本実施形態の半導体装置は、第１の電圧パルスが入力されると高抵抗状態から低抵抗状態へと遷移し、第２の電圧パルスが入力されると低抵抗状態から高抵抗状態へと遷移する抵抗変化素子を有する半導体装置であり、抵抗変化素子の特性が意図した変化を示さない際に、抵抗変化素子に対して、第１または第２の電圧パルスと逆符号で、電圧値が所定の範囲内のいずれかの値に設定された電圧パルスを印加すると、抵抗変化素子にその特性を復元する過程が行われる。
また、本実施形態の半導体装置は、第１または第２の電圧パルスが入力された際に抵抗変化素子の特性の指標となる評価値を計測する手段を備え、計測手段で計測された評価値が、所定の値に達した時に、抵抗変化素子に対して、極性および電圧値が予め定められた電圧パルスを印加して、特性を復元する過程が行われてもよい。
また、本実施形態の半導体装置は、第１または第２の電圧パルスが入力された際に抵抗変化素子の特性の指標となる評価値を計測する手段を備え、計測手段で計測された評価値を予め設定した基準値と比較した結果、意図した特性が得られない際に、抵抗変化素子に対して、極性および電圧値が予め定められた電圧パルスを印加して、特性を復元する過程が行われてもよい。
上記極性および電圧値が予め定められた電圧パルスは、第１または第２の電圧パルスと逆符号で、電圧値が所定の範囲内のいずれかの値に設定された電圧パルスであってもよい。
そして、抵抗変化素子を低抵抗状態から高抵抗状態に変化させる動作をリセット動作と定義すると、評価値としてリセット動作後の抵抗値が計測され、抵抗変化素子を高抵抗状態から低抵抗状態に変化させる動作をセット動作と定義すると、評価値としてセット動作後の抵抗値が計測されてもよい。
上記特性を復元するために行われる過程においては、印加される電圧パルスの振幅が、情報を記録する際に印加される電圧パルスの電圧の絶対値の０．５倍以上３倍以下であることが好ましく、０．７５倍以上１．５倍以下であることがより好ましい。
また、本発明の別の形態の半導体装置は、第１の電圧パルスが入力されると高抵抗状態から低抵抗状態へと遷移し、第２の電圧パルスが入力されると低抵抗状態から高抵抗状態へと遷移する抵抗変化素子を有する半導体装置において、抵抗変化素子の特性が意図した変化を示さない際に、抵抗変化素子に対して、第１または第２の電圧パルスより大きな振幅の電圧パルスを印加して、特性を復元する過程が行われる。
上記特性を復元するために行われる過程においては、印加される電圧パルスの振幅が、情報を記録する際に印加される電圧パルスの電圧の１．０１倍以上３倍以下であることが好ましい。また、上記特性を復元するためのパルスが２回以上連続して印加されることが好ましい。
そして、上記特性を復元するために行われる過程の直後に、情報を記録する際に印加される電圧パルスの振幅が、通常の情報を記録する際に印加される電圧パルス振幅の３／４以下であることが好ましい。
また、抵抗変化素子に対して、第１電極および第２電極の間に、同符号の電圧を印加することにより、低抵抗状態と高抵抗状態との間を可逆的に変化させてもよい。
上述した本発明における、抵抗変化素子を有する半導体装置は、現在の集積回路形成の手法を用いて十分実現可能なものであり、関連する半導体装置の集積回路形成技術を有するものであれば、半導体装置の再生を問題なく行うことができる。所望のセット／リセット動作が起こらなくなってしまった抵抗変化素子に対して、本発明により明らかにされた半導体装置の再生方法を用いることにより、その抵抗変化素子を再度スイッチング可能な状態に再生し、抵抗変化素子だけでなく、その抵抗変化素子を有する半導体装置の寿命を延ばすことが可能になる。
本発明の半導体装置によれば、抵抗変化素子のスイッチング回数を数１００回程度から大幅に向上することができ、抵抗変化素子および抵抗変化素子を有する半導体装置の寿命を大幅に伸ばすことが可能となる。また、抵抗変化素子を利用し始めて比較的初期の段階でも、高抵抗状態から低抵抗状態へ遷移するスイッチング動作、すなわちセット動作が困難となる場合が生じた際に、再度スイッチング動作が可能な状態に戻すことが可能となる。これにより、抵抗変化素子および抵抗変化素子を有する半導体装置の歩留まりを大幅に向上することも可能となる。
上記した本発明の実施の形態についてさらに詳細に説明すべく、以下に、実施例を、図面を参照して詳細に説明する。
本発明者らは、以上の構成を有する半導体装置１中の抵抗変化素子で単極性動作を中心に検討を行った。膜厚が１００ナノメートル、材料がＮｉＯの可変抵抗体１３と、材料がＲｕの第１電極１１および第２電極１２を有する抵抗変化素子１０を作製した。
以下では、抵抗変化素子１０への電圧パルスの入力は、外部からの指示入力または制御部１４２の制御処理により書き換え電源回路１４が行うものとし、その詳細な説明を省略する。
図７は本実施例の半導体装置における抵抗変化素子の単極性動作の具体例を示すグラフである。
高抵抗状態から低抵抗状態へのセット動作では、例えば８ボルトの電圧振幅を有し、３００ナノ秒のパルスを印加すればよい。また、低抵抗状態から高抵抗状態へのリセット動作では、例えば３ボルトの電圧振幅を有し、５０マイクロ秒のパルスを印加すればよい。このような、セット動作およびリセット動作の条件で高抵抗状態と低抵抗状態の間の繰り返しスイッチングが実現可能となっている。
ところで、この抵抗変化素子１０では、繰り返して書き換え動作を行うと、数１００回程度までは、良好に高抵抗状態と低抵抗状態の間をスイッチングするが、その後に低抵抗状態から高抵抗状態への遷移、すなわちリセット動作が困難となり、スイッチング動作が起こらなくなるケースが多々生じた。その様子は図３に示したとおりである。
このような抵抗値の振る舞いは、抵抗変化素子１０および半導体装置１の寿命の観点から好ましくないが、抵抗変化素子１０に対して、次のような手法により、このような振る舞いを回復させ、スイッチング特性を復元することができることがわかった。
特性復元過程として、スイッチング動作が起こらなくなった抵抗変化素子１０に対して、通常、情報を記録する際に印加される電圧パルスとは逆符号の電圧パルスを印加することにより、スイッチング動作が起こらなくなった抵抗変化素子１０を再度スイッチング可能な状態にすることができる。このように、特性復元過程を行うことにより、抵抗変化素子１０および半導体装置１の寿命を大幅に伸ばすことが可能となる。
図８に、通常の単極性動作時のセット／リセット動作および特性復元過程に用いる電圧パルスを模式的に示した。また、図９には通常のセット／リセット動作、スイッチングが起こらなくなった状態、特性復元過程、および特性復元後の抵抗値の変遷を模式的に示した。
なお、リセット動作が困難になった場合の特性復元過程に必要な電圧振幅は、上記の膜厚を有する可変抵抗体１３の場合、−４ボルトから−２４ボルト程度で、より好ましくは−６ボルトから−１２ボルト程度であった。この場合の、通常のセット動作で必要な電圧振幅は８ボルト程度である。また、可変抵抗体１３となるＮｉＯの膜厚が５０ナノメートルの場合、高抵抗状態から低抵抗状態へのセット動作では、例えば４ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合の特性復元過程に必要な電圧振幅は、−２ボルトから−１２ボルト程度である。したがって、リセット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がセット動作の０．５倍から３倍程度、より好ましくは０．７５倍から１．５倍程度とすればよいことになる。
また、特性復元過程において印加するパルスの幅は、１ナノ秒と短いものから１秒と長いものまで、有効であることがわかった。なお、同じパルスを多数回入力すると、より確実な特性復元が可能であることもわかった。特性復元処理を実行する際、所定の時間内に電圧パルスを２回以上連続して抵抗変化素子１０に入力するとよい。
さらに、特性復元過程を行った素子において、直後に情報を記録する際には、印加する電圧パルスの振幅を通常の情報記録時に用いる電圧よりも低く設定することが好ましいことがわかった。例えば、上述した、１００ナノメートルの膜厚を有する可変抵抗体１３の場合、通常の情報記録時には８ボルトの電圧振幅を用い、特性復元過程では−４ボルトから−１２ボルトを用いるが、特性復元過程直後の情報記録時には、８ボルトの３／４以下すなわち６ボルト以下の電圧で十分セット動作が行えることがわかった。
なお、以上では、セット動作およびリセット動作の際に同符号の電圧を印加する、単極性動作の場合の特性復元過程について説明したが、以上の手法はセット動作とリセット動作の際に異なる符号の電圧を印加する、双極性動作の場合の特性復元過程にも拡張可能である。
図１０に、通常の双極性動作時のセット／リセット動作および特性復元過程に用いる電圧パルスを模式的に示した。
例えば、高抵抗状態から低抵抗状態へのセット動作では、８ボルトの電圧振幅を有し、３００ナノ秒のパルスを印加し、低抵抗状態から高抵抗状態へのリセット動作では、セット動作とは逆符号である−４ボルトの電圧振幅を有し１０マイクロ秒のパルスを印加するような場合について説明する。この場合において、低抵抗状態から高抵抗状態への遷移、すなわちリセット動作が困難となり、スイッチング動作が起こらなくなるケースが生じると、１００ナノメートルの膜厚を有する可変抵抗体１３では、特性復元過程に必要な電圧振幅は、−４ボルトから−２４ボルト程度で、より好ましくは−６ボルトから−１２ボルト程度であった。また、可変抵抗体１３となるＮｉＯの膜厚が５０ナノメートルの場合、高抵抗状態から低抵抗状態へのセット動作では、例えば４ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合の特性復元過程に必要な電圧振幅は、−２ボルトから−１２ボルト程度であった。したがって、リセット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がセット動作の０．５倍から３倍程度、より好ましくは０．７５倍から１．５倍程度とすればよいことになる。
続いて、本実施例において、別の再生方法を説明する。それは、特性変動を監視して、特性復元過程を行うようにするものである。
この再生方法では、リセット動作後に抵抗変化素子１０の抵抗値の評価を行う。これにより、抵抗変化素子１０のリセット動作が確実に行われたかを管理することが可能となり、特性復元過程を行うか否かを判断できるようになる。この再生方法の手順を図１１に示すフローチャートを参照して説明する。ここでは、書き換え電源回路１４の制御部１４２が図１１に示す手順で処理を実行する場合で説明する。
制御部１４２は、外部からリセット動作の指示が入力されると、電圧パルス生成部１４１にリセット動作のための電圧パルスを生成させ、電圧パルス生成部１４１は生成した電圧パルスを抵抗変化素子１０に印加する（ステップ１）。これにより、抵抗変化素子１０を低抵抗状態から高抵抗状態に変化させる。続いて、計測部１４３が抵抗値を計測し、計測値を制御部１４２に送信する。制御部１４２は、計測部１４３から計測値を受け取ると、計測値と設定値とを比較する（ステップ２）。設定値は、抵抗変化素子１０が正常にリセット動作した場合の抵抗値の下限値であり、制御部１４２に記録されている。
そして、制御部１４２は、リセット動作により抵抗変化素子１０が所望の高抵抗状態になっているかを調べるために、計測値が設定値よりも大きいか否かを判定する（ステップ３）。ステップ３において、抵抗変化素子１０の計測値がセット動作後の抵抗値程度の値であると、計測値が設定値よりも小さくなる。計測値が設定値よりも小さいことは、リセット動作が困難になっていることを示しており、意図している特性変化が得られていないことになる。そのため、制御部１４２は、抵抗変化素子１０に特性復元過程を起こさせる必要があると判断し、特性復元処理を実行する（ステップ４）。
一方、ステップ３において、抵抗変化素子１０の計測値がセット動作後の抵抗値よりも十分に高い値であると、計測値が設定値よりも大きくなる。計測値が設定値よりも大きいことは、リセット動作が正常に行われていることを示しており、意図している特性変化が得られていることになる。そのため、制御部１４２は、抵抗変化素子１０が正常な特性を示していると判断し、次の書き換え指示入力によるセット動作を行うまで（ステップ５）、待機する。
リセット動作が困難になり、スイッチングが起こらなくなってしまった抵抗変化素子１０に対して、このような再生方法を行うことで、抵抗変化素子１０を再度スイッチング可能な状態にすることが可能となることが示された。これは、抵抗変化素子１０をメモリ回路に適用した場合でも、フィールド・プログラマブル・ゲート・アレイなどに代表される書き換え可能なロジック回路に用いた場合でも、抵抗変化素子１０および抵抗変化素子１０を有する半導体装置１の寿命を延長することが可能となることを意味している。
実施例１では、可変抵抗体１３としてＮｉＯを用いたが、可変抵抗体１３の材料が異なると、示す挙動が異なってくることが判明した。本実例は、可変抵抗体の材料に実施例１の場合と異なる材料を用いた場合における、抵抗変化素子の再生方法に関する。
本実施例では、膜厚が１００ナノメートル、材料がＴｉＯ（Ｎ）の可変抵抗体１３と、材料がＲｕの第１電極１１および第２電極１２とを有する抵抗変化素子１０を用いた。
以下では、抵抗変化素子１０への電圧パルスの入力は、外部からの指示入力または制御部１４２の制御処理により書き換え電源回路１４が行うものとし、その詳細な説明を省略する。
本実施例の抵抗変化素子１０での単極性動作では、高抵抗状態から低抵抗状態へのセット動作では、例えば８ボルトの電圧振幅を有し、３００ナノ秒のパルスを印加すればよい。また、低抵抗状態から高抵抗状態へのリセット動作では、例えば３ボルトの電圧振幅を有し、５０マイクロ秒のパルスを印加すればよい。このような、セット動作およびリセット動作の条件で高抵抗状態と低抵抗状態の間の繰り返しスイッチングが実現可能となっている。
ところで、この抵抗変化素子１０では、繰り返して書き換え動作を行うと、数１００回程度までは、良好に高抵抗状態と低抵抗状態の間をスイッチングするが、その後に高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となり、スイッチング動作が起こらなくなるケースが多々生じた。ＮｉＯではリセット動作が困難になる現象が生じたが、ＴｉＯ（Ｎ）ではセット動作が困難になった点が実施例１との大きな相違である。
このような抵抗値の振る舞いは、抵抗変化素子１０および半導体装置１の寿命の観点から好ましくないが、抵抗変化素子１０に対して、次のような手法により、このような振る舞いを回復させ、スイッチング特性を復元することができることがわかった。
特性復元過程として、スイッチング動作が起こらなくなった抵抗変化素子１０に対して、通常、情報を記録する際に印加される電圧パルスとは逆符号の電圧パルスを印加することにより、スイッチング動作が起こらなくなった抵抗変化素子１０を再度スイッチング可能な状態にすることができる。このように、特性復元過程を行うことにより、抵抗変化素子１０および半導体装置１の寿命を大幅に伸ばすことが可能となる。
図１２に、通常の単極性動作時のセット／リセット動作および特性復元過程に用いる電圧パルスを模式的に示した。また、図１３には通常のセット／リセット動作、スイッチングが起こらなくなった状態、特性復元過程、および特性復元後の抵抗値の変遷を模式的に示した。
なお、セット動作が困難になった場合の特性復元過程に必要な電圧振幅は、上記の膜厚を有する可変抵抗体１３の場合、−１．５ボルトから−９ボルト程度で、より好ましくは−２．２５ボルトから−４．５ボルトであった。この場合の、通常のリセット動作で必要な電圧振幅は３ボルト程度である。また、可変抵抗体１３であるＴｉＯＮの膜厚が５０ナノメートルの場合、低抵抗状態から高抵抗状態へのリセット動作では、例えば１．５ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合の特性復元過程に必要な電圧振幅は、−０．７５ボルトから−４．５ボルト程度である。したがって、セット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がリセット動作の０．５倍から３倍程度、より好ましくは０．７５倍から１．５倍程度とすればよいことになる。
また、特性復元過程において印加するパルスの幅は、１ナノ秒と短いものから１秒と長いものまで、有効であることがわかった。なお、同じパルスを多数回入力すると、より確実な特性復元が可能であることもわかった。特性復元処理を実行する際、所定の時間内に電圧パルスを２回以上連続して抵抗変化素子１０に入力するとよい。
さらに、特性復元過程を行った素子において、直後に情報を消去する際には、印加する電圧パルスの振幅を通常の情報消去時に用いる電圧よりも低く設定することが好ましいことがわかった。例えば、上述した、１００ナノメートルの膜厚を有する可変抵抗体１３の場合、通常の情報消去時には３ボルトの電圧振幅を用い、特性復元過程では−１．５ボルトから−４．５ボルトを用いるが、特性復元過程直後の情報消去時には、３ボルトの３／４以下すなわち２．２５ボルト以下の電圧で十分セット動作が行えることがわかった。
なお、以上では、セット動作およびリセット動作の際に同符号の電圧を印加する、単極性動作の場合の特性復元過程について説明したが、以上の手法はセット動作とリセット動作の際に異なる符号の電圧を印加する、双極性動作の場合の特性復元過程にも拡張可能である。
例えば、高抵抗状態から低抵抗状態へのセット動作では、８ボルトの電圧振幅を有し３００ナノ秒のパルスを印加し、低抵抗状態から高抵抗状態へのリセット動作では、セット動作とは逆符号である−４ボルトの電圧振幅を有し１０マイクロ秒のパルスを印加するような場合について説明する。この場合において、高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となり、スイッチング動作が起こらなくなるケースが生じると、特性復元過程に必要な電圧振幅は、１００ナノメートルの膜厚を有する可変抵抗体１３の場合、８ボルトから１２ボルト程度であった。また、可変抵抗体１３であるＴｉＯＮの膜厚が５０ナノメートルの場合、低抵抗状態から高抵抗状態へのリセット動作では、例えば−２ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合、特性復元過程に必要な電圧振幅は、４ボルトから６ボルト程度であった。したがって、セット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がセット動作の２倍から３倍程度とすればよいことになる。
続いて、本実施例において、別の再生方法を説明する。それは、特性変動を監視して、特性復元過程を行うようにするものである。
この再生方法では、セット動作後に抵抗変化素子１０の抵抗値の評価を行う。これにより、抵抗変化素子１０のセット動作が確実に行われたかを管理することが可能となり、特性復元過程を行うか否かを判断できるようになる。
以下に説明する再生方法の手順は、図１１に示すフローチャートにおいて、ステップ１のセット動作とステップ５のリセット動作とが入れ替わり、ステップ３の設定値と不等号の向きが変わることを除いて、実施例１と同様になる。設定値は、抵抗変化素子１０が正常にセット動作した場合の抵抗値の上限値となる。以下では、図１１を参照しながら、その手順の概要を説明する。なお、制御部１４２が本再生方法を実行する場合は、実施例１の説明と同様になるため、その詳細な説明を省略する。
まず、ステップ１において、抵抗変化素子１０に対してセット動作を行う。すなわち、セット動作に必要な電圧パルスを抵抗変化素子１０に印加して、抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させる。続いて、抵抗変化素子１０の抵抗値を計測する。この際の抵抗変化素子１０の計測値と設定値とを比較し（ステップ２）、セット動作によって所望の低抵抗状態になっているかを判定する（ステップ３）。ステップ３において、抵抗変化素子１０の計測値がリセット動作後の抵抗値程度の値である場合、セット動作が困難になっていることを示しており、意図している特性変化が得られていないこととなり、特性復元過程が必要である。よって、このステップ３において、特性復元過程が必要と判定した場合、ステップ４に進み、特性復元過程を行う。一方で、抵抗変化素子１０の計測値がリセット動作後の抵抗値から十分に低くなっている場合は、次回のスイッチングが可能である（ステップ５）。
セット動作が困難で、スイッチングが起こらなくなってしまった抵抗変化素子に対して、このような再生方法を用いることで、抵抗変化素子１０を再度スイッチング可能な状態にすることができる。これは、抵抗変化素子１０をメモリ回路に適用した場合でも、フィールド・プログラマブル・ゲート・アレイなどに代表される書き換え可能なロジック回路に用いた場合でも、抵抗変化素子１０および抵抗変化素子１０を有する半導体装置１の寿命を延長することが可能となることを意味している。
実施例１および実施例２では、抵抗変化素子の書き換え回数が増えていくと、低抵抗状態から高抵抗状態に遷移するスイッチング動作、または高抵抗状態から低抵抗状態に遷移するスイッチング動作がある時点で起こらなくなるという症状に対する、抵抗変化素子の再生方法を示した。
スイッチング動作が起こらなくなる症状は、スイッチング動作を多数回繰り返した後の段階に限らず、スイッチング動作を多数回繰り返す前の、抵抗変化素子を利用し始めて比較的初期の段階でも起こりうることがわかった。抵抗変化素子を利用し始めて比較的初期の段階でも、高抵抗状態から低抵抗状態に遷移するスイッチング動作であるセット動作が困難となる場合が生じることもわかった。本実施例は、初期段階でスイッチング動作ができなくなってしまった抵抗変化素子の再生方法に関するものである。
本実施例では、膜厚が１００ナノメートル、材料がＮｉＯの可変抵抗体１３と、材料がＲｕの第１電極１１および第２電極１２を有する抵抗変化素子１０を用いて説明する。以下では、抵抗変化素子１０への電圧パルスの入力は、外部からの指示入力または制御部１４２の制御処理により書き換え電源回路１４が行うものとし、その詳細な説明を省略する。
本実施例の抵抗変化素子１０での単極性動作では、図７に示したように、高抵抗状態から低抵抗状態へのセット動作では、例えば８ボルトの電圧振幅を有し３００ナノ秒のパルスを印加すればよい。また、低抵抗状態から高抵抗状態へのリセット動作では、例えば３ボルトの電圧振幅を有し５０マイクロ秒のパルスを印加すればよい。このような、セット動作およびリセット動作の条件で高抵抗状態と低抵抗状態の間の繰り返しスイッチングが実現可能となっている。
ところで、この抵抗変化素子１０では、抵抗変化素子１０を利用し始めて比較的初期の段階に、高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となり、スイッチング動作が起こらなくなるケースが多々生じた。このようなケースは抵抗変化素子１０および半導体装置１の歩留まりの観点から好ましくないが、抵抗変化素子１０に対して、次のような手法により、このような振る舞いを回復させ、スイッチング特性を復元することができることがわかった。
特性復元過程として、スイッチング動作が起こらなくなった抵抗変化素子１０に対して、通常、情報を記録する際に印加される電圧パルスより大きな電圧振幅を有する電圧パルスを印加することにより、スイッチング動作が起こらなくなった抵抗変化素子１０を再度スイッチング可能な状態にすることができる。このように、特性復元過程を行うことにより、抵抗変化素子１０および半導体装置１の歩留まりを大幅に伸ばすことが可能となる。
図１４に、通常の単極性動作時のセット／リセット動作および特性復元過程に用いる電圧パルスを模式的に示した。また、図１５には通常のセット／リセット動作、スイッチングが起こらなくなった状態、特性復元過程、および特性復元後の抵抗値の変遷を模式的に示した。
なお、セット動作が困難になった場合の特性復元過程に必要な電圧振幅は、上記の膜厚を有する可変抵抗体１３の場合、８．１ボルトから２４ボルト程度で、より好ましくは８．８ボルトから１８ボルト程度であった。この場合の、通常のセット動作で必要な電圧振幅は８ボルト程度である。また、可変抵抗体１３となるＮｉＯの膜厚が５０ナノメートルの場合、高抵抗状態から低抵抗状態へのセット動作では、例えば４ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合の特性復元過程に必要な電圧振幅は、４．０５ボルトから１２ボルト程度である。したがって、セット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がセット動作の１．０１倍から３倍程度とすればよいことになる。
また、特性復元過程において印加するパルスの幅は、１ナノ秒と短いものから１秒と長いものまで、有効であることがわかった。また、同じパルスを多数回入力すると、より確実な特性復元が可能であることもわかった。特性復元処理を実行する際、所定の時間内に電圧パルスを２回以上連続して抵抗変化素子１０に入力するとよい。
さらに、特性復元過程を行った素子において、直後に情報を記録する際には、印加する電圧パルスの振幅を通常の情報記録時に用いる電圧よりも低く設定することが好ましいことがわかった。直後に印加する電圧パルスの振幅は、実施例１または実施例２と同様に、情報の書き換えの際に印加される電圧パルスの振幅の３／４程度あればよい。
なお、以上では、セット動作およびリセット動作の際に同符号の電圧を印加する、単極性動作の場合の特性復元過程について説明したが、以上の手法はセット動作とリセット動作の際に異なる符号の電圧を印加する、双極性動作の場合の特性復元過程にも拡張可能である。
例えば、高抵抗状態から低抵抗状態へのセット動作では、８ボルトの電圧振幅を有し３００ナノ秒のパルスを印加し、低抵抗状態から高抵抗状態へのリセット動作では、セット動作とは逆符号である−４ボルトの電圧振幅を有し１０マイクロ秒のパルスを印加するような場合について説明する。この場合において、高抵抗状態から低抵抗状態への遷移、すなわちセット動作が困難となり、スイッチング動作が起こらなくなるケースが生じると、特性復元過程に必要な電圧振幅は、１００ナノメートルの膜厚を有する可変抵抗体１３の場合、８．１ボルトから２４ボルト程度であった。また、可変抵抗体１３であるＮｉＯの膜厚が５０ナノメートルの場合、高抵抗状態から低抵抗状態へのセット動作では、例えば４ボルトの電圧振幅を有するパルスを印加すればよかったが、この場合の特性復元過程に必要な電圧振幅は、４．０５ボルトから１２ボルト程度であった。したがって、セット動作が困難になった場合の特性復元過程では、符号が逆で電圧振幅の絶対値がセット動作の１．０１倍から３倍程度とすればよいことになる。
続いて、本実施例において、別の再生方法を説明する。それは、特性変動を監視して、特性復元過程を行うようにするものである。
この再生方法では、セット動作後に抵抗変化素子１０の抵抗値の評価を行う。これにより、抵抗変化素子１０のセット動作が確実に行われたかを管理することが可能となり、特性復元過程を行うか否かを判断できるようになる。
以下に説明する再生方法の手順は、図１１に示すフローチャートにおいて、ステップ１のセット動作とステップ５のリセット動作とが入れ替わり、ステップ３の設定値と不等号の向きが変わることを除いて、実施例１と同様になる。設定値は、抵抗変化素子１０が正常にセット動作した場合の抵抗値の上限値となる。以下では、図１１を参照しながら、その手順の概要を説明する。なお、制御部１４２が本再生方法を実行する場合は、実施例１の説明と同様になるため、その詳細な説明を省略する。
まず、ステップ１において、抵抗変化素子１０に対してセット動作を行う。すなわち、セット動作に必要な電圧パルスを印加して、抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させる。続いて、抵抗変化素子１０の抵抗値を計測する。この際の抵抗変化素子１０の計測値と設定値とを比較し（ステップ２）、セット動作によって所望の低抵抗状態になっているかを判定する（ステップ３）。ステップ３において、抵抗変化素子１０の計測値がリセット動作後の抵抗値程度の値である場合、セット動作が困難になっていることを示しており、意図している特性変化が得られていないこととなり、特性復元過程が必要である。よって、このステップ３において、特性復元過程が必要と判定した場合、ステップ４に進み、特性復元過程を行う。一方で、抵抗変化素子１０の計測値がリセット動作後の抵抗値から十分に低くなっている場合は、次回のスイッチングが可能である（ステップ５）。
利用し始めて比較的初期の段階に抵抗変化素子１０のセット動作が困難になり、スイッチングが起こらなくなってしまった抵抗変化素子１０に対して、このような再生方法を用いることで、抵抗変化素子１０を再度スイッチング可能な状態にすることが可能となることが示された。なお、この手法は、繰り返し動作を多数回行った後に、セット動作が困難になった場合でも適用可能である。これは、抵抗変化素子１０をメモリ回路に適用した場合でも、フィールド・プログラマブル・ゲート・アレイなどに代表される書き換え可能なロジック回路に用いた場合でも、抵抗変化素子１０および抵抗変化素子１０を有する半導体装置１の歩留まりを向上し、寿命を延長することが可能となることを意味している。
また、本実施例では、利用し始めて比較的初期の段階に抵抗変化素子１０のセット動作が困難になった場合における、抵抗変化素子１０の特性復元処理について説明したが、リセット動作が困難になった場合にも、本実施例の再生方法を適用してもよい。
上述したように、電極に電圧を印加することで膜中の電気抵抗を低抵抗状態と高抵抗状態の間で切り替えることが可能な抵抗変化素子を有する半導体装置に関して、データの書き換えを繰り返し行ったところ、セット動作・リセット動作が困難となり、高抵抗状態または低抵抗状態のいずれかに固定され、所望の動作が得られなくなった際に、本発明にかかる実施例１から３で説明した、半導体装置の再生方法により、抵抗変化素子を再度スイッチング動作が可能な状態にすることができた。
本発明により、抵抗変化素子およびそれを有する半導体装置の寿命を延ばすことが可能となる。また、抵抗変化素子およびそれを有する半導体装置の歩留まりを向上することも可能となる。この抵抗変化素子の適用範囲は、抵抗変化素子をマトリクス上に並べて構成される半導体記憶装置、および抵抗変化素子を第１回路と第２回路を接続するスイッチとして用いる半導体装置まで、広範囲に及ぶと期待できる。
また、抵抗変化素子としては、前述したＲｅＲＡＭ以外にも、様々な構成がある。その他の構成の抵抗変化素子であっても、書き換え可能回数が有限であり、データを記録する際に用いる電圧と逆符号のパルスによって特性を回復されることが可能である抵抗変化素子であれば、本発明を適用することが可能である。また、書き換え可能回数が有限であり、データを記録する際に用いる電圧より大きな電圧振幅を有するパルスによって特性を回復されることが可能である抵抗変化素子であれば、本発明を適用することが可能である。
以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
なお、この出願は、２００８年５月３０日に出願された日本出願の特願２００８−１４２４５３の内容が全て取り込まれており、この日本出願を基礎として優先権を主張するものである。
１ 半導体装置
１０ 抵抗変化素子
１１ 第１電極
１２ 第２電極
１３ 可変抵抗体
１４ 書き換え電源回路
１５ グラウンド線
１４１ 電圧パルス生成部
１４２ 制御部
１４３ 計測部

Claims (18)

  1. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子を含み、
    前記抵抗変化素子は、前記第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、前記第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスが入力される復元処理が行われると、前記特性に復元する、半導体装置。
  2. 前記第１または第２の電圧パルスが入力されたときの前記抵抗変化素子の特性の指標となる評価値を計測する計測部を有し、
    前記計測部で計測された前記評価値が予め設定された値に達したときに、極性および電圧値が予め定められた電圧パルスが前記抵抗変化素子に印加されることで、前記復元処理が行われる、請求の範囲第１項に記載の半導体装置。
  3. 前記第１または第２の電圧パルスが入力されたときの前記抵抗変化素子の特性の指標となる評価値を計測する計測部を有し、
    前記計測部で計測された前記評価値と予め決められた基準値とが比較され、比較の結果、前記抵抗変化素子が前記特性を示さなければ、極性および電圧値が予め定められた電圧パルスが前記抵抗変化素子に印加されることで、前記復元処理が行われる、請求の範囲第１項に記載の半導体装置。
  4. 前記極性および電圧値が予め定められた電圧パルスが前記第３の電圧パルスと同等である、請求の範囲第２項または第３項に記載の半導体装置。
  5. 前記第１の電圧パルスが前記抵抗変化素子に入力されると、前記計測部は、該抵抗変化素子の抵抗値を前記評価値として計測する、請求の範囲第２項または第３項に記載の半導体装置。
  6. 前記第２の電圧パルスが前記抵抗変化素子に入力されると、前記計測部は、該抵抗変化素子の抵抗値を前記評価値として計測する、請求の範囲第２項または第３項に記載の半導体装置。
  7. 前記計測部が計測した前記評価値に基づいて、前記抵抗変化素子に対して前記復元処理を行うか否かを判定する制御部をさらに有する、請求の範囲第２項から第６項のいずれか１項記載の半導体装置。
  8. 前記第３の電圧パルスの振幅が、前記第１または第２の電圧パルスの振幅の絶対値の０．５倍以上３倍以下である、請求の範囲第１項から第７項のいずれか１項に記載の半導体装置。
  9. 前記第３の電圧パルスの振幅が、前記第１または第２の電圧パルスの振幅の絶対値の０．７５倍以上１．５倍以下である、請求の範囲第８項に記載の半導体装置。
  10. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子を含み、
    前記抵抗変化素子は、前記第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、入力された電圧パルスよりも振幅の大きい第３の電圧パルスが入力される復元処理が行われると、前記特性に復元する、半導体装置。
  11. 前記第３の電圧パルスの振幅が、前記第１または第２の電圧パルスの振幅の１．０１倍以上３倍以下である、請求の範囲第１０項に記載の半導体装置。
  12. 前記第３の電圧パルスが２回以上連続して前記抵抗変化素子に入力される、請求の範囲第１項から第１１項のいずれか１項に記載の半導体装置。
  13. 前記抵抗変化素子に前記復元処理が行われた後に初めに前記第１または第２の電圧パルスが入力される際、該抵抗変化素子に入力される電圧パルスの振幅が該第１または第２の電圧パルスの振幅の３／４である、請求の範囲第１項から第１１項のいずれか１項に記載の半導体装置。
  14. 前記第１および第２の電圧の正負が同じ符号である、請求の範囲第１項から第１３項のいずれか１項記載の半導体装置。
  15. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子に対して、電圧パルスを入力する電圧パルス生成部と、
    前記抵抗変化素子に前記第１または第２の電圧パルスが入力されても、該抵抗変化素子の抵抗状態が遷移しないとき、前記第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスを前記抵抗変化素子に入力する復元処理を前記電圧パルス生成部に行わせる制御部と、
    を有する素子再生回路。
  16. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子に対して、電圧パルスを入力する電圧パルス生成部と、
    前記抵抗変化素子に前記第１または第２の電圧パルスが入力されても、抵抗状態が遷移しないとき、入力された電圧パルスよりも振幅の大きい第３の電圧パルスを前記抵抗変化素子に入力する復元処理を前記電圧パルス生成部に行わせる制御部と、
    を有する素子再生回路。
  17. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子の再生方法であって、
    前記抵抗変化素子に前記第１または第２の電圧パルスを入力し、
    前記抵抗変化素子に前記第１または第２の電圧パルスを入力しても、該抵抗変化素子の抵抗状態が遷移しないとき、前記第１または第２の電圧パルスに対して正負の符号が逆で、かつ、電圧振幅が所定の値に設定された第３の電圧パルスを前記抵抗変化素子に入力する、素子再生方法。
  18. 第１の電圧パルスが入力されると第１の抵抗状態から該第１の抵抗状態よりも抵抗値の低い第２の抵抗状態に遷移し、第２の電圧パルスが入力されると前記第２の抵抗状態から前記第１の抵抗状態に遷移する特性を有する抵抗変化素子の再生方法であって、
    前記抵抗変化素子に前記第１または第２の電圧パルスを入力し、
    前記抵抗変化素子に前記第１または第２の電圧パルスが入力しても、抵抗状態が遷移しないとき、入力した電圧パルスよりも振幅の大きい第３の電圧パルスを前記抵抗変化素子に入力する、素子再生方法。
JP2010514559A 2008-05-30 2009-05-29 半導体装置、素子再生回路および素子再生方法 Pending JPWO2009145308A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008142453 2008-05-30
JP2008142453 2008-05-30
PCT/JP2009/059882 WO2009145308A1 (ja) 2008-05-30 2009-05-29 半導体装置、素子再生回路および素子再生方法

Publications (1)

Publication Number Publication Date
JPWO2009145308A1 true JPWO2009145308A1 (ja) 2011-10-20

Family

ID=41377177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010514559A Pending JPWO2009145308A1 (ja) 2008-05-30 2009-05-29 半導体装置、素子再生回路および素子再生方法

Country Status (2)

Country Link
JP (1) JPWO2009145308A1 (ja)
WO (1) WO2009145308A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778125B1 (ja) * 2010-02-02 2011-09-21 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
US8593853B2 (en) 2010-03-30 2013-11-26 Panasonic Corporation Nonvolatile storage device and method for writing into the same
JP5204825B2 (ja) * 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
JP5490961B2 (ja) * 2011-03-14 2014-05-14 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US8867259B2 (en) 2011-08-11 2014-10-21 Panasonic Corporation Method of programming variable resistance nonvolatile memory element
JP5634367B2 (ja) 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
JP5400253B1 (ja) * 2012-03-23 2014-01-29 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5867264B2 (ja) * 2012-04-24 2016-02-24 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
JP5838353B2 (ja) * 2013-03-18 2016-01-06 パナソニックＩｐマネジメント株式会社 抵抗変化素子の評価方法、評価装置、検査装置、及び不揮発性記憶装置
CN109410997B (zh) 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
CN109427392B (zh) 2017-09-01 2021-01-12 华邦电子股份有限公司 电阻式存储装置及其写入方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696715B2 (ja) * 2005-06-21 2011-06-08 ソニー株式会社 記憶装置及び記憶装置の駆動方法
JP4701862B2 (ja) * 2005-06-22 2011-06-15 ソニー株式会社 記憶装置の初期化方法
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
WO2009145308A1 (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
WO2009145308A1 (ja) 半導体装置、素子再生回路および素子再生方法
US8737115B2 (en) Method of forming process for variable resistive element and non-volatile semiconductor memory device
JP4385778B2 (ja) 記憶装置
KR100755409B1 (ko) 저항 메모리 소자의 프로그래밍 방법
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
EP2641331B1 (en) Method and circuit for switching a memristive device
JP5969991B2 (ja) 抵抗性メモリーデバイスの書き込み及び消去スキーム
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP5156060B2 (ja) 不揮発性半導体記憶装置
JP4607252B2 (ja) 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
JP4774109B2 (ja) 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
JP2008210441A (ja) 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置
JP5201138B2 (ja) 半導体装置及びその駆動方法
JP2013004655A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2012069220A (ja) 半導体記憶装置
JP2011198445A (ja) 半導体記憶装置
CN101685669B (zh) 相变式存储装置和其操作方法
JP5369071B2 (ja) 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US11682456B2 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
JP5638424B2 (ja) 半導体記憶装置、並びに、メモリセルの書き換え方法
JP2011009344A (ja) 不揮発性可変抵抗素子のフォーミング方法