JP5969991B2 - 抵抗性メモリーデバイスの書き込み及び消去スキーム - Google Patents

抵抗性メモリーデバイスの書き込み及び消去スキーム Download PDF

Info

Publication number
JP5969991B2
JP5969991B2 JP2013515455A JP2013515455A JP5969991B2 JP 5969991 B2 JP5969991 B2 JP 5969991B2 JP 2013515455 A JP2013515455 A JP 2013515455A JP 2013515455 A JP2013515455 A JP 2013515455A JP 5969991 B2 JP5969991 B2 JP 5969991B2
Authority
JP
Japan
Prior art keywords
voltage
current
resistive memory
resistive
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013515455A
Other languages
English (en)
Other versions
JP2013537678A (ja
Inventor
ハゴップ ナザリアン，
ハゴップ ナザリアン，
サン ヒョン ジョー，
サン ヒョン ジョー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crossbar Inc
Original Assignee
Crossbar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crossbar Inc filed Critical Crossbar Inc
Publication of JP2013537678A publication Critical patent/JP2013537678A/ja
Application granted granted Critical
Publication of JP5969991B2 publication Critical patent/JP5969991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Description

関連出願へのクロスリファレンス
適用なし
本発明は、抵抗性メモリーセルを含む不揮発性メモリーデバイスをプログラム及び消去する方法及び装置に関する。
抵抗性ランダムアクセスメモリー(RRAM)は、超高密度不揮発性情報ストレージ用の潜在的候補として、最近、関心を集めている。典型的なRRAMデバイスは、一対の電極の間に提供される絶縁体層を有し、電気パルス誘起ヒステリック抵抗スイッチング効果を示す。
抵抗スイッチングは、二元酸化物(例：NiO及びTiO2)内でのジュール加熱及び電気化学プロセス、又は酸化物、カルコゲナイド及びポリマーを含むイオン導電体に対する酸化還元プロセスによる絶縁体内での導電性フィラメントの形成によって説明されてきた。抵抗スイッチングは、TiO2及びアモルファスシリコン(a-Si)膜内でのイオンのフィールドアシスト拡散によっても説明されてきた。
a-Si構造の場合、金属イオンのシリコン内への電界誘起拡散は、a-Si構造の抵抗を低減する導電性フィラメントの形成を引き起こす。このフィラメントは、バイアス（又はプログラム）電圧が除去された後にも残る。これによってデバイスに不揮発性特性が与えられる。フィラメントは、逆の極性の印加電圧の駆動力下での、金属電極へのイオンの逆流によって除去可能である。
a-Si構造に基づく、特にポリシリコン上に形成される抵抗性デバイスは、典型的には良好な耐久性又はライフサイクルを示す。しかしながら、抵抗性デバイスの耐久性は、過剰なバイアス電圧が書き込み及び消去サイクルでの間に印加されると短縮される場合がある。その理由の一部は、ジュール加熱及びa-Si構造での不要に多数の金属イオンの移動である。さらに、一般に、RRAMデバイス収率は、エレクトロフォーミングプロセスによって影響される。このプロセスの間には、より大きい電圧(又は電流)信号がデバイスへ印加されて、導電経路の主要部が絶縁性スイッチング層内に形成される。
本発明は、不揮発性メモリーデバイス（例：抵抗性メモリーデバイス）に関し、より詳しくは、メモリーセルを通じて流れる電流の変化に基づいてメモリーセルへのバイアス電圧(又は電流)を制御することによってデバイス内の抵抗性メモリーセルをプログラム及び消去する方法及び装置に関する。
一実施形態では、二端子抵抗性メモリーデバイスをプログラムする方法であって、この方法は、デバイスの抵抗性メモリーセルの第１電極へバイアス電圧(又はバイアス電流)を印加すること、セルを通じて流れる電流を測定すること、及び測定された電流が所定の値と同じか又はそれよりも大きい場合にバイアス電圧の印加を停止することを含む。
他の実施形態では、スイッチングデバイス内に導電体フィラメント構造を形成する方法は、抵抗性スイッチングデバイスを提供すること、スイッチングデバイスへ電圧を印加し、電圧がデバイスへ印加されている間にスイッチングデバイス内の電流を測定すること、印加される電圧を傾斜率を使用して増大させること、電圧を増大させる間に電圧対電流プロット（このプロットは、傾きを備える。）を得ること、導電体フィラメント構造を形成する閾値電圧（この閾値電圧は、傾きが変化するか又は所定の値よりも大きくなる電圧である。）を得ること、電圧がほぼ閾値電圧になったと決定されると電圧の印加を停止することを含み、前記導電体フィラメント構造は、電圧がスイッチングデバイスへ印加されるにつれてスイッチング素子内に形成される。電圧がほぼ閾値電圧になったと決定された後に、電圧がある時間遅延の後に停止される。
他の実施形態では、スイッチングデバイス内に導電体フィラメント構造を形成する方法は、上部電極、スイッチング素子、及び下部電極を含む抵抗性スイッチングデバイスを提供すること、スイッチングデバイスへ複数の電圧パルス（電圧パルスの電圧は、経時的に増大する。）を印加し、各電圧パルスがデバイスへ印加されている間にスイッチングデバイス内の電流を測定すること、各電圧パルスが印加されたときに電流変化率を得ること、電流変化率が所定の値と同じかそれより大きい場合にデバイスの抵抗値を測定すること、測定された抵抗値が所定の抵抗値より低い場合に電圧パルスを印加することを停止する終了プロセスを開始することを含む。導電体フィラメント構造は、電圧パルスがスイッチングデバイスへ印加されるにつれてスイッチング素子内に形成される。一実装では、電圧パルスの電圧は、時間の関数として線形に増大する。他の実装では、電圧パルスの電圧は、時間の関数として規定された方法で増大する。さらに他の実装では、終了プロセスは、終了プロセスが開始された後に、ある時間遅延で完了し、電圧パルスの印加を停止する。
他の実施形態では、スイッチングデバイス内に導電体フィラメント構造を形成する方法は、上部電極、スイッチング素子、及び下部電極を含む抵抗性スイッチングデバイスを提供すること、所定の電圧を所定の期間デバイスへ印加すること、デバイス内の電流変化率を時間の関数として所定の期間内に測定すること、電流変化率が所定の値より大きい場合に所定の電圧を印加することを停止する終了プロセスを開始すること、電流変化率が所定の値より小さい場合に所定の電圧の印加を継続することを含む。スイッチングデバイスへ所定の電圧が印加されるにつれて導電体フィラメント構造がスイッチング素子内に形成される。
さらに別の実施形態では、スイッチングデバイス内に導電体フィラメント構造を形成する方法は、上部電極、スイッチング素子、及び下部電極を含む抵抗性スイッチングデバイスを提供すること、所定の電流を所定の期間デバイスへ印加すること、デバイスをまたがる電圧の変化率を時間の関数として所定の期間内に測定すること、デバイスをまたがって降下する電圧の変化率が所定の値より大きい場合に所定の電流を印加することを停止する終了プロセスを開始すること、デバイスをまたがって降下する電圧の変化率が所定の値より小さい場合に所定の電流の印加を継続することを含む。スイッチングデバイスへ電流が印加されるにつれて導電体フィラメント構造がスイッチング素子内に形成される。
さらに別の実施形態では、スイッチングデバイス内に導電体フィラメント構造を形成する方法は、上部電極、スイッチング素子、及び下部電極を含む抵抗性スイッチングデバイスを提供すること、スイッチングデバイスへ複数の電流パルスを印加し、電流パルスのそれぞれがデバイスへ印加されている間にスイッチングデバイスをまたがって電圧を測定すること、電流パルスの電流を経時的に増大させること、電圧変化率が所定の値より大きい場合にデバイスの抵抗値を測定すること、測定された抵抗値が所定の抵抗値より低い場合に終了プロセスを開始することを含む。導電体フィラメント構造は、電流パルスがスイッチングデバイスへ印加されるにつれてスイッチング素子内に形成される。一実装では、電流パルスの電流は、時間の関数として線形に増大する。他の実装では、電流パルスの電流は、時間の関数として規定された方法で増大する。他の実装では、終了プロセスは、終了プロセスが開始された後に、ある時間遅延で完了する。
１又は複数の実施形態の詳細は、添付図面と以下の説明で述べる。他の特徴、目的、利点は、説明及び図面、及び請求項から明らかであろう。
添付図面を用いて、以下、例示的実施形態の説明を行う。同様の要素には同様の符号を付している。
図1は、本発明の一実施形態による下部電極、スイッチング媒体、及び上部電極を含む不揮発性メモリーデバイスを示す。
図2は、本発明の一実施形態によるデバイスの抵抗スイッチング特性を示す。
図3Aは、上部電極へプログラム電圧Vpthを印加することによってON状態にされた二端子デバイスを示す。
図3Bは、上部電極へ消去電圧Vethを印加することによってOFF状態にされた二端子デバイスを示す。
図4は、本発明の一実施形態による非晶質又はアモルファスシリコン(a-Si)ベースのクロスバーメモリーアレイ400を示す。
図5は、本発明の一実施形態による制御回路及びセルアレイを含む不揮発性メモリーデバイスのブロック図を示す。
図6Aは、本発明の一実施形態による不揮発性メモリーデバイスのプログラムサイクルと関連した電流-電圧曲線を示す。
図6Bは、本発明の一実施形態による不揮発性メモリーデバイスのプログラム及び消去サイクルについての電流-電圧曲線を示す。
図7は、本発明の一実施形態による不揮発性メモリーデバイスをプログラムする回路を示す。
図8は、本発明の一実施形態による図7の回路の波形図を示す。
図1は、本発明の一実施形態による下部電極102、スイッチング媒体104、及び上部電極106を含む不揮発性メモリーデバイス100を示す。スイッチング媒体104は、適切な制御回路を使用して種々の値に選択的に設定可能であり且つリセット可能である抵抗を示す。デバイス100は、本実施形態では二端子抵抗性ランダムアクセスメモリー(RRAM)である。当業者が理解するように、デバイス100は、プログラム可能な可変キャパシタ又は他のタイプのデバイスとしても利用可能である。
RRAMは、上部と下部電極の間に提供されるスイッチング媒体を有する二端子デバイスである。スイッチング媒体の抵抗は、電極へ電気信号を印加することによって制御可能である。電気信号は、電流ベース又は電圧ベースであってもよい。本明細書において、用語「RRAM」又は「抵抗性メモリーデバイス」は、電気信号を印加することによってスイッチング媒体の強誘電性、磁化及び相の変化なしで抵抗が制御可能であるスイッチング媒体を用いるメモリーデバイスを意味する。
本実施形態では、デバイス100は、アモルファスシリコンベースのRRAMであり、スイッチング媒体104としてアモルファスシリコン(a-Si)を用いる。スイッチング媒体104の抵抗は、印加された電圧に従ったa-Siスイッチング媒体内での導電性フィラメントの形成又は回収に従って変化する。上部電極106は、銀(Ag)を含む導電層であり、a-Si構造内のフィラメント形成イオンのソースとして機能する。本実施形態では銀を用いたが、上部電極106は、種々の他の適切な金属（例：金(Au)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、及びコバルト(Co)）から形成可能であると理解されるであろう。下部電極102は、a-Si構造の下端面に接触するボロンドープ又は他のp型ポリシリコン電極である。
図2は、本発明の一実施形態によるデバイス100の抵抗スイッチング特性を示す。スイッチング媒体104は、二極性スイッチングメカニズムを示す。スイッチング媒体104の抵抗は、上部及び下部電極106及び102を介してスイッチング媒体104へ印加された電流信号の極性及び大きさに従って変化する。デバイス100は、プログラム閾値電圧(又はプログラム電圧)Vpthと同じか又はそれよりも大きい正電圧が印加されるとON状態(低抵抗状態)に変化する。一実施形態では、プログラム電圧は、スイッチング媒体104及び上部電極106用いられる材料に従って2ボルト〜5ボルトの間の範囲である。デバイス100は、消去閾値電圧(又は消去電圧)Vethと同じか又はそれよりも大きい負電圧が印加されるとOFF状態(高抵抗状態)に戻る。一実施形態では、消去電圧は、-2ボルト〜-5ボルトの範囲である。印加された電圧が２つの閾値電圧Vpth及びVethの間の場合は、デバイス状態は、影響されない。これによって、低電圧読み出しプロセスが可能になる。デバイス100が、一旦、特定の抵抗状態に設定されると、デバイス100は、電力なしで、ある期間(又は保持時間)情報を保持する。
図3A及び3Bは、本発明の一実施形態によるON及びOFF状態の間のデバイス100のスイッチングメカニズムを示す。a-Si媒体104でのスイッチングは、a-Si媒体104内のフィラメント領域での導電性フィラメント又は複数のフィラメントの形成及び回収に基づく。この形成及び回収は、デバイス100の電極102及び106へ印加されたプログラム及び消去電圧に従って生じる。
図3A は、上部電極106へプログラム電圧Vpthを印加することによってON状態にされたデバイス100を示す。スイッチング媒体104は、a-Siからなり、下部電極102と上部電極106の間に提供される。スイッチング媒体104の上側部分は、上部電極から下部電極102の上方約10nmへ延びる金属領域(又は導電性経路)302を含む。金属領域302は、エレクトロフォーミングプロセスの間にその後のスイッチング電圧（例：3~5V）よりわずかに大きい電圧が上部電極106へ印加されたときに、形成される。この大きい電圧により、上部電極106から下部電極102に向かう金属イオンの電界誘起拡散が生じ、これによって連続的導電性経路303が形成される。スイッチング媒体104の下側部分は、フィラメント領域304を規定する。フィラメント305は、エレクトロフォーミングプロセス後にプログラム電圧Vpthが印加されると形成される。領域303及び305は、エレクトロフォーミングプロセスの間に一緒に形成してもよい。フィラメント305は、スイッチング媒体104の下側部分にある欠陥部位にトラップされた一連の金属粒子を備える。金属粒子は、多くの金属イオンを金属領域302から下部電極102に向かって押し出すのに十分な活性化エネルギーを印加されたプログラム電圧Vpthが提供したときに欠陥部位にトラップされる。
フィラメント305は、金属領域302にある経路303とは違って、非導電性スイッチング媒体によって互いに分離され且つ連続的導電性経路を規定しない一群の金属粒子で構成されると信じられている。フィラメント305は、実装に従って約2-10nm延びる。ON状態での導電メカニズムは、フィラメント305内の金属粒子を通じた電子トンネリングである。デバイス抵抗は、金属粒子306と下部電極102の間のトンネリング抵抗によって支配される。金属粒子306は、フィラメント領域304にある金属粒子で下部電極102に最も近いものであり、ON状態でフィラメント領域304にある最後の金属粒子である。
図3Bは、上部電極へ消去電圧Vethを印加することによってオフ状態にされたデバイス100を示す。消去電圧は、a-Siの欠陥部位にトラップされた金属粒子を除去するのに十分な電磁力を加え、フィラメント領域304からのフィラメントの少なくとも一部を回収する。オフ状態で下部電極に最も近い金属粒子308は、オン状態の間の金属粒子306よりも長い距離で下部電極から分離される。金属粒子308と下部電極の間の距離が増大するので、デバイス100は、オン状態よりも高抵抗状態になる。一実施形態では、オン/オフ状態の間の抵抗比は10E3〜10E7の範囲にある。デバイス100は、オン状態では抵抗器のように振る舞い、オフ状態ではキャパシターのように振舞う(つまり、スイッチング媒体は、オフ状態では、有意な量の電流を流さず、誘電体のように振舞う。）。ある実装では、抵抗は、オン状態では10E5Ωであり、オフ状態では10E10Ωである。他の実装では、抵抗は、オン状態では10E4Ωであり、オフ状態では10E9Ωである。さらに他の実装では、抵抗は、オフ状態では少なくとも10E7Ωである。
一実施形態では、デバイス100は、制御可能な10nA-10mAのON状態電流及び10E6より大きい耐久性を示す。しかしながら、デバイス100は、室温で比較的短い6年の保持時間を示す。デバイス100の低保持時間の一つの理由は、フィラメント領域304にある欠陥部位にトラップされた金属粒子が少ないことであると信じられている。フィラメント領域304にある金属粒子が少ないと、少数の金属粒子を取り除くと、デバイス100の抵抗が大きく増大し、デバイス100がON状態からOFF状態へスイッチする。保持時間を増大させるために、デバイス100は、フィラメント領域304内に金属粒子を捕捉する欠陥部位の数を増大させることによって、フィラメント領域304にある金属粒子の数を増大させるべきである。
しかしながら、デバイス100は、下部電極102としてp型ポリシリコン及びスイッチング媒体104としてアモルファスシリコンを有する。a-Siスイッチング媒体104は、ポリシリコン下部電極102上に形成されるので、ポリシリコン下部電極102上に形成されるアモルファスシリコンは、実質的に均質であり、比較的a-Siとp型ポリシリコンの間の界面に欠陥部位は比較的少ない。界面に欠陥部位が少ないと、フィラメント領域304にトラップされる金属粒子の数も少なくなる。従って、欠陥部位形成での僅かな変化でさえ、フィラメント領域304に金属粒子を捕捉するのに必要な利用可能な欠陥部位の割合に大きな変化を引き起こす場合がある。このために、保持時間は、デバイス毎に、プログラムされた状態毎に大きく変動する。従って、保持時間を増大させ、保持時間の予測可能性を高めるために、スイッチング媒体104のフィラメント領域304に、より高い欠陥密度を提供することが望まれている。しかしながら、フィラメント領域にあまりにも多くの欠陥部位が形成されてデバイス400の耐久性を大きく低下させることがないように、欠陥部位形成は、制御可能である必要がある。この点は、米国特許出願No.12/582,086（出願日2009年10月20日。その内容はここに参照取り込みされる。）で説明されている。
図4は、本発明の一実施形態による非晶質又はa-Siベースのクロスバーメモリーアレイ400を示す。クロスバーメモリーアレイ400は、第一方向に沿って延びる下部電極402のパラレルアレイを含む。一実施形態では、下部電極402は、下部金属(図示せず)及び下部金属上に形成されたp型ポリシリコン(図示せず)を含む。下部電極402は、本実施形態ではナノスケールである。例えば、下部電極402は、約40nmの幅及び約60nmのピッチを有する。
上部電極404のパラレルアレイは、第二方向に沿って延び、下部電極402と交差する。上部電極404は、フィラメント形成イオン（例：銀(Ag)、金(Au)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)及びコバルト(Co)）を供給可能な金属を含む。一実施形態では、上部電極404及び下部電極402は、互いに直交する。上部電極404は、約60nmの幅及び約150nmのピッチを有するナノワイヤーである。
２つのアレイの各交点406は、二端子抵抗性メモリーセル408を規定する。各交点406でのメモリーセル408は、スイッチング層410によって分離された２つの電極を含む。スイッチング層又は構造は、下部電極と同じかそれよりも狭い幅であってもよい。いくつかの実施形態では、クロスバーメモリーアレイにある各メモリーセルは、単一ビットを格納可能である。他の実施形態では、メモリーセルは、マルチレベル抵抗を示し、これによって各セルに複数のビットを格納することが可能になる。
本実施形態では、スイッチング層410は、アモルファスシリコンなどの非晶質シリコンを含む。本明細書において、用語「アモルファスシリコン」は、実質的にアモルファス相であるシリコン材料を意味し、結晶シリコンの小さな粒を含んでもよい。本明細書において、用語「非晶質シリコン」は、制御可能な抵抗を示すアモルファスシリコン又はアモルファスポリシリコン、その組み合わせ等を意味する。
上記のクロスバーメモリーアレイは、一実施形態ではシリコン基板上に製造可能である。他の実施形態では、III-V型半導体化合物(例：ガリウム砒素(GA)、窒化ガリウム(GN)、窒化ホウ素(BN)等)又はII-VI型半導体化合物(例：セレン化カドミウム、テルル化亜鉛等)が基板として使用可能である。
図5は、本発明の一実施形態による不揮発性固体抵抗性デバイス500のブロック図を示す。デバイス500は、複数の抵抗性メモリーセルを含むセルアレイ502を含む。抵抗性メモリーセルは、NAND、NOR、クロスバーなどの配置であってもよい。制御回路504は、セルアレイ中のセルをプログラム又は消去するためにプログラム/消去電圧(又は電流)をセルアレイへ提供する。第１選択回路506は、制御回路504のプログラム/消去電圧が印加される抵抗性セルの行を選択するように構成されている。第１選択回路は、プログラム/消去プログラムが印加可能であるように選択されたセルの上部電極へ導電性経路を提供するように構成されている。第２選択回路508は、セルアレイにあるセルの下部電極に連結される。第２選択回路は、プログラム又は消去される選択されたセルの列を選択し、選択されたセルの下部電極(又は選択された列)を接地するように構成されている。第２選択回路508は、プログラム/消去電圧に対応する電圧を非選択セルの下部電極へ印加し、これによって、選択されたセルのみがプログラム又は消去される。検知回路510は、選択されたセルの電流又は電圧を検知し、選択されたセルの抵抗状態を読み出すように構成されている。デバイス500は、実装に従って異なる回路配置を使用してプログラム又は消去を行なってもよい。
図6Aは、本発明の一実施形態による抵抗性メモリーデバイス（例：デバイス100）のプログラム動作と関連した電流-電圧曲線600を示す。バイアス電圧がプログラム電圧(例：4ボルト)に到達するまで、デバイス100はOFFのままである。この点(符号604)において、スイッチング層でのフィラメント形成プロセスが完了し、デバイスがONになる。スイッチング層は、誘電体から抵抗器へ変換される。デバイス100は、ONになるときに、点604で電流スパイクを経験する。なお、デバイスのスイッチングに電流信号が使用されている場合、デバイスをまたがる電圧が急降下する。電流は、I=V/R、又は本実施形態では2μAへスパイクする。当業者は、プログラム電圧及び電流量がデバイス実装に従って変化することを理解するであろう。例えば、プログラム電圧は、実装に従って1-4ボルトの間で変化し得る。
一旦ONになると、デバイス100は、領域602及び603で抵抗器のように振る舞う。電流は、印加されたバイアス電圧と共に直線的に増減する。領域602では、デバイス100は、過剰ジュール加熱及び過剰電流密度を経験する。これらは、デバイスを劣化させ、ライフサイクルを制限する。領域602でのバイアスは、不要である。なぜなら、デバイスは、すでにONになっているからである。バイアス電圧は、デバイスがONになるとすぐに（好ましくは点604又はその近くで）停止すべきである。しかし、プログラム動作のタイミングを完璧にすることは難しい。なぜなら、デバイスは、均一に製造されていないからである。各デバイスは、僅かに異なる特性を有する。同じデバイスの特性でさえも、数多くのプログラム/消去サイクルを通じて経時変化する。
その結果、プログラム/消去電圧は、典型的にはいくぶんオーバードライブさせた電圧で予め設定される。これによって、デバイスのプログラム/消去が確実に行われる。このオーバードライブ電圧が制限できれば、デバイスの耐久性又はライフサイクルを増大させることができる。言い換えると、フィラメント領域にフィラメントが形成され、デバイスがONになるとすぐに点604で、バイアス電圧はOFFになるべきである。
一実施形態では、デバイス100のプログラム動作は、所定のプログラム電圧(又は消去電圧)を与える代わりに、デバイスを通じて流れる電流の変化を使用することによって制御される。一つのアプローチは、電流の時間変化率が所定の値と同じか又はそれよりも大きいときにバイアス電圧をOFFにすることである。他のアプローチは、電圧変化に対する電流変化率が所定の値と同じか又はそれよりも大きいときにバイアス電圧をOFFにすることである。これらのアプローチは、次のように実装可能である。
一実施形態では、バイアス電圧がデバイス100へ印加される。バイアス電圧がデバイスへ印加されている間に、デバイスを通じて流れる電流が測定される。バイアス電圧を時間の関数として直線的に増大させる。測定された電流を所定の値と比較する。所定の値は、デバイス100のスイッチング層にフィラメントを形成するのに適切に決定される。電流が所定の値に到達すると、バイアス電圧を停止する。別の実施形態では、バイアス電圧を打ち切る前にデバイス100が確実にONになるようにバイアス電圧は、もう少し長く印加してもよい。
他の実施形態では、大きさが増大する複数の電圧パルス(又はバイアス電圧パルス)をデバイス100へ印加する。電圧パルスがデバイス100へ印加されている間に、デバイス100に流れる電流を測定する。電流変化率をデバイス100のスイッチング層にフィラメントを形成するのに適切であるように決定された所定の値と比較する。電圧パルスは、電流変化率が所定の値と同じか又はそれよりも大きくなるまでデバイス100へ印加される。デバイス100の抵抗値を測定する。抵抗値が所定の抵抗値より低い場合、電圧パルスのデバイスへの印加を停止し又は妨げて、プログラム動作を終了する。他方では、抵抗値が所定の抵抗値より大きい場合、抵抗値が所定の抵抗値より低くなるまで電圧パルスを印加する。別の実施形態では、抵抗値が所定の抵抗値より低くなった後に電圧パルスをもう一つ印加してもよい。これによって、デバイスが確実にONになる。
さらに別の実施形態では、所定の電圧が所定の期間デバイス100へ印加される。デバイス100での電流変化率は、所定の期間内に時間の関数として測定される。電流変化率がスイッチング層にフィラメントを形成する適切になるように決定された所定の値より小さい場合、所定の電圧が連続的にデバイス100へ印加される。電流変化率が所定の値と同じか又はそれよりも大きい場合、所定の電圧の印加を停止する。
図6Bは、本発明の一実施形態による不揮発性メモリーデバイス(例：デバイス100)のプログラム及び消去サイクルの電流-電圧曲線650を示す。曲線650は、消去動作がプログラム動作と実質的に同じように機能することを示す。主な違いは、デバイス100のスイッチング層のフィラメント領域に形成されたフィラメントを回収するために、消去電圧として負電圧を使用することである。
図7は、本発明の一実施形態による抵抗性メモリーセルユニット750をプログラムするための制御回路702を含む不揮発性メモリーデバイス700を示す。単なる例示として、ここで説明するプログラム動作は、直線的に増大するバイアス電圧を用いる。しかしながら、電圧パルス又は他のプログラム方法が使用可能である。
抵抗性メモリーセルユニット750は、１又は複数の抵抗性メモリーセルを含む。一実施形態では、セルユニット750は、複数の抵抗性メモリーセルを有するセルアレイである。セルは、クロスバーアレイ、NAND配置、NOR配置、又は他の配置であってもよい。説明の便宜上、セルユニット750は、単一抵抗性メモリーセルとして記述する。当業者は、制御回路702が他の回路（例：図5の回路）と共に実装可能であり、複数のセルを有するセルアレイと共に用いられることを理解するであろう。
制御回路702は、セルユニット750を通じて流れる電流を検出する電流検出ユニット710及び電流検出の結果に従ってセット信号SET及びリセット信号RSTに応じてセルユニット750へバイアス電圧を印加するバイアス電圧印加ユニット720を含む。
バイアス電圧印加ユニット720は、制御信号生成器722、電圧トランスミッタ724、コンパレータ726、及びバイアス電圧印加器728を含む。
制御信号生成器722は、プログラム動作を開始するためのセット信号SET及びプログラム動作を終了するためのリセット信号RSTを受け取るように構成されている。一実施形態では、制御信号生成器722は、セット信号SETに応じて第１及び第２イネーブル信号Qb及びQを生成し、電流検出ユニット710からフィードバックされたリセット信号RSTに応じて第１及び第２ディスエーブル信号Qb及びQを生成する。一実装では、制御信号生成器722は、フリップ・フロップである。
電圧トランスミッタ724は、入力電圧V1に対応する出力電圧V2である。電圧トランスミッタは、PMOSトランジスタP1及びNMOSトランジスタN1を含むトランスミッションゲート及びNMOSトランジスタN2を含むプルダウンユニットを含む。PMOSトランジスタP1及びNMOSトランジスタN1は、入力電圧V1を受け取る第１ノードと、制御信号生成器から受け取った第１及び第２制御信号Qb及びQに従って出力電圧V2を出力する第２ノードの間に結合される。プログラム動作が開始すると、PMOSトランジスタP1及びNMOSトランジスタN1がONになり、電圧V2が入力電圧V1を反映した値になる。プログラム動作が完了するとPMOSトランジスタP1及びNMOSトランジスタN1がOFFになり、電圧V2が入力電圧V1から切り離される。NMOSトランジスタN2は、第２ノードとグラウンド電圧端子の間に結合され、ゲート端子を通じて第２ディスエーブル信号Qを受け取り、電圧V2をグラウンド電圧へプルダウンし、プログラム動作を終了するように構成されている。
コンパレータ726は、第１入力で電圧V2を受け取り、第２入力でバイアス電圧を受け取り、比較信号COMを出力する。バイアス電圧は、プログラムのためにセルユニットへ印加された電圧である。一実施形態では、コンパレータ726は、２つの入力ノードの間の電圧差を検出し電圧差を増幅する差動増幅器を含む。コンパレータ726は、差動増幅器、又は差動増幅器の特性を有するオペアンプを含んでもよい。
バイアス電圧印加器728は、コンパレータ726からの比較信号COMに応じてセルユニットへバイアス電圧を供給する。一実施形態では、バイアス電圧印加器728は、電流検出ユニット710とセルユニット750の間に結合されたNMOSトランジスタN3を含む。NMOSトランジスタN3のゲート端子は、比較信号COMを受け取るように構成されている。
電流検出ユニット710は、プログラム動作の間にセルユニットを通じて流れる電流の量を測定し、測定された電流の量に従ってリセット信号RSTを出力する。リセット信号RSTは、測定された電流がプログラム電流に到達すると、つまり、セルユニット750がONになるとイネーブルになる。本実施形態では、電流検出ユニット710は、PMOSトランジスタP2及びP3、及び抵抗器R1を含む電流供給ユニット712を含む。電流供給ユニットのPMOSトランジスタP2及びP3のゲート端子は、どちらも、プログラム電圧印加器のNMOSトランジスタN3のドレイン端子及びPMOS P2のドレイン端子に連結される。PMOSトランジスタP2及びP3のソース端子は、電源電圧に連結される。PMOS P2のドレイン端子は、NMOSトランジスタN3のドレイン端子及びPMOSトランジスタP2及びP3のゲート端子に連結される。PMOS P3のドレイン端子は、制御信号生成器722へリセット信号RSTを出力するノードND2に連結される。抵抗器R1の一端は、PMOSトランジスタP3のドレイン端子、つまりノードND2に連結され、他端は、グラウンドに連結される。抵抗器R1は、セルユニット750がONになったときと実質的に同じ抵抗を有しており、これによって、セルユニット750を通じて流れる電流がノードND2に反映される。
図8は、本発明の一実施形態による回路702の波形図を示す。入力電圧V1は、2Vのプログラム電圧をはるかに超えた3Vにまで増大するように設定される。
プログラム動作は、セット信号SETが制御信号生成器722へ入力されて開始する。制御信号生成器は、イネーブル信号Qb及びQを出力する。イネーブル信号Qbは、論理レベルＨであり、NMOSトランジスタN1のゲート端子へ印加され、このトランジスタをONにする。イネーブル信号Qは、論理レベルＬであり、PMOSトランジスタP1及びNMOSトランジスタN2のゲート端子へ印加される。PMOSトランジスタP1はONになり、NMOSトランジスタN2はOFFになる。
プログラム動作が開始すると、入力電圧V1が電圧トランスミッタ724へ印加され、例えば0Vから3Vへ増大する。イネーブル信号Qb及びQは、PMOSトランジスタP1及びNMOSトランジスタN1をONにし、入力電圧V1に導電性経路を提供する。電圧トランスミッタは、入力電圧V1に対応する出力電圧V2を出力する。NMOSトランジスタN2がイネーブル信号QによってOFFになっているので、出力電圧V2がコンパレータ726の入力ノードの一つへ印加される。
出力電圧V2は、入力電圧V1の電圧増大を反映する。電圧V2の電圧が増大すると、コンパレータ726の他のノードへ入力されるバイアス電圧V3との電圧差が増大する。V2とV3の間の電圧差が増大すると、コンパレータ726は、電圧が増大する比較信号COMを出力する。比較信号COMは、NMOSトランジスタN3のゲート端子(又はプログラム電圧印加器728)へ印加される。
プログラム電圧印加器728がONになるとバイアス電圧がユニットセル(例：、選択された抵抗性メモリーセルの上部電極)へ印加される。バイアス電圧は、比較信号COMの電圧が増大するにつれて増大する。つまり、バイアス電圧は、入力電圧V1の増大を反映する。最初は、ユニットセルは、高抵抗状態のままであり、電流が流れるのを妨げる。従って、出力ノードND2で電流が検出されない。バイアス電圧が2V、つまりプログラム電圧へに到達すると、ユニットセルは、低抵抗状態(つまり、抵抗器)へ変換され、電流が流れるようになる。出力ノードND2では、電流スパイク又は大きい電流変化(di/dt)が検出され、リセット信号RSTとして制御信号生成器722へ印加される。
リセット信号RSTを受け取ると、制御信号生成器722は、論理レベルＬのディスエーブル制御信号Qb及び論理レベルＨのディスエーブル制御信号Qを出力して、NMOSトランジスタN1及びPMOSトランジスタP1をOFFにする。入力電圧V1に対して以前に開かれた導電性経路が閉じられる。入力電圧V1が3ボルトまで上昇を続けるが、ユニットセルへ印加されるバイアス電圧には影響を与えない。なぜなら、導電性経路が閉じられたからである。
ディスエーブル制御信号Qは、NMOSトランジスタN2をONにし、電圧V2がグラウンド電圧に下げられる。コンパレータ726は、次にNMOSトランジスタN3をOFFにする比較信号COMを出力する。従って、ユニットセルは、一旦プログラムされると、電流を受け取ることを停止し、過剰オーバードライブ電圧をほとんど経験しなくなる。従って、不要な過剰ジュール加熱の多くが避けられる。ユニットセルは、消去電圧を受け取るまでプログラムされた状態を保持する。消去動作は、上記のプログラム動作と実質的に同じように機能する。一つの違いは、正バイアス電圧の代わりに負バイアス電圧が印加されることである。
図8は、電圧レベルが時間の関数としての傾斜率で増大する入力電圧V1及びバイアス電圧V2を示したが、時間の関数として又はそれ以外の方法で増大する電圧パルスを使用して実行してもよい。
本発明の実施形態によれば、バイアス電圧がプログラム電圧に到達してデバイスがONになるとすぐに（つまり、図6Aの点604又はその近くで)バイアス電圧を停止するので、デバイス100は、過剰ジュール加熱をほとんど経験せず、デバイスの耐久性が大きく改善される。
多くの実施形態の説明を行った。それにも関わらず、本発明の精神と範囲から逸脱することなく種々の修正が可能であるであることは理解されるであろう。例えば、基板上の層の順序は、逆にすることができ、この場合、上部電極は、実装によっては、下部電極の下に提供される。従って、「上部」及び「下部」という用語は、a-Si構造内にフィラメント形成イオンを提供するソース電極と、その反対側に設けられる電極の相対位置を制限するために用いるべきではない。従って、他の実施形態は、次のクレームの範囲内である。

Claims (11)

  1. 抵抗性メモリーデバイスをプログラムする方法であって、この方法は、
    前記抵抗性メモリーデバイスの抵抗性メモリーセルの第１電極へバイアス電圧を印加すること、
    前記抵抗性メモリーセルを通じて流れる電流を測定すること、
    測定された前記電流が所定の値と同じか又はそれよりも大きいことに応答して前記バイアス電圧の印加を停止する終了プロセスを開始することを備え、
    前記電流を測定することは、電流の時間変化率を検出することを備える、方法。
  2. 請求項1の方法であって、前記抵抗性メモリーデバイスは、
    上部電極と、スイッチング素子と、下部電極を備える、方法。
  3. 請求項2の方法であって、前記抵抗性メモリーデバイスは、粒界を有するとともに多結晶材料である金属酸化物材料を備え、当該金属酸化物材料内に導電体フィラメント構造が形成されており、当該半導体フィラメントが、前記粒界に形成される１又は複数の酸素又は金属欠損部位を備える前記導電体フィラメントを備える、方法。
  4. 請求項1〜請求項3の何れか１つに記載の方法であって、前記終了プロセスは、前記終了プロセスが開始された後、規定時間遅延が経過した後に完了する、方法。
  5. スイッチングデバイス内に導電性構造を形成する方法であって、
    上部電極、スイッチング素子、及び下部電極を含む抵抗性スイッチングデバイスを提供すること、
    所定の電圧を所定の期間に前記抵抗性スイッチングデバイスへ印加すること、
    前記抵抗性スイッチングデバイス内の電流の変化率を時間の関数として前記所定の期間中測定すること、
    前記電流の変化率が第１の規定値より大きいことに応答して所定の電圧を印加することを停止する終了プロセスを開始すること、
    前記電流の変化率が第２の規定値より小さいことに応答して所定の電圧の印加を継続することを備え、
    前記スイッチングデバイスへ前記所定の電圧が印加されることに応答して導電体フィラメント構造が前記抵抗性スイッチング素子内に形成される、方法。
  6. 請求項5の方法であって、前記終了プロセスを開始した後、規定時間遅延後に前記終了プロセスを終了する、方法。
  7. 請求項5又は請求項6の方法であって、前記電流の変化率を測定することは、前記抵抗性スイッチングデバイスの抵抗値を測定することを備える、方法。
  8. 二端子抵抗性メモリーデバイスをプログラムする回路であって、前記回路は、
    二端子抵抗性メモリーデバイスの抵抗性メモリーセルの第１電極へバイアス電圧を印加する手段と、
    前記抵抗性メモリーセルを通じて流れる電流を測定する手段と、
    測定された前記電流が所定の値と同じか又はそれよりも大きいことに応答して前記バイアス電圧の印加を停止する終了プロセスを開始する手段を備え、
    前記電流を測定する手段は、電流の時間変化率を検出する手段を備える、回路。
  9. 請求項8の回路であって、前記二端子抵抗性メモリーデバイスは、上部電極と、スイッチング素子と、下部電極を備える、回路。
  10. 請求項9の回路であって、前記二端子抵抗性メモリーデバイスは、粒界を有するとともに多結晶材料である金属酸化物材料を備え、当該金属酸化物材料内に導電体フィラメント構造が形成されており、当該半導体が、前記粒界に形成された１又は複数の酸素又は金属欠損部位を備える前記導電体フィラメントを備える、回路。
  11. 請求項8〜請求項10の何れか１つに記載の回路であって、前記終了プロセスを開始した後、規定時間遅延後に前記終了プロセスを終了する手段を備える、回路。
JP2013515455A 2010-06-14 2011-06-14 抵抗性メモリーデバイスの書き込み及び消去スキーム Active JP5969991B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/815,369 US8274812B2 (en) 2010-06-14 2010-06-14 Write and erase scheme for resistive memory device
US12/815,369 2010-06-14
PCT/US2011/040362 WO2011159705A2 (en) 2010-06-14 2011-06-14 Write and erase scheme for resistive memory device

Publications (2)

Publication Number Publication Date
JP2013537678A JP2013537678A (ja) 2013-10-03
JP5969991B2 true JP5969991B2 (ja) 2016-08-17

Family

ID=45096121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515455A Active JP5969991B2 (ja) 2010-06-14 2011-06-14 抵抗性メモリーデバイスの書き込み及び消去スキーム

Country Status (7)

Country Link
US (2) US8274812B2 (ja)
EP (1) EP2580760A2 (ja)
JP (1) JP5969991B2 (ja)
KR (1) KR102014944B1 (ja)
CN (1) CN103069495B (ja)
DE (1) DE112011101999T5 (ja)
WO (1) WO2011159705A2 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8374018B2 (en) * 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9059705B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Resistive random accessed memory device for FPGA configuration
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8754671B2 (en) 2011-07-29 2014-06-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
JP5684104B2 (ja) 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
KR101384517B1 (ko) * 2012-01-05 2014-04-11 인텔렉추얼디스커버리 주식회사 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법
JP5840505B2 (ja) * 2012-01-12 2016-01-06 株式会社東芝 半導体装置の製造方法
JP5798052B2 (ja) * 2012-01-31 2015-10-21 株式会社東芝 記憶装置
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US9001552B1 (en) * 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9001553B1 (en) * 2012-11-06 2015-04-07 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
WO2014100024A1 (en) * 2012-12-18 2014-06-26 The Regents Of The University Of Michigan Resistive memory structure for single or multi-bit data storage
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
FR3021151B1 (fr) * 2014-05-15 2017-09-15 Commissariat Energie Atomique Procede de determination de parametres de programmation servant a programmer une memoire vive resistive
FR3025648B1 (fr) * 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
US9672907B2 (en) 2015-01-27 2017-06-06 Brocere Electronics company limited Controlling both current and voltage of resistive random access memory device
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
KR101675582B1 (ko) 2015-03-12 2016-11-14 서울대학교 산학협력단 저항 변화 메모리 소자
EP3257047A4 (en) 2015-04-15 2018-07-04 Hewlett-Packard Enterprise Development LP Resistive random access memory (rram) system
US10056145B2 (en) * 2016-03-02 2018-08-21 Infineon Technologies Ag Resistive memory transition monitoring
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
WO2017151296A1 (en) * 2016-03-04 2017-09-08 Silicon Storage Technology, Inc. Multi-step voltage for forming resistive random access memory (rram) cell filament
JP2017168173A (ja) 2016-03-17 2017-09-21 株式会社東芝 集積回路
TWI774436B (zh) * 2016-09-21 2022-08-11 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術
US10755170B2 (en) * 2017-03-01 2020-08-25 International Business Machines Corporation Resistive processing unit with hysteretic updates for neural network training
CN109308927B (zh) * 2017-07-28 2021-04-30 华邦电子股份有限公司 内存储存装置以及电阻式内存组件的形成方法
US11288187B2 (en) * 2018-03-28 2022-03-29 SK Hynix Inc. Addressing switch solution
US10896726B2 (en) * 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06315233A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 電池の充電制御方法
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
JP2006260030A (ja) * 2005-03-16 2006-09-28 Ricoh Co Ltd 定電圧電源回路及び定電圧電源回路の検査方法
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7382028B2 (en) 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
TWI255018B (en) * 2005-06-15 2006-05-11 Winbond Electronics Corp Method of fabricating a non-volatile memory
US7745788B2 (en) 2005-09-23 2010-06-29 Massachusetts Institute Of Technology Optical trapping with a semiconductor
JP4684297B2 (ja) * 2005-10-19 2011-05-18 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
US7599209B2 (en) 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7824943B2 (en) * 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7428163B2 (en) 2006-07-21 2008-09-23 Infineon Technologies Ag Method and memory circuit for operating a resistive memory cell
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
WO2008129774A1 (ja) * 2007-03-13 2008-10-30 Panasonic Corporation 抵抗変化型記憶装置
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US20080278988A1 (en) 2007-05-09 2008-11-13 Klaus Ufert Resistive switching element
US20080301497A1 (en) 2007-06-04 2008-12-04 Silicon Motion, Inc. Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface
JP2009026382A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 半導体記憶装置
JP2009037703A (ja) * 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
JP2009080901A (ja) * 2007-09-26 2009-04-16 Toshiba Corp データ記録装置
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8742387B2 (en) 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
JP2010146665A (ja) * 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR101530118B1 (ko) 2009-07-10 2015-06-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 진성 정류기를 갖는 멤리스티브 접합
JP2011023645A (ja) 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
US8274130B2 (en) 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8520424B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element

Also Published As

Publication number Publication date
KR102014944B1 (ko) 2019-08-27
CN103069495A (zh) 2013-04-24
US20120320660A1 (en) 2012-12-20
JP2013537678A (ja) 2013-10-03
US8787069B2 (en) 2014-07-22
WO2011159705A3 (en) 2012-04-19
US20110305066A1 (en) 2011-12-15
KR20130139217A (ko) 2013-12-20
EP2580760A2 (en) 2013-04-17
US8274812B2 (en) 2012-09-25
DE112011101999T5 (de) 2013-08-01
WO2011159705A2 (en) 2011-12-22
CN103069495B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5969991B2 (ja) 抵抗性メモリーデバイスの書き込み及び消去スキーム
US9047939B2 (en) Circuit for concurrent read operation and method therefor
Hosoi et al. High speed unipolar switching resistance RAM (RRAM) technology
US9620206B2 (en) Memory array architecture with two-terminal memory cells
US9013911B2 (en) Memory array architecture with two-terminal memory cells
Jo et al. Si memristive devices applied to memory and neuromorphic circuits
EP2342750B1 (en) Silicon-based nanoscale resistive device with adjustable resistance
US8848421B2 (en) Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US8320160B2 (en) NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
US6914801B2 (en) Method of eliminating drift in phase-change memory
US8988927B2 (en) Non-volatile variable capacitive device including resistive memory cell
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
WO2013016283A1 (en) Volatile/non-volatile floating electrode logic/memory cell
US9437297B2 (en) Write and erase scheme for resistive memory device
FR3103956A1 (fr) Récupération d’énergie dans des mémoires résistives filamentaires
Yifeng et al. RESET current reduction for phase change memory based on standard 0.13-μm CMOS technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160708

R150 Certificate of patent or registration of utility model

Ref document number: 5969991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250