JP2009099206A - 抵抗変化メモリ装置 - Google Patents

抵抗変化メモリ装置 Download PDF

Info

Publication number
JP2009099206A
JP2009099206A JP2007269973A JP2007269973A JP2009099206A JP 2009099206 A JP2009099206 A JP 2009099206A JP 2007269973 A JP2007269973 A JP 2007269973A JP 2007269973 A JP2007269973 A JP 2007269973A JP 2009099206 A JP2009099206 A JP 2009099206A
Authority
JP
Japan
Prior art keywords
resistance
resistance value
data
state
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269973A
Other languages
English (en)
Inventor
Hiroshi Maejima
洋 前嶋
Katsuaki Isobe
克明 磯部
Hideo Mukai
秀夫 向井
Satoru Takase
覚 高瀬
Tsuneo Inaba
恒夫 稲葉
Yasuyuki Fukuda
康之 福田
Naoya Tokiwa
直哉 常盤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2007269973A priority Critical patent/JP2009099206A/ja
Priority to US12/252,675 priority patent/US7800935B2/en
Publication of JP2009099206A publication Critical patent/JP2009099206A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】多値データ記憶でのデータ保持特性改善を図った抵抗変化メモリ装置を提供する。
【解決手段】書き換え可能な抵抗値をデータとして不揮発に記憶するメモリセルが配列され、メモリセルは高抵抗側が安定状態であって、少なくとも３つの抵抗値Ｒ０，Ｒ１及びＲ２（但し、Ｒ０＜Ｒ１＜Ｒ２）が選択的に設定される多値データ記憶を行う抵抗変化メモリ装置において、抵抗値Ｒ０とＲ１の間及びＲ１とＲ２の間の抵抗値ギャップをそれぞれ、ΔＲ１及びΔＲ２として、ΔＲ１＞ΔＲ２に設定される。
【選択図】図８

Description

この発明は、抵抗変化メモリ装置に係り、特に多値データ記憶を行う場合のデータ保持特性改善に関する。
近年、フラッシュメモリの後継候補として、抵抗変化メモリが注目されている。ここで抵抗変化メモリ装置には、遷移金属酸化物を記録層としてその抵抗値状態を不揮発に記憶する狭義の抵抗変化メモリ（ＲｅＲＡＭ: Resistance RAM）の他、カルコゲナイド等を記録層として用いてその結晶状態（導体）と非晶質状態（絶縁体）の抵抗値情報を利用する相変化メモリ（ＰＣＲＡＭ: Phase Change RAM）も含むものとする。
ＲｅＲＡＭの可変抵抗素子には、２種の動作モードがあることが知られている。一つは、印加電圧の極性を切り替えることにより、高抵抗状態と低抵抗状態とを設定するもので、これはパイポーラ型といわれる。もう一つは、印加電圧の極性を切り替えることなく、電圧値と電圧印加時間を制御することにより、高抵抗状態と低抵抗状態の設定を可能とするもので、これはユニポーラ型といわれる（例えば、非特許文献１参照）。
高密度メモリセルアレイを実現するためには、ユニポーラ型が好ましい。ユニポーラ型の場合、トランジスタを用いることなく、ビット線とワード線のクロスポイントに可変抵抗素子とダイオード等の整流素子を重ねることにより、セルアレイが構成できるからである。更にこの様なセルアレイを三次元的に積層配列することにより、セルアレイ面積を増大させることなく、大容量を実現することが可能になる（例えば、特許文献１参照）。
ＲｅＲＡＭのデータ保持特性は、抵抗状態の安定性により決まる。例えば、高抵抗状態をリセット状態（熱的安定状態）とし、低抵抗状態をセット状態としたとき、通常はセット状態のリセット状態へのシフトが問題になる。多数回の読み出しにより、セット状態の低抵抗値が次第に高抵抗値側にシフトする。
但し、記録層の構成によっては、低抵抗状態が安定状態である場合もあり、この場合は、高抵抗状態が低抵抗状態にシフトしやすいということになる。例えば、ＰＣＲＡＭにおいては一般に、高抵抗状態でのデータ保持特性が問題になる。
このデータ保持特性は、特に多値データ記憶を行う場合に大きな問題になる。
特表２００６−５１４３９２ Y. Hosoi et al, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology" IEEE International Electron Devices Meeting 2006 Technical Digest p.793-796
この発明は、多値データ記憶でのデータ保持特性改善を図った抵抗変化メモリ装置を提供することを目的とする。
この発明の一態様による抵抗変化メモリ装置は、書き換え可能な抵抗値をデータとして不揮発に記憶するメモリセルが配列され、メモリセルは高抵抗側が安定状態であって、少なくとも３つの抵抗値Ｒ０，Ｒ１及びＲ２（但し、Ｒ０＜Ｒ１＜Ｒ２）が選択的に設定される多値データ記憶を行う抵抗変化メモリ装置において、
抵抗値Ｒ０とＲ１の間及びＲ１とＲ２の間の抵抗値ギャップをそれぞれ、ΔＲ１及びΔＲ２として、ΔＲ１＞ΔＲ２に設定されることを特徴とする。
この発明によれば、多値データ記憶でのデータ保持特性改善を図った抵抗変化メモリ装置を提供することができる。
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、一実施の形態による抵抗変化メモリ（ＲｅＲＡＭ）のセルアレイ等価回路を示している。互いに交差するワード線ＷＬｉ（ＷＬ１，ＷＬ２，…）とビット線ＢＬｊ（ＢＬ１，ＢＬ２，…）の各交差部に、メモリセルＭＣｉｊ（ＭＣ１１，ＭＣＣ１２，…，ＭＣ２１，ＭＣ２２，…）が配置される。
メモリセルＭＣは、可変抵抗素子ＶＲとダイオードＤｉの直列接続により構成される。可変抵抗素子ＶＲは、電気的或いは熱的に抵抗値を可変設定でき、かつその抵抗値をデータとして不揮発に記憶することができる。具体的なレイアウトは示さないが、例えば、ワード線ＷＬ上にダイオードＤｉと可変抵抗素子ＶＲが積層され、その上にビット線ＢＬがワード線ＷＬと直交する方向に配列されて構成される。
大容量の抵抗変化メモリを得るためには、図２に示すように複数のセルアレイを積層した三次元セルアレイ構成とする。ここでは、シリコン基板２１上に４層のセルアレイＣＡ０−ＣＡ４を積層した例を示している。各セルアレイのワード線ＷＬは、ビア配線２４により共通接続されて、基板２１上のワード線駆動回路２３に接続される。各セルアレイのビット線ＢＬは独立に、それぞれビア配線２５を介して、基板２１上のビット線選択回路／センスアンプ回路２２に接続される。
図３は、可変抵抗素子ＶＲの一例の模式的構造と共にデータ記憶の態様を示している。可変抵抗素子ＶＲは、電極３１，３２の間に、抵抗値を可変設定できる記録層３３を挟んで構成される。ここでは、記録層３３が第１の金属酸化物３３ａと第２の金属酸化物３３ｂの積層構造である場合の例を示している。
具体例を挙げれば、第１の金属酸化物３３ａは、Ｍｇを含むＭｎスピネル（ＭｇＭｎ２Ｏ４）であり、第２の金属酸化物３３ｂは、キャビティサイト（Ｌ）を有するＴｉスピネル（ＬＴｉ２Ｏ４）である。
図３の左側が、熱的に安定な高抵抗状態（リセット状態）である。この状態から電極３１，３２間に、電極３１側が正となる電圧を印加すると、第１の金属酸化物３３ａ内のＭｇが第２の金属酸化物３３ｂに移動してそのキャビティサイトに捉えられ、低抵抗状態となる（セット動作）。低抵抗状態で一定の電圧を印加して適当な時間ジュール熱を発生させると、元の高抵抗状態に戻る（リセット動作）。
図４は、以上の高抵抗状態と低抵抗状態の電気化学ポテンシャル分布を模式的に示している。即ちこの例では、セット、リセット動作がそれぞれ電圧（電場）過程、熱過程として行われて、データ書き込み／消去が行われる。電気化学ポテンシャルの低い高抵抗状態が安定状態である。ポテンシャル障壁の低い低抵抗状態は、相対的に不安定であり、これがデータ保持特性を決定する。
図５は、ＰＣＲＡＭの場合の素子構造とセット、リセット動作を示している。ＰＣＲＡＭの場合は、電極４１，４２間に記録層としてカルコゲナイド層４３を挟んでメモリセル（可変抵抗素子）が構成される。記録層が結晶状態のときが低抵抗状態（導体）でありかつ安定状態である。
この状態から、ジュール熱で加熱して急冷すると、記録層は非晶質となり、高抵抗（絶縁体）状態になる（セット動作）。高抵抗状態で加熱して徐冷すると、記録層が結晶化して低抵抗状態に戻る（リセット動作）。この明細書では、安定状態をリセット状態と定義しており、先のＲｅＲＡＭの場合とは抵抗値の状態とセット、リセットの関係は逆になる。
このＰＣＲＡＭの場合は、上述のように高抵抗状態が相対的に不安定であり、この状態がデータ保持特性を決定することになる。
次に、図１のセルアレイ構成を参照して、データ書き込み（セット）及び消去（リセット）の基本動作を説明する。図６は、ビット線ＢＬ２とワード線ＷＬ２により選択されるメモリセルＭＣ２２にセット又はリセットを行う場合の動作波形を示している。
セット時、非選択ビット線ＢＬ１はＶｓｓを保った状態で、選択ビット線ＢＬ２にセット電圧ＶＰＧＭを与える。セット電圧ＶＰＧＭは、ダイオードＤｉの順方向電圧をＶｄ、可変抵抗素子ＶＲに与えるべき電圧をＶｐとして、ＶＰＧＭ＝Ｖｄ＋Ｖｐである。
選択ビット線ＢＬ２にセット電圧ＶＰＧＭを与える時同時に、非選択ワード線ＷＬ１に同じ電圧ＶＰＧＭを書き込み阻止電圧として与える。選択ワード線ＷＬ２は、Ｖｓｓを保つ。
これにより、ビット線ＢＬ２とワード線ＷＬ２により選択されたメモリセルＭＣ２２においてのみ、可変抵抗素子ＶＲに所望のセット電圧Ｖｐがかかり、電場モードのセット動作(書き込み動作)が行われる。
リセット時は、電圧とその印加時間がセット時と異なる。即ち、選択ビット線ＢＬ２にセット電圧ＶＰＧＭより低いリセット電圧ＶＥＲＡを与える。リセット電圧ＶＥＲＡは、可変抵抗素子ＶＲに与えるべき電圧をＶｒｓ（＜Ｖｐ）として、ＶＥＲＡ＝Ｖｄ＋Ｖｒｓである。非選択ワード線ＷＬ１に同じ電圧ＶＥＲＡを消去阻止電圧として与えること、選択ワード線ＷＬ２がＶｓｓを保つことは、セット動作と同じである。
リセット電圧ＶＥＲＡの印加時間はセット時より長くする。これにより、可変抵抗素子が発生するジュール熱による熱過程で、選択セルＭＣ２２のリセット動作（消去動作）が行われる。
ここまで、基本的なセット、リセット動作を説明したが、この実施の形態では、多値データ記憶を行う。即ち、３以上の抵抗値をデータとして利用する。この場合重要なことは、複数の抵抗値のなかの不安定な抵抗状態（抵抗値がシフトしやすい抵抗状態）に着目して、各データ抵抗値レベルを設定することである。以下では、４値データ記憶を行う場合について説明する。
具体的な４値データ設定例を説明する前に、図７を参照して書き込みシーケンスを簡単に説明すれば、次のようになる。図７は、図１のセルアレイにおいて、セルＭＣ２２が選択された場合の書き込み動作波形を示している。
選択セルＭＣ２２について、まずリセットを行い、その後ベリファイ読み出しと書き込みとを繰り返す。リセット動作は、先の基本動作説明で説明したと同様に、選択ビット線ＢＬ２と非選択ワード線ＷＬ１にリセット電圧ＶＥＲＡを与え、一定時間の熱過程により、選択セルを高抵抗状態にリセットする。
ベリファイ読み出しは、選択ビット線ＢＬ２に読み出し電圧ＶＲＥＡＤを与えて、選択セルＭＣ２２の抵抗値を確認する動作である。読み出し電圧ＶＲＥＡＤは、ダイオードＤｉの順方向立ち上がり電圧をＶｄとし、可変抵抗素子に与えるに必要な読み出し電圧をＶｒ（＜Ｖｒｓ）として、ＶＲＥＡＤ＝Ｖｄ＋Ｖｒである。セットの場合と同様に非選択ワード線ＷＬ１にはＶＲＥＡＤを阻止電圧として与える。
この様な書き込みシーケンスにより、リセット状態（高抵抗状態）から、順次低抵抗側にシフトした計４つの抵抗状態を得ることができる。以下には、その４つの抵抗状態の設定例をいくつか説明する。
［第１の４値データ設定例］
図８は、低抵抗のセット状態が高抵抗側に抵抗値シフトし易いＲｅＲＡＭについて、第１の４値データの設定例である。最も抵抗の低い抵抗値Ｒ０と、これより順に抵抗値Ｒ１，Ｒ２，Ｒ３を４値データとする。
抵抗値Ｒ０，Ｒ１，Ｒ２の分布上限値Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２はそれぞれ、セット動作でのベリファイ読み出しで決まるレベルである。抵抗値Ｒ３の分布下限値Ｒｖｌ３は、リセット動作でのベリファイ読み出しで決まるレベルである。抵抗値Ｒ１，Ｒ２については、上限値のみならず、下限値Ｒｖｌ１，Ｒｖｌ２もベリファイされるものとしている。
最も高い抵抗値のデータＲ３をリセット状態として、抵抗値データＲ２，Ｒ１，Ｒ０がセットされるものとすると、抵抗値Ｒ０が最も不安定で高抵抗側に抵抗値シフトし易い。そこで各抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３間の抵抗値ギャップをΔＲ１，ΔＲ２，ΔＲ３として、このデータ設定例では、ΔＲ１＞ΔＲ２≧ΔＲ３とする。
即ち、少なくとも最低抵抗値Ｒ０と次の抵抗値Ｒ１の間のギャップΔＲ１を他の抵抗値状態の間のギャップより大きく設定することにより、抵抗値Ｒ０の高抵抗側への多少のシフトがあったとしても、抵抗値Ｒ０とＲ１との判別が可能になる。従って良好なデータ保持特性が得られる。ΔＲ２とΔＲ３とは同じでもよい。
なお実際上の抵抗値データ分布は、大きな抵抗値レンジ内に設定されるので、図８の抵抗値分布は横軸（抵抗Ｒの軸）がリニアスケールではなく対数スケールとなる。この場合、上述した抵抗値差の関係ΔＲ１＞ΔＲ２≧ΔＲ３に相当する必要な関係は、ΔＲ１／Ｒ１＞ΔＲ２／Ｒ２≧ΔＲ３／Ｒ３となる。ここで、Ｒ１，Ｒ２，Ｒ３は抵抗値分布の中心値をとるか、或いはそれぞれの分布下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３でもよい。
［第２の４値データ設定例］
図９は、同様に低抵抗のセット状態が抵抗値シフトし易いＲｅＲＡＭについて、第２の４値データの設定例である。ここでは、図８の例と同様の４つの抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３について、それぞれの抵抗値分布の間に設定される読み出ししきい値抵抗値をＲｒ１，Ｒｒ２，Ｒｒ３とする。
これらの読み出ししきい値Ｒｒ１，Ｒｒ２，Ｒｒ３とデータＲ１，Ｒ２，Ｒ３の分布下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３との間のギャップをそれぞれ、ΔＲ１’，ΔＲ２’，ΔＲ３’として、ΔＲ１’＞ΔＲ２’≧ΔＲ３’を満たすようにする。この様に設定すれば、抵抗値Ｒ０の高抵抗側への多少のシフトがあったとしても、抵抗値Ｒ０とＲ１との判別が可能になり、良好なデータ保持特性が得られる。ΔＲ２’とΔＲ３’とは同じでもよい。
この場合も、抵抗値データ分布が対数スケールである場合には、上述した抵抗値差の関係ΔＲ１’＞ΔＲ２’≧ΔＲ３’に対応する必要な関係は、ΔＲ１’／Ｒｒ１＞ΔＲ２’／Ｒｒ２≧ΔＲ３’／Ｒｒ３となる。
［第３の４値データ設定例］
図１０は、同様に低抵抗のセット状態が抵抗値シフトし易いＲｅＲＡＭについて、第３の４値データの設定例である。ここでは、図８，図９の例と同様の４つの抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３について、それぞれの抵抗値分布の間に設定される読み出ししきい値抵抗値をＲｒ０，Ｒｒ１，Ｒｒ２とする。
これらの読み出ししきい値Ｒｒ０，Ｒｒ１，Ｒｒ２と抵抗値Ｒ０，Ｒ１，Ｒ２の分布上限値Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２との間のギャップをそれぞれ、ΔＲ０”，ΔＲ１”，ΔＲ２”として、ΔＲ０”＞ΔＲ１”≧ΔＲ２”を満たすようにする。この様に設定すれば、抵抗値Ｒ０の高抵抗側への多少のシフトがあったとしても、抵抗値Ｒ０とＲ１との判別が可能になり、良好なデータ保持特性が得られる。ΔＲ１”とΔＲ２”とは同じでもよい。
この場合も、抵抗値データ分布が対数スケール上に設定された場合には、上述した抵抗値差の関係ΔＲ０”＞ΔＲ１”≧ΔＲ２”に対応する必要な関係は、ΔＲ０”／Ｒｒ０＞ΔＲ１”／Ｒｒ１≧ΔＲ２”／Ｒｒ２となる。
［第４の４値データ設定例］
図１１は、同様に低抵抗のセット状態が抵抗値シフトし易いＲｅＲＡＭについて、第４の４値データの設定例であり、図８に示した第１の４値データ設定例の変形例である。即ち、図８の例では、ΔＲ２≧ΔＲ３としたが、最も高抵抗で安定状態にあるはずの抵抗値（リセット状態）Ｒ３が低抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ３＞ΔＲ２としている。ΔＲ１＞ΔＲ２は、第１の４値データ設定例と同じである。
この場合も、抵抗値データ分布が対数スケール上に設定された場合には、上述した抵抗値差の関係ΔＲ３＞ΔＲ２かつ、ΔＲ１＞ΔＲ２に対応する必要な関係は、ΔＲ３／Ｒ３＞ΔＲ２／Ｒ２かつ、ΔＲ１／Ｒ１＞ΔＲ２／Ｒ２となる。ここで、Ｒ１，Ｒ２，Ｒ３は抵抗値分布の中心値をとるか、或いはそれぞれの分布下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３でもよい。
［第５の４値データ設定例］
図１２は、同様に低抵抗のセット状態が抵抗値シフトし易いＲｅＲＡＭについて、第５の４値データの設定例であり、図９に示した第２の４値データ設定例の変形例である。即ち、図９の例では、ΔＲ２’≧ΔＲ３’としたが、最も高抵抗で安定状態にあるはずの抵抗値（リセット状態）Ｒ３が低抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ３’＞ΔＲ２’としている。ΔＲ１’＞ΔＲ２’は、第２の４値データ設定例と同じである。
この場合も、抵抗値データ分布が対数スケール上に設定された場合は、上述した抵抗値差の関係ΔＲ３’＞ΔＲ２’かつ、ΔＲ１’＞ΔＲ２’に対応する必要な関係は、ΔＲ３’／Ｒｒ３＞ΔＲ２’／Ｒｒ２かつ、ΔＲ１’／Ｒｒ１＞ΔＲ２’／Ｒｒ２となる。
［第６の４値データ設定例］
図１３は、同様に低抵抗のセット状態が抵抗値シフトし易いＲｅＲＡＭについて、第６の４値データの設定例であり、図１０に示した第３の４値データ設定例の変形例である。即ち、図１０の例では、ΔＲ１”≧ΔＲ２”としたが、最も高抵抗で安定状態にあるはずの抵抗値（リセット状態）Ｒ３が低抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ２”＞ΔＲ１”としている。ΔＲ０”＞ΔＲ１”とすることは、第３の４値データ設定例と同じである。
この場合も、抵抗値データ分布が対数スケール上に設定された場合は、上述した抵抗値差の関係ΔＲ２”＞ΔＲ１”かつ、ΔＲ０”＞ΔＲ１”に対応する必要な関係は、ΔＲ２”／Ｒｒ２＞ΔＲ１”／Ｒｒ１かつ、ΔＲ０”／Ｒｒ０＞ΔＲ１”／Ｒｒ１となる。
ここまで説明した第１乃至第６の４値データ設定例は、低抵抗のセット状態が高抵抗側に抵抗値シフトしやすいＲｅＲＡＭについてであった。次に、セット状態が不安定な高抵抗状態であり、これが低抵抗側にシフトしやすい場合の４値データ設定例を挙げる。具体的には、記録層としてカルコゲナイドを用いたＰＣＲＡＭの場合である。
なお、以下のデータ設定例でも抵抗値分布を対数スケール上に表した場合には、単純な抵抗値差の大小関係に代わって、先の第１乃至第５の設定例で説明したと同様に、抵抗値差／抵抗値の大小関係として設定されることになる。その詳細は以下の設定例では説明を省く。
［第７の４値データ設定例］
図１４は、高抵抗のセット状態が低抵抗側に抵抗値シフトし易いＰＣＲＡＭについて、第７の４値データの設定例である。最も低い抵抗値Ｒ０と、これより順に高くなる抵抗値Ｒ１，Ｒ２，Ｒ３を４値データとする。
抵抗値Ｒ１，Ｒ２，Ｒ３の分布下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３はそれぞれ、セット動作でのベリファイ読み出しで決まるレベルである。抵抗値Ｒ０の分布上限値Ｒｖｕ０は、リセット動作でのベリファイ読み出しで決まるレベルである。抵抗値Ｒ１，Ｒ２については、下限値のみならず、上限値Ｒｖｕ１，Ｒｖｕ２もベリファイされるものとしている。
最も低い抵抗値Ｒ０をリセット状態として、抵抗値Ｒ１，Ｒ２，Ｒ３がセットされるものとすると、抵抗値Ｒ３が最も不安定で低抵抗側に抵抗値シフトし易い。そこで各抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３間の抵抗値ギャップをΔＲ１，ΔＲ２，ΔＲ３として、このデータ設定例では、ΔＲ３＞ΔＲ２≧ΔＲ１とする。
即ち、少なくとも最高抵抗値Ｒ３と次の抵抗値Ｒ２の間のギャップΔＲ３を他の抵抗値間のギャップより大きく設定することにより、抵抗値Ｒ３の低抵抗側への多少のシフトがあったとしても、抵抗値Ｒ２とＲ３との判別が可能になる。従って良好なデータ保持特性が得られる。ΔＲ１とΔＲ２とは同じでもよい。
［第８の４値データ設定例］
図１５は、同様に高抵抗のセット状態が抵抗値シフトし易いＰＣＲＡＭについて、第８の４値データの設定例である。ここでは、図１４の例と同様の４つの抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３について、それぞれの抵抗値分布の間に設定される読み出ししきい値抵抗値をＲｒ１，Ｒｒ２，Ｒｒ３とする。
これらの読み出ししきい値Ｒｒ１，Ｒｒ２，Ｒｒ３と抵抗値Ｒ１，Ｒ２，Ｒ３の分布下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３との間のギャップをそれぞれ、ΔＲ１’，ΔＲ２’，ΔＲ３’として、ΔＲ３’＞ΔＲ２’≧ΔＲ１’を満たすようにする。この様に設定すれば、抵抗値Ｒ３の低抵抗側への多少のシフトがあったとしても、抵抗値Ｒ３とＲ２との判別が可能になり、良好なデータ保持特性が得られる。ΔＲ１’とΔＲ２’とは同じでもよい。
［第９の４値データ設定例］
図１６は、同様に高抵抗のセット状態が抵抗値シフトし易いＰＣＲＡＭについて、第９の４値データの設定例である。ここでは、図１４，図１５の例と同様の４つの抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３について、それぞれの抵抗値分布の間に設定される読み出ししきい値をＲｒ０，Ｒｒ１，Ｒｒ２とする。
これらの読み出ししきい値Ｒｒ０，Ｒｒ１，Ｒｒ２と抵抗値Ｒ０，Ｒ１，Ｒ２の分布上限値Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２との間のギャップをそれぞれ、ΔＲ０”，ΔＲ１”，ΔＲ２”として、ΔＲ２”＞ΔＲ１”≧ΔＲ０”を満たすようにする。この様に設定すれば、抵抗値Ｒ３の低抵抗側への多少のシフトがあったとしても、抵抗値Ｒ３とＲ２との判別が可能になり、良好なデータ保持特性が得られる。ΔＲ１”とΔＲ０”とは同じでもよい。
［第１０の４値データ設定例］
図１７は、同様に高抵抗のセット状態が抵抗値シフトし易いＰＣＲＡＭについて、第１０の４値データの設定例であり、図１４に示した第７の４値データ設定例の変形例である。即ち、図１４の例では、ΔＲ２≧ΔＲ１としたが、最も低抵抗で安定状態にあるはずのデータ抵抗値（リセット状態）Ｒ０が高抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ１＞ΔＲ２としている。ΔＲ３＞ΔＲ２は、第７の４値データ設定例と同じである。
［第１１の４値データ設定例］
図１８は、同様に高抵抗のセット状態が抵抗値シフトし易いＰＣＲＡＭについて、第１１の４値データの設定例であり、図１５に示した第８の４値データ設定例の変形例である。即ち、図１５の例では、ΔＲ２’≧ΔＲ１’としたが、最も低抵抗で安定状態にあるはずのデータ抵抗値（リセット状態）Ｒ０が高抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ１’＞ΔＲ２’としている。ΔＲ３’＞ΔＲ２’は、第８の４値データ設定例と同じである。
［第１２の４値データ設定例］
図１９は、同様に高抵抗のセット状態が抵抗値シフトし易いＰＣＲＡＭについて、第１２の４値データの設定例であり、図１６に示した第９の４値データ設定例の変形例である。即ち、図１６の例では、ΔＲ１”≧ΔＲ０”としたが、最も低抵抗で安定状態にあるはずのデータ抵抗値（リセット状態）Ｒ０が高抵抗側にシフトしやすい事態もあり得る。この点を考慮して、ΔＲ０”＞ΔＲ１”としている。ΔＲ２”＞ΔＲ１”は、第９の４値データ設定例と同じである。
［ＲｅＲＡＭの読み出し／書き込み回路と動作］
以下には、具体的なＲｅＲＡＭの読み出し／書き込み回路とその動作を説明する。
図２０は、読み出し／書き込み回路を構成する、ビット線セレクタ１０１と、これにより選択されるビット線に接続される書き込みバッファ１０２及び読み出しバッファ１０３と、これらのバッファとデータ線Ｉ／Ｏの間のデータコントロール回路１０４とを示している。
ビット線セレクタ１０１は、ここでは４つのビット線ＢＬ＜０＞〜＜３＞の一つを、選択信号ＢＬＳ＜０＞〜＜３＞により駆動される選択ＮＭＯＳトランジスタＭＮ０〜ＭＮ３により選択する場合を例示している。選択ＮＭＯＳトランジスタＭＮ０〜ＭＮ３は高耐圧トランジスタである。ビット線ＢＬ＜０＞が選択される場合、対応する選択ワード線をＶｓｓ（＝０Ｖ）とし、非選択ワード線には書き込み，読み出しに応じて選択される阻止電圧Ｖｂを与える。
なお、図２で説明した３次元セルアレイの場合には、ビット線セレクタ１０１は、セルアレイ選択とセルアレイ内ビット線選択とを必要とするから、実際にはより複雑なものとなるが、ここでは単純に４ビット線の一つを選択する構成を例として示している。
セレクタ１０１で選択されたビット線は、書き込み選択信号ＢＬＷＳによりスイッチＮＭＯＳトランジスタＭＮ４がオンすると書き込みバッフア１０２に接続され、読み出し選択信号ＢＬＲＳによりスイッチＮＭＯＳトランジスタＭＮ５がオンすると読み出しバッフア１０３に接続される。これらのＮＭＯＳトランジスタＭＮ４，ＭＮ５も高耐圧トランジスタである。
書き込みバッファ１０２は、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ７からなるＣＭＯＳドライバを有する。ＰＭＯＳトランジスタＭＰ２は、活性化用ＰＭＯＳトランジスタＭＰ１を介して電圧印加ノードＶＷＥに、ＮＭＯＳトランジスタＭＮ７は活性化用ＮＭＯＳトランジスタＮＭ８を介して接地ノードＶｓｓに接続されている。ＣＭＯＳドライバの共通ゲートには、書き込みデータがレベルシフタＬ／Ｓを介して与えられる。
読み出しバッフア１０３に用いられるセンスアンプＳ／Ａには、いくつかのタイプが用いられる。図２１〜図２３にセンスアンプＳ／Ａの例を示す。
図２１のセンスアンプＳ／Ａは、選択ＮＭＯＳトランジスタＭＮ１１を介してビット線ＢＬに接続される、ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２からなる電流源回路２１０を有する。ＰＭＯＳトランジスタＭＰ１２とＮＭＯＳトランジスタＭＮ１１の接続ノードがセンスノードＮｓｅｎである。センスノードＮｓｅｎは、ＮＭＯＳトランジスタＭＮ１２を介してＶｓｓに接続される。
センスノードＮｓｅｎは、ソースがＰＭＯＳトランジスタＭＰ３を介してＶｄｄに接続されるＰＭＯＳトランジスタＭＰ１４のゲートに入り、そのドレインがラッチ２１１のノードＩＮＶに接続される。ＰＭＯＳトランジスタＭＰ１２とＮＭＯＳトランジスタＭＮ１２は、ラッチ２１１のノードＩＮＶにより相補的にオンオフされる。ＰＭＯＳトランジスタＭＰ１３のゲート制御信号ＳＴＢは、データセンス時に“Ｌ”となるセンス・ラッチ用パルスである。
電流源回路２１０のＰＭＯＳトランジスタＭＰ１１は、読み出したい多値データレベルに応じてレベルが選択されるバイアス電圧ＢＩＡＳにより制御される。即ち、ＰＭＯＳトランジスタＭＰ１１により、セル電流と比較すべきしきい値電流が設定される。ＰＭＯＳトランジスタＭＰ１１のソースは電源Ｖｄｄ或いはこれとは異なる読み出し電圧ＶＲＥＡＤが与えられる。ＶＲＥＡＤは、メモリセルのダイオードＤｉの順方向立ち上がり電圧Ｖｄｉより高い適当な電圧レベルに設定される。
この電流源回路２１０が出力する、バイアス電圧ＢＩＡＳに応じて異なるしきい値電流と、選択セルの引き込み電流の兼ね合いによりセンスノードＮｓｅｎの電位が決まる。具体的に説明すれば、例えば図９に示した読み出ししきい値（抵抗値）Ｒｒ１，Ｒｒ２，Ｒｒ３に相当するしきい値電流をそれぞれＩ１，Ｉ２，Ｉ３とし、それらを得るためのバイアス電圧ＢＩＡＳをそれぞれＢ１，Ｂ２，Ｂ３として、Ｂ１＜Ｂ２＜Ｂ３かつ、Ｉ１＞Ｉ２＞Ｉ３を満たすようなしきい値電流Ｉ１，Ｉ２，Ｉ３を、それぞれデータ抵抗値Ｒ０とＲ１との判別ステップ、Ｒ１とＲ２との判別ステップ、Ｒ２とＲ３との判別ステップの際に設定することになる。
そして、３回のセンス動作において、プリチャージされたビット線の選択セル抵抗により決まる放電電流と電流源回路からのビット線供給電流とにより決まるセンスノードＮｓｅｎのＨ，Ｌレベルの組み合わせにより、４値データが判定される。
より具体的にセンスアンプ動作を説明すれば、まずラッチ２１１をＩＮＶ＝“Ｌ”にリセットして、電流源回路２１０により選択ビット線のプリチャージを行う。このときワード線には阻止電圧を与えた状態として、選択ビット線と共にセンスノードＮｓｅｎは、読み出し電圧ＶＲＥＡＤまで充電される。
このビット線プリチャージ時は、ＢＩＡＳ＝Ｖｓｓとして、電流源回路２１０からは十分な電流を供給すればよい。ビット線プリチャージ動作及びその後のビット線ディスチャージ動作の間、ＳＴＢ＝“Ｈ”としてＰＭＯＳトランジスタＭＰ１３はオフ、従ってＩＮＬ＝“Ｌ”を保ち、電流源回路２１０をオンに保つ。
ビット線プリチャージ後、選択ワード線ＷＬをＶｓｓにすると、選択セルの抵抗値状態に応じて選択ビット線ＢＬが放電される。このビット線放電動作の間、電流源回路２１０からは、ＢＩＡＳ電圧により設定された所定のしきい値電流が供給されるようにする。これにより選択ビット線及びセンスノードＮｓｅｎは、選択セルによる放電電流による電位低下と電流源回路２１０からの充電電流による電位上昇との引き合いで決まる電位に平衡する。そこでビット線放電開始から一定時間後、ＳＴＢ＝“Ｌ”として、センスノードＮｓｅｎのレベルをＰＭＯＳトランジスタＭＰ１４により判定する。
検出しようとするセル抵抗値がしきい値より小さく、センスノードＮｓｅｎが所定レベル以下にまで低下していれば、ＰＭＯＳトランジスタＭＰ１４がオンして、ノードＩＮＶが“Ｈ”に反転する。これを受けて、電流源回路２１０がオフ、ＮＭＯＳトランジスタＭＮ１２がオンになり、センスノードＮｓｅｎはＶｓｓに設定される。セル抵抗値が大きく、センスノードＮｓｅｎが大きく低下しなければ、ＰＭＯＳトランジスタＭＰ１４はオンしない。
なお、上述のようなビット線プリチャージを行うことなく、最初から選択ワード線をＶｓｓとして、選択セルに電流を流しながら選択ビット線にしきい値電流を供給し、選択ビット線の充電レベルを検出してデータセンスを行うこともできる。この場合も、電流源回路２１０で設定するしきい値電流と選択セルの抵抗による引き込み電流との兼ね合いでビット線の上昇カーブとその平衡レベルが決まる。従って一定のビット線充電動作の後、ＳＴＢ＝“Ｌ”によりセンスノードＮｓｄｅｎのレベルをＰＭＯＳトランジスタＭＰ１４のしきい値で判定して、“Ｌ”または“Ｈ”データをラッチ２１１に取り込むことができる。
図２２のセンスアンプＳ／Ａは、選択ＮＭＯＳトランジスタＭＮ３１を介してビット線ＢＬに接続される、ＰＭＯＳトランジスタＭＰ３１，ＭＰ３２からなる電流源回路２２１を有する。ＰＭＯＳトランジスタＭＰ３２とＮＭＯＳトランジスタＭＮ３１の接続ノードがセンスノードＮｓｅｎである。ＰＭＯＳトランジスタＭＰ３１のゲートＰＲＥは、読み出し時Ｌレベルになり、ＰＭＯＳトランジスタＭＰ３２のゲートバイアス電圧ＢＩＡＳは、読み出すべき多値データレベルに応じて設定され、これによりしきい値電流が設定される。
このセンスアンプＳ／Ａは、ビット線充電によるセンスノードＮｓｅｎの電位上昇レベルを検出してデータセンスを行うが、センスノードＮｓｅｎの電位が、電流源回路２２１のしきい値電流と選択セルの引き込む電流との兼ね合いにより決まることは、図２１の場合と同様である。センスノードＮｓｅｎのレベルは、差動アンプ２２２により参照レベルＶＲＥＦとの比較で検出される。
図２１及び図２２のセンスアンプＳ／Ａはシングルエンド型であるのに対し、図２３のセンスアンプＳ／Ａは、参照セルを用いた差動型センスアンプである。ビット線ＢＬには、選択ＮＭＯＳトランジスタＮＭ４１を介して、ＰＭＯＳトランジスタＭＰ４２の電流源負荷２３１が接続され、参照ビット線ＢＬＢには、選択ＮＭＯＳトランジスタＮＭ４２を介して、ＰＭＯＳトランジスタＭＰ４４の電流源負荷２３２が接続される。これら負荷ＰＭＯＳトランジスタＭＰ４２，ＭＰ４４は、それぞれ制御信号ＰＲＥにより活性化されるＰＭＯＳトランジスタＭＰ４１，ＭＰ４３を介して、Ｖｄｄに接続される。
ＮＭＯＳトランジスタＭＮ４２と参照ビット線ＢＬＢとの間には、ビット線ＢＬ側に配置される選択トランジスタＭＮ１，ＭＮ４に対応して選択トランジスタＭＮ４４，ＭＮ４３が挿入されている。
参照ビット線ＢＬＢに接続される参照セルＲＣは、半定基準となる異なる参照抵抗値が書かれた可変抵抗素子を持つ３つのセルＲＣＡ，ＲＣＢ，ＲＣＣが併置され、これらの一つが判定すべき多値データレベルに応じて選択信号ＳＷＡ，ＳＷＢ，ＳＷＣにより選択されるようになっている。
ビット線ＢＬと参照ビット線ＢＬＢの差電流は、差動アンプ２３３により検出される。
図２２或いは図２３における差動アンプ２２２，２３３としては、図２４に示すカレントミラー型差動アンプ、或いは図２５に示すラッチ型の差動アンプを用いることができる。
図２６は、図２２のセンスアンプＳ／Ａを用いた場合のデータ読み出し（通常読み出し及びベリファイ読み出し）の動作電圧波形を示している。電流源回路２２１の電源ノードには読み出し電圧ＶＲＥＡＤが与えられるものとして、選択ビット線をセンスアンプに接続するための選択トランジスタには、信号ＢＬＳ＜０＞，ＢＬＲＳとして、少なくともビット線の充電レベルＶｃｌａｍｐの想定される最高値を転送できる電圧Ｖｓｗ１を与える。選択信号ＢＬＣには、Ｖｃｌａｍｐ＋Ｖｔ（ＶｔはＮＭＯＳトランジスタのしきい値）を与える。
バイアス電圧ＢＩＡＳは、前述のように読み出すべきデータに応じて選択されたしきい値電流を流しうる電圧値が選ばれる。非選択ワード線には阻止電圧Ｖｂが与えられる。
必要な選択信号のうち、最後に選択信号ＢＬＣが“Ｈ”になり、選択ビット線の充電が開始される（タイミングｔ０）。前述のように選択セルの引き込み電流と電流源回路２２１のしきい値電流により決まる充電カーブでビット線は充電される。ここでは、セルダイオードの順方向電圧は無視している。所定時間のビット線充電動作の後、活性化信号ＲＥＮ＝“Ｈ”（図２４の差動アンプの場合）によりセンスアンプＳ／Ａを活性化する（タイミングｔ１）。参照レベルＶＲＥＦとの比較で、セル抵抗値がしきい抵抗値より大きい場合、ＯＵＴ＝“Ｌ”、小さい場合ＯＵＴ＝“Ｈ”なるセンス出力が得られる。
図２７は、書き込みバッファ１０２によるセット、リセット動作波形である。ここでは、セット動作を書き込み、リセット動作を消去と定義して、選択ビット線ＢＬ＜０＞に書き込み電圧ＶＰＲＭや消去電圧ＶＥＲＡが与えられる場合を示している。
選択ビット線対応の選択信号ＢＬＳ＜０＞、ビット線と書き込みバッファに接続するための選択信号ＢＬＷＳは、それらの印加されるトランジスタが少なくとも書き込み電圧ＶＰＲＧや消去電圧ＶＥＲＡを転送できる値に設定される。
書き込みバッファ１０２は、書き込み又は消去の場合、データ“０”が、非書き込み又は非消去の場合データ“１”が与えられ、前者の場合にのみ活性化される。また活性化信号がＷＥＮ＝Ｖｄｄ，ｂＷＥＮ＝Ｖｓｓに設定されて、活性化される。
非選択ビット線はフローティングにされ、選択ワード線はＶｓｓ、非選択ワード線には阻止電圧Ｖｂ（＞ＶＰＧＭ，ＶＥＲＡ）が与えられる。ＢＬＳ，ＢＬＲＳはＶｓｓ、ＢＩＡＳ，ＰＲＥはＶｄｄであり、センスアンプＳ／Ａは非活性に保たれ、かつビット線からは分離された状態とされる。
タイミングｔ１０で選択ビット線に書き込み電圧ＶＰＧＭまたは消去電圧ＶＥＲＡが印加開始され、データ“０”で選択されたセルで書き込み又は消去が行われる。タイミングｔ１１は、書き込み又は消去の終了タイミングを示している。ここでは、書き込み電圧ＶＰＧＭと消去電圧ＶＥＲＡの相違、及び書き込みと消去の場合の電圧印加時間ｔ１１−ｔ１０の相違を示していないが、先に図６で説明したように、それぞれに最適の電圧レベルと時間が設定されることになる。
次に、４値データの具体的な書き込み方式をいくつか説明する。
図２８は、初期状態としてセルをリセット状態に設定し、その後下位ページ書き込み及び上位ページ書き込みというセット動作を行って、４値データを得る場合の第１乃至第３の３つの書き込みモードを示している。ここでは、リセット及びセットをそれぞれ、消去及び書き込みと定義する。４値データの最高抵抗値（Ｒ３）である消去状態（リセット状態）が“１１”である。
第１の書き込みモードでは、抵抗値がＲ２，Ｒ１，Ｒ０と下がるにつれて、“１０”，“００”，“０１”とビット割り付けされる。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ２）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“０１”（抵抗値Ｒ０）及び“００”（抵抗値Ｒ１）が書かれる。
第２の書き込みモードでは、抵抗値がＲ２，Ｒ１，Ｒ０と下がるにつれて、“１０”，“０１”，“００”とする。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ２）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“０１”（抵抗値Ｒ１）及び“００”（抵抗値Ｒ０）が書かれる。
第３の書き込みモードでは、抵抗値がＲ２，Ｒ１，Ｒ０と下がるにつれて、“０１”，“１０”，“００”とする。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ１）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“０１”（抵抗値Ｒ２）及び“００”（抵抗値Ｒ０）が書かれる。
これらの第１乃至第３の書き込みモードにおいて、抵抗値Ｒ０，Ｒ１，Ｒ２の書き込みベリファイレベルは、各抵抗値分布の上限値Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２であり、各抵抗値間に設定される読み出しレベルを低い方から、Ｒｒ０，Ｒｒ１，Ｒｒ２として、この実施の形態においては、ΔＲ０”＝Ｒｒ０−Ｒｖｕ０，ΔＲ１”＝Ｒｒ１−Ｒｖｕ１，ΔＲ２”＝Ｒｒ２−Ｒｖｕ２が、例えば図１０で説明したと同様に、ΔＲ０”＞ΔＲ１”≧ΔＲ２”に設定される。
図２９は、初期状態としてセルをセット状態に設定し、その後下位ページ、上位ページデータに応じてリセット動作を行って、４値データを書き込む場合の第４乃至第６の３つの書き込みモードを示している。ここでは、セット及びリセットをそれぞれ、消去及び書き込みと定義する。４値データは、最低抵抗値（Ｒ０）の消去状態（セット状態）が“１１”である。
第４の書き込みモードでは、抵抗値がＲ１，Ｒ２，Ｒ３と上がるにつれて、“１０”，“００”，“０１”とする。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ１）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“００”（抵抗値Ｒ２）及び“０１”（抵抗値Ｒ３）が書かれる。
第５の書き込みモードでは、抵抗値がＲ１，Ｒ２，Ｒ３と上がるにつれて、“１０”，“０１”，“００”とする。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ１）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“０１”（抵抗値Ｒ２）及び“００”（抵抗値Ｒ３）が書かれる。
第６の書き込みモードでは、抵抗値がＲ１，Ｒ２，Ｒ３と上がるにつれて、“０１”，“１０”，“００”とする。即ち、下位ページ書き込みによって、データ“１０”（抵抗値Ｒ２）が書かれ、次いで上位ページ書き込みにより、“１１”及び“１０”からそれぞれ“０１”（抵抗値Ｒ１）及び“００”（抵抗値Ｒ３）が書かれる。
これら第４乃至第６の書き込みモードにおいて、抵抗値Ｒ１，Ｒ２，Ｒ３の書き込みベリファイレベルはそれぞれの抵抗値分布の下限値Ｒｖｌ１，Ｒｖｌ２，Ｒｖｌ３であり、また抵抗値Ｒ０，Ｒ１，Ｒ２の過書き込みベリファイレベルはそれぞれ、Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２である。このとき、各抵抗値間の読み出しレベルをＲｒ０，Ｒｒ１，Ｒｒ２として、例えば図１０の例と同様に、Ｒｒ０−Ｒｖｕ０＝ΔＲ０”，Ｒｒ１−Ｒｖｕ１＝ΔＲ１”，Ｒｒ２−Ｒｖｕ２＝ΔＲ２”が、ΔＲ０”＞ΔＲ１”≧ΔＲ２”と設定される。
Ｒｖｌ１−Ｒｒ０＝ΔＲ４”，Ｒｖｌ２−Ｒｒ１＝ΔＲ５”，Ｒｖｌ３−Ｒｒ２＝ΔＲ６”については、例えばΔＲ４”＝ΔＲ５”＝ΔＲ６”とする。
図３０は、“０”書きをセット、“１”書きをリセットとして、ランダムアクセスによる書き込みを行う場合の第７及び第８の二つの書き込みモードを示している。これらの場合、通常のフラッシュメモリで行われている一括消去とその後の書き込みという概念はなく、セル毎に入力データ“０”，“１”に応じてセット、リセットされる。
第７の書き込みモードでは、４値データは、抵抗値の低い方から、Ｒ０＝“００”，Ｒ１＝“０１”，Ｒ２＝“１０”，Ｒ３＝“１１”と定義する。下位ページのセット、リセットでは、データ“００”（抵抗値Ｒ０）から“０１”（抵抗値Ｒ１）へのリセットとその逆のセット、及びデータ“１０”（抵抗値Ｒ２）から“１１”（抵抗値Ｒ３）へのリセットとその逆のセットが行われる。上位ページのセット、リセットでは、データ“００”から“１０”へのリセットとその逆のセット、及びデータ“０１”から“１１”へのリセットとその逆のセットが行われる。
第８の書き込みモードでは、４値データは、抵抗値の低い方から、Ｒ０＝“００”，Ｒ１＝“１０”，Ｒ２＝“０１”，Ｒ３＝“１１”と定義する。下位ページのセット、リセットでは、データ“００”（抵抗値Ｒ０）から“０１”（抵抗値Ｒ２）へのリセットとその逆のセット、及びデータ“１０”（抵抗値Ｒ１）から“１１”（抵抗値Ｒ３）へのリセットとその逆のセットが行われる。上位ページのセット、リセットでは、データ“００”から“１０”へのリセットとその逆のセット、及びデータ“０１”から“１１”へのリセットとその逆のセットが行われる。
これらの第７及び第８の書き込みモードにおいて、抵抗値Ｒ０，Ｒ１，Ｒ２の書き込みベリファイレベルを、各抵抗値分布の上限値Ｒｖｕ０，Ｒｖｕ１，Ｒｖｕ２とし、各抵抗値間に設定される読み出しレベルを低い方から、Ｒｒ０，Ｒｒ１，Ｒｒ２として、この実施の形態においては、ΔＲ０”＝Ｒｒ０−Ｒｖｕ０，ΔＲ１”＝Ｒｒ１−Ｒｖｕ１，ΔＲ２”＝Ｒｒ２−Ｒｖｕ２が、例えば図１０で説明したと同様に、ΔＲ０”＞ΔＲ１”≧ΔＲ２”に設定される。
ＲｅＲＡＭのセルアレイ等価回路を示す図である。 同じく三次元セルアレイの模式的構造を示す図である。 ＲｅＲＡＭセルの可変抵抗素子の模式断面構造とセット、リセット動作原理を示す図である。 同じく高抵抗状態と低抵抗状態のポテンシャル状態を模式的に示す図である。 ＰＣＲＡＭの可変抵抗素子の模式断面図と動作原理を示す図である。 ＲｅＲＡＭのセット、リセット動作電圧波形を示す図である。 具体的な書き込みベリファイの動作電圧波形を示す図である。 ＲｅＲＡＭの４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 ＰＣＲＡＭの４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 他の４値データ分布設定例を示す図である。 ＲｅＲＡＭの読み出し／書き込み回路構成を示す図である。 センスアンプの構成例を示す図である。 センスアンプの他の構成例を示す図である。 センスアンプの他の構成例を示す図である。 図２２及び図２３に用いられる差動アンプの構成例を示す図である。 同じく差動アンプの他の構成例を示す図である。 図２２のセンスアンプを用いた場合の読み出し動作電圧波形を示す図である。 書き込み動作電圧波形を示す図である。 高抵抗状態を消去状態とする４値データの第１乃至第３の書き込みモードを示す図である。 低抵抗状態を消去状態とする４値データの第４乃至第６の書き込みモードを示す図である。 ランダムアクセスによるセット、リセットを行う第７及び第８の書き込みモードを示す図である。
符号の説明
ＭＣｉｊ…メモリセル、ＶＲ…可変抵抗素子、Ｄｉ…ダイオード、ＷＬｉ…ワード線、ＢＬｊ…ビット線、１０１…ビット線セレクタ、１０２…書き込みバッファ、１０３…読み出しバッファ、１０４…データコントロール回路、２１０，２２１…電流源回路、２１１…ラッチ、２２２，２３３…差動アンプ、２３１，２３２…電流源負荷、Ｓ／Ａ…センスアンプ。

Claims (5)

  1. 書き換え可能な抵抗値をデータとして不揮発に記憶するメモリセルが配列され、メモリセルは高抵抗側が安定状態であって、少なくとも３つの抵抗値Ｒ０，Ｒ１及びＲ２（但し、Ｒ０＜Ｒ１＜Ｒ２）が選択的に設定される多値データ記憶を行う抵抗変化メモリ装置において、
    抵抗値Ｒ０とＲ１の間及びＲ１とＲ２の間の抵抗値ギャップをそれぞれ、ΔＲ１及びΔＲ２として、ΔＲ１＞ΔＲ２に設定される
    ことを特徴とする抵抗変化メモリ装置。
  2. 前記メモリセルは、最高抵抗値Ｒ３をリセット状態として、前記抵抗値Ｒ２，Ｒ１及びＲ０が選択的にセットされる４値データ記憶を行うものであって、抵抗値Ｒ２とＲ３の間の抵抗値ギャップをΔＲ３として、ΔＲ１＞ΔＲ２≧ΔＲ３に設定される
    ことを特徴とする請求項１記載の抵抗変化メモリ装置。
  3. 前記メモリセルは、最高抵抗値Ｒ３をリセット状態として、前記抵抗値Ｒ２，Ｒ１及びＲ０が選択的にセットされる４値データ記憶を行うものであって、抵抗値Ｒ０，Ｒ１，Ｒ２及びＲ３のそれぞれの間に設定される読み出ししきい値Ｒｒ１，Ｒｒ２及びＲｒ３と、抵抗値Ｒ１，Ｒ２及びＲ３の分布下限値との間のギャップをそれぞれ、ΔＲ１’，ΔＲ２’及びΔＲ３’として、ΔＲ１’＞ΔＲ２’≧ΔＲ３’に設定される
    ことを特徴とする請求項１記載の抵抗変化メモリ装置。
  4. 前記メモリセルは、最高抵抗値Ｒ３をリセット状態として、前記抵抗値Ｒ２，Ｒ１及びＲ０が選択的にセットされる４値データ記憶を行うものであって、抵抗値Ｒ０，Ｒ１，Ｒ２及びＲ３のそれぞれの間に設定される読み出ししきい値Ｒｒ０，Ｒｒ１及びＲｒ２と、抵抗値Ｒ０，Ｒ１及びＲ２の分布上限値との間のギャップをそれぞれ、ΔＲ０”，ΔＲ１”及びΔＲ２”として、ΔＲ０”＞ΔＲ１”≧ΔＲ２”に設定される
    ことを特徴とする請求項１記載の抵抗変化メモリ装置。
  5. 前記メモリセルは、最高抵抗値Ｒ３をリセット状態として、前記抵抗値Ｒ２，Ｒ１及びＲ０が選択的にセットされる４値データ記憶を行うものであって、抵抗値Ｒ２とＲ３の間の抵抗値ギャップをΔＲ３として、ΔＲ１＞ΔＲ２かつ、ΔＲ３＞ΔＲ２に設定される
    ことを特徴とする請求項１記載の抵抗変化メモリ装置。
JP2007269973A 2007-10-17 2007-10-17 抵抗変化メモリ装置 Pending JP2009099206A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007269973A JP2009099206A (ja) 2007-10-17 2007-10-17 抵抗変化メモリ装置
US12/252,675 US7800935B2 (en) 2007-10-17 2008-10-16 Resistance change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007269973A JP2009099206A (ja) 2007-10-17 2007-10-17 抵抗変化メモリ装置

Publications (1)

Publication Number Publication Date
JP2009099206A true JP2009099206A (ja) 2009-05-07

Family

ID=40582593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269973A Pending JP2009099206A (ja) 2007-10-17 2007-10-17 抵抗変化メモリ装置

Country Status (2)

Country Link
US (1) US7800935B2 (ja)
JP (1) JP2009099206A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119762A1 (ja) 2009-04-15 2010-10-21 オリンパスメディカルシステムズ株式会社 半導体装置、半導体装置の製造方法
JP2011501335A (ja) * 2007-10-10 2011-01-06 マイクロン テクノロジー， インク． Ｍｌｃｎａｎｄにおける不均等閾値電圧範囲
US8553445B2 (en) 2010-09-03 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same
JP2014029744A (ja) * 2012-07-31 2014-02-13 Panasonic Corp 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP2015076118A (ja) * 2013-10-09 2015-04-20 株式会社東芝 不揮発性半導体記憶装置
US9106231B2 (en) 2012-01-11 2015-08-11 Nec Corporation Bidirectional buffer and control method thereof
US10490271B2 (en) 2017-09-20 2019-11-26 Toshiba Memory Corporation Resistance change memory device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049814B2 (ja) 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
JP5178448B2 (ja) * 2008-10-17 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
KR101047050B1 (ko) * 2009-05-15 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
JP2012038371A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 半導体記憶装置
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US8787065B2 (en) 2011-10-18 2014-07-22 Micron Technology, Inc. Apparatuses and methods for determining stability of a memory cell
US8730708B2 (en) 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
US8971088B1 (en) 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
JP5934086B2 (ja) 2012-12-27 2016-06-15 株式会社東芝 記憶装置
US8949567B2 (en) * 2013-02-26 2015-02-03 Seagate Technology Llc Cross-point resistive-based memory architecture
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
TWI569270B (zh) * 2015-01-22 2017-02-01 旺宏電子股份有限公司 記憶體操作方法及相關的記憶體裝置
KR102298607B1 (ko) 2015-02-17 2021-09-06 삼성전자주식회사 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
KR20160131180A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 전자 장치 및 그 동작방법
US9589610B1 (en) * 2015-09-04 2017-03-07 Macronix International Co., Ltd. Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
US10134469B1 (en) * 2016-06-30 2018-11-20 Crossbar, Inc. Read operation with data latch and signal termination for 1TNR memory array
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US11217307B2 (en) 2018-04-05 2022-01-04 Commissariat à l'Energie Atomique et aux Energies Alternatives Circuit and method for programming resistive memory cells
JP2020144959A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139092A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 不揮発性半導体記憶装置
JPH11317087A (ja) * 1998-01-21 1999-11-16 Samsung Electronics Co Ltd 不揮発性メモリ装置及びそのプログラム方法
JP2002184191A (ja) * 2000-12-15 2002-06-28 Denso Corp 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
JP2004185753A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルの記憶データ補正方法
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813177B2 (en) 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US20060203541A1 (en) 2003-03-18 2006-09-14 Haruki Toda Phase change memory device
US7391642B2 (en) 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US20070034850A1 (en) 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
JP4297136B2 (ja) * 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139092A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 不揮発性半導体記憶装置
JPH11317087A (ja) * 1998-01-21 1999-11-16 Samsung Electronics Co Ltd 不揮発性メモリ装置及びそのプログラム方法
JP2002184191A (ja) * 2000-12-15 2002-06-28 Denso Corp 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
JP2004185753A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルの記憶データ補正方法
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501335A (ja) * 2007-10-10 2011-01-06 マイクロン テクノロジー， インク． Ｍｌｃｎａｎｄにおける不均等閾値電圧範囲
WO2010119762A1 (ja) 2009-04-15 2010-10-21 オリンパスメディカルシステムズ株式会社 半導体装置、半導体装置の製造方法
US8553445B2 (en) 2010-09-03 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same
US8730710B2 (en) 2010-09-03 2014-05-20 Samsung Electronics Co., Ltd. Semiconductor memory device having stacked structure including resistor-switched based logic circuit and method of manufacturing the same
US9106231B2 (en) 2012-01-11 2015-08-11 Nec Corporation Bidirectional buffer and control method thereof
JP2014029744A (ja) * 2012-07-31 2014-02-13 Panasonic Corp 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP2015076118A (ja) * 2013-10-09 2015-04-20 株式会社東芝 不揮発性半導体記憶装置
US9286978B2 (en) 2013-10-09 2016-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US10490271B2 (en) 2017-09-20 2019-11-26 Toshiba Memory Corporation Resistance change memory device

Also Published As

Publication number Publication date
US20090109728A1 (en) 2009-04-30
US7800935B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP2009099206A (ja) 抵抗変化メモリ装置
US11615844B2 (en) Apparatuses and methods including memory and operation of same
US7835174B2 (en) Non-volatile memory device and method of reading data therefrom
TWI696186B (zh) 對記憶體胞之操作
EP1965391B1 (en) Non-volatile semiconductor memory device
JP5085405B2 (ja) 不揮発性半導体記憶装置
JP5233815B2 (ja) 抵抗変化型メモリデバイスおよびその動作方法
US20190006006A1 (en) Apparatuses including memory cells and methods of operation of same
US9728252B2 (en) Resistive memory device with temperature compensation, resistive memory system, and operating method thereof
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
JP5359798B2 (ja) メモリデバイスおよびその読み出し方法
JP5175769B2 (ja) 半導体記憶装置
US8885428B2 (en) Smart read scheme for memory array sensing
JP5575243B2 (ja) メモリブロック・スイッチングを改善した半導体メモリ
KR102514045B1 (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
JP2011165297A (ja) 不揮発性半導体メモリデバイス
WO2005076280A1 (ja) 半導体装置
KR20100097407A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
CN112289359B (zh) 存储装置及操作该存储装置的方法
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
US11238927B2 (en) Memory device having program current adjustible based on detected holding voltage
CN110910931A (zh) 存储器设备
JP2007193854A (ja) 半導体記憶装置
CN113380295B (zh) 可变电阻式存储器件以及操作其的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814