KR101047050B1 - 상변화 메모리 장치 - Google Patents

상변화 메모리 장치 Download PDF

Info

Publication number
KR101047050B1
KR101047050B1 KR1020090042605A KR20090042605A KR101047050B1 KR 101047050 B1 KR101047050 B1 KR 101047050B1 KR 1020090042605 A KR1020090042605 A KR 1020090042605A KR 20090042605 A KR20090042605 A KR 20090042605A KR 101047050 B1 KR101047050 B1 KR 101047050B1
Authority
KR
South Korea
Prior art keywords
voltage
data
level
control signal
signal
Prior art date
Application number
KR1020090042605A
Other languages
English (en)
Other versions
KR20100123395A (ko
Inventor
박경욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090042605A priority Critical patent/KR101047050B1/ko
Priority to US12/494,587 priority patent/US7983077B2/en
Priority to TW098124577A priority patent/TWI489463B/zh
Priority to JP2009175738A priority patent/JP2010267361A/ja
Priority to CN2009101715513A priority patent/CN101887747A/zh
Publication of KR20100123395A publication Critical patent/KR20100123395A/ko
Application granted granted Critical
Publication of KR101047050B1 publication Critical patent/KR101047050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 메모리 셀을 구비하고, 라이트 검증 동작을 수행하는 상변화 메모리 장치로서, 제 1 레벨 또는 제 2 레벨의 데이터를 기입하고, 상기 제 1 레벨의 데이터가 기입된 경우 제 1 전압으로 검증 리드 동작을 수행하고, 상기 제 2 레벨의 데이터가 기입된 경우 제 2 전압으로 검증 리드 동작을 수행하도록 구성된다.
데이터, 센싱 윈도우

Description

상변화 메모리 장치{Phase Change Memory Apparatus}
본 발명은 메모리 장치에 관한 것으로, 더 상세하게는 상변화 메모리 장치에 관한 것이다.
일반적으로 상변화 메모리 장치는 메모리 셀에 데이터가 올바르게 저장되었는지 여부를 검증하는 라이트 검증 동작(Write Verify Function)을 수행한다. 상기 라이트 검증 동작은 다음과 같이 수행된다. 먼저, 메모리 셀에 논리 하이 또는 논리 로우의 데이터를 기입(Write)하고, 검증 리드(Verify Read) 동작을 통해 메모리 셀에 저장된 데이터를 독출(Read)한다. 이때, 기입된 데이터와 독출된 데이터가 일치하지 않는 경우에는 다시 메모리 셀에 동일한 논리 레벨을 갖지만 더 높거나 낮은 전압 레벨을 갖는 데이터를 기입하고, 메모리 셀에 저장된 데이터를 독출하는 검증 리드 동작이 반복적으로 수행된다. 상기 기입된 데이터와 상기 독출된 데이터가 일치하게 되면, 상기 라이트 검증 동작은 종료된다.
상기 라이트 검증 동작은 메모리 셀에 정확한 데이터를 저장하기 위해 수행된다. 이는, 노멀 리드 동작시 정확한 데이터가 출력될 수 있도록 하기 위함이다. 메모리 셀에 저장된 데이터는 상기 메모리 셀을 관통하는 전류와 기준전압을 차동 증폭하는 센스앰프의 증폭동작으로 출력될 수 있다.
도 1은 종래기술에 따른 상변화 메모리 장치의 메모리 셀에 저장되는 데이터 분포를 보여주는 도면이다. 도 1에서, 기준전압(Vref0)을 기준으로 위 쪽에는 논리 하이의 데이터가 분포하고, 아래 쪽에는 논리 로우의 데이터가 분포하는 것을 알 수 있다. 상기 논리 하이의 데이터와 상기 논리 로우의 데이터를 구별하는 영역은 센싱 윈도우(Sensing Window)이다. 메모리 셀에 저장된 데이터는 상기 센싱 윈도우를 센싱 마진으로 하여 논리 하이 인지 논리 로우 인지 여부가 구별된다.
종래에는 라이트 검증 동작시 메모리 셀을 관통하는 전류의 양, 즉 센스앰프의 입력신호(SAI)의 레벨을 적절히 조절함으로써 상기 센싱 윈도우를 확보하였다. 그러나, 상기 센스앰프의 입력(SAI)은 PVT(Process/Voltage/Temperature) 변동에 따라 변하므로 센싱 윈도우 역시 줄어드는 문제점이 발생한다. 센싱 윈도우의 감소는 상변화 메모리 장치의 오동작을 초래하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해서, 충분한 센싱 윈도우를 확보할 수 있는 상변화 메모리 장치를 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 상변화 메모리 장치는 메모리 셀을 구비하고, 라이트 검증 동작을 수행하는 상변화 메모리 장치로서, 제 1 레벨 또는 제 2 레벨의 데이터를 기입하고, 상기 제 1 레벨의 데이터가 기입된 경우 제 1 전압으로 검증 리드 동작을 수행하고, 상기 제 2 레벨의 데이터가 기입된 경우 제 2 전압으로 검증 리드 동작을 수행하도록 구성된다.
또한, 본 발명의 실시예에 따른 상변화 메모리 장치는 메모리 셀, 상기 메모리 셀을 관통하여 흐르는 전류와 비교전압을 차동 증폭하여 출력하는 센스 앰프 및 검증 리드 동작시 데이터에 따라 제 1 전압 또는 제 2 전압을 선택적으로 비교전압으로 제공하고, 노멀 리드 동작시 기준전압을 상기 비교전압으로 제공하도록 구성된 전압 선택부를 포함한다.
본 발명은 PVT 변동에도 불구하고 충분한 데이터 센싱 윈도우를 확보할 수 있는 효과가 있다.
따라서, 안정적이고 정확한 데이터의 입출력이 가능하여 상변화 메모리 장치의 동작 신뢰성을 향상시킨다.
도 2는 본 발명의 실시예에 따른 상변화 메모리 장치의 구성을 개략적으로 보여주는 도면이다. 도 2에서, 본 발명의 실시예에 따른 상변화 메모리 장치(1)는 메모리 셀(memory Cell), 컬럼 스위치(10), 바이어스 트랜지스터(20), 클램핑 트랜지스터(30), 센스앰프(100) 및 전압 선택부(200)를 포함한다.
상기 메모리 셀(Memory Cell)은 데이터를 저장하며, 워드 라인(Word Line)과 연결되어 동작한다. 상기 컬럼 스위치(10)는 컬럼 어드레스(Column Address)에 따라 컬럼 선택을 하기 위해 인에이블되는 컬럼 선택 신호(yi)에 응답하여 턴온된다.
상기 바이어스 트랜지스터(20)는 메모리 셀(Memory Cell)의 데이터를 센싱하기 위해서 바이어싱 신호(SAIL)에 응답하여 전원전압(VSA)을 공통노드(A)로 인가한다.
상기 클램핑 트랜지스터(30)는 클램핑 신호(clamp)에 응답하여 상기 메모리 셀의 데이터를 리드하기 적절한 전압 범위 내로 클램핑하는 역할을 수행하는데, 구체적으로는, 상기 메모리 셀을 구성하는 상변화 물질의 임계 전압 이하의 소정 전압 레벨로 클램핑하는 역할을 수행한다. 임계 전압 이상의 레벨이 되면 상기 메모리 셀을 구성하는 상변화 물질이 변할 수 있기 때문이다.
메모리 셀의 데이터를 센싱하기 위해서 상기 컬럼 선택 신호(yi), 상기 바이어싱 신호(SAIL) 및 클램핑 신호(clamp)가 인에이블 되면, 상기 메모리 셀에 전원전압(VSA)이 인가되어 메모리 셀의 저항 값에 따라 상기 메모리 셀을 관통하여 흐르는 전류가 상기 공통 노드(A)에서 센스앰프 입력신호(SAI)로서 출력된다. 상기 컬럼 스위치(10), 상기 바이어스 트랜지스터(20) 및 상기 클램프 트랜지스터(30)는 종래기술과 동일하게 구성된다.
상기 센스앰프(100)는 상기 센스앰프 입력신호(SAI) 및 비교전압(Vref)의 레벨을 차동 증폭하여 출력신호(SAO)를 생성한다.
상기 전압 선택부(200)는 상기 센스앰프(100)로 상기 비교전압(Vref)을 제공한다. 상기 전압 선택부(200)는 데이터(Data), 검증 리드 신호(VRD) 및 노멀 리드 신호(RD)에 응답하여 제 1 전압(Vref1), 기준전압(Vredf0) 및 제 2 전압(Vref2) 중 하나의 전압을 상기 비교전압(Vref)으로 제공할 수 있다.
상변화 메모리 장치는 일반적으로 라이트 검증 동작(Write Verify Function)을 수행하여 메모리 셀에 올바른 데이터가 저장되었는지 확인한다. 즉, 라이트 검증시, 제 1 레벨 또는 제 2 레벨의 데이터를 메모리 셀에 기입하고, 검증 리드(Verify Read) 동작을 수행하여 메모리 셀의 데이터를 독출하여, 기입된 데이터와 독출된 데이터가 일치하는 여부를 확인하는 것이다. 이 때, 기입된 데이터와 독출된 데이터가 일치하는 경우, 라이트 검증 동작은 완료되고, 기입된 데이터와 독출된 데이터가 일치하지 않는 경우에는, 동일한 논리 레벨을 갖지만 더 높거나 더 낮은 전압 레벨을 갖는 데이터를 기입하고 이를 검증 리드하는 동작이 반복적으로 수행된다. 상기 검증 리드 신호(VRD)는 검증 리드 동작 수행하기 위해 외부에서 입력될 수 있는 신호이다.
상기 전압 선택부(200)는 검증 리드시 상기 제 1 전압 및 상기 제 2 전압(Vref1, Vref2) 중 하나를 상기 비교전압(Vref)으로 제공하고, 노멀 리드시 상기 기준전압(Vref0)을 상기 비교전압(Vref)으로 제공한다. 구체적으로는, 상기 전압 선택부(200)는 상기 검증 리드 신호(VRD)가 인에이블되면 상기 제 1 전압 및 상기 제 2 전압(Vref1, Vref2) 중 하나를 상기 비교전압(Vref)으로 제공하고, 상기 검증 리드 신호(VRD)가 디스에이블되고 상기 노멀 리드 신호(RD)가 인에이블되면 상기 기준전압(Vref0)을 상기 비교전압(Vref)으로 제공한다. 또한, 상기 전압 선택부(200)는 상기 검증 리드 신호(VRD)가 인에이블 되었을 때, 상기 데이터(Data)가 제 1 레벨이면 상기 제 1 전압(Vref1)을 상기 비교전압(Vref)으로 제공하고, 상기 데이터(Data)가 제 2 레벨이면 상기 제 2 전압(Vref2)을 상기 비교전압(Vref)으로 제공한다.
본 발명의 실시예에서, 상기 제 1 레벨은 논리 하이를 의미하고, 상기 제 2 레벨은 논리 로우를 의미한다. 또한, 본 발명의 실시예세서, 상기 제 1 전압(Vref1)은 상기 기준전압(Vref0)보다 높은 레벨의 전압인 것이 바람직하고, 상기 제 2 전압(Vref2)은 상기 기준전압(Vref0)보다 낮은 레벨의 전압인 것이 바람직하다. 상기 기준전압(Vref0)은 상기 전원전압(VSA)의 하프 레벨에 해당하는 전압이다.
따라서, 상기 센스앰프(100)는 검증 리드 동작, 노멀 리드 동작 및 데이터에 따라 상기 제 1 전압(Vref1), 상기 기준전압(Vref0) 및 상기 제 2 전압(Vref2) 중 하나를 비교전압(Vref)으로 인가 받아 상기 센스앰프 입력신호(SAI)와 비교하고, 차동 증폭하는 동작을 수행하게 된다.
도 3은 도 2의 전압 선택부의 실시예의 구성을 개략적으로 보여주는 도면이 다. 도 3에서, 상기 전압 선택부(200)는 검증 리드 제어부(210), 노멀 리드 제어부(220) 및 출력부(230)를 포함한다. 상기 검증 리드 제어부(210)는 상기 검증 리드 신호(VRD) 및 데이터(Data)에 응답하여 제 1 제어신호(ctrl1)를 생성한다. 상기 검증 리드 제어부(210)는 상기 검증 리드 신호(VRD)가 인에이블 되었을 때, 상기 데이터(Data)가 제 1 레벨이면 상기 제 1 제어신호(ctrl1)를 로우로 디스에이블시키고, 상기 데이터(Data)가 제 2 레벨이면 상기 제 1 제어신호(ctrl1)를 하이로 인에이블 시킨다. 도 3에서, 상기 검증 리드 제어부(210)는 제 1 낸드 게이트(ND1)를 포함한다. 상기 제 1 낸드 게이트(ND1)는 상기 검증 리드 신호(VRD) 및 상기 데이터(Data)를 입력 받아 상기 제 1 제어신호(ctrl1)를 생성한다.
상기 노멀 리드 제어부(220)는 상기 검증 리드 신호(VRD) 및 상기 노멀 리드 신호(RD)에 응답하여 제 2 제어신호(ctrl2)를 생성한다. 상기 노멀 리드 제어부(220)는 상기 검증 리드 신호(VRD)가 디스에이블되고 상기 노멀 리드 신호(RD)가 인에이블 되었을 때, 상기 제 2 제어신호(ctrl2)를 로우로 인에이블 시킨다. 상기 노멀 리드 제어부(220)는 상기 노멀 리드 신호(RD)가 디스에이블 되었을 때, 상기 제 2 제어신호(ctrl2)를 하이로 디스에이블 시킨다. 상기 도 3에서, 상기 노멀 리드 제어부(220)는 제 1 인버터(IV1) 및 제 2 낸드 게이트(ND2)를 포함한다. 상기 제 1 인버터(IV1)는 상기 검증 리드 신호(VRD)를 반전시킨다. 상기 제 2 낸드 게이트(ND2)는 상기 제 1 인버터(IV1)의 출력 및 상기 노멀 리드 신호(RD)를 입력 받아 상기 제 2 제어신호(ctrl2)를 생성한다.
상기 출력부(230)는 상기 제 1 및 제 2 제어신호(ctrl1, ctrl2)에 응답하여 상기 제 1 전압(Vref1), 상기 기준전압(Vref0) 및 상기 제 2 전압(Vref2) 중 하나를 상기 비교전압(Vref)으로 제공한다. 상기 출력부(230)는 상기 제 1 제어신호(ctrl1)가 하이로 인에이블되고 상기 제 2 제어신호(ctrl2)가 하이로 디스에이블되면 상기 제 2 전압(Vref2)을 상기 비교전압(Vref)으로 제공한다. 상기 출력부(230)는 상기 제 1 제어신호(ctrl1)가 로우로 디스에이블되고 상기 제 2 제어신호(ctrl2)가 하이로 디스에이블되면 상기 제 1 전압(Vref1)을 상기 비교전압(Vref)으로 제공한다. 상기 출력부(230)는 상기 제 1 제어신호(ctrl1)가 로우로 디스에이블되고, 상기 제 2 제어신호(ctrl2)가 로우로 인에이블되면 상기 기준전압(Vref0)을 상기 비교전압(Vref)으로 제공한다.
도 3에서, 상기 출력부(230)는 제 2 및 제 3 인버터(IV2, IV3), 제 1 내지 제 3 패스 게이트(PG1~PG3)로 구성된다. 상기 제 2 인버터(IV2)는 상기 제 1 제어신호(ctrl1)를 반전시키고, 상기 제 3 인버터(IV3)는 상기 제 2 제어신호(ctrl2)를 반전시킨다. 상기 제 1 패스 게이트(PG1)는 상기 제 1 제어신호(ctrl1) 및 상기 제 2 인버터(IV2)의 출력에 응답하여 턴온 여부가 결정되어 상기 제 2 전압(Vref2)을 출력노드(B)로 전송한다. 상기 제 2 패스 게이트(PG2)는 상기 제 2 제어신호(ctrl2) 및 상기 제 3 인버터(IV3)의 출력에 응답하여 턴온 여부가 결정되어 상기 기준전압(Vref0)을 상기 출력노드(B)로 전송한다. 상기 제 3 패스 게이트(PG3)는 상기 제 1 제어신호(ctrl1) 및 상기 제 2 인버터(IV2)의 출력에 응답하여 상기 제 1 전압(Vref1)을 상기 출력노드(B)로 전송한다.
따라서, 상기 전압 선택부(200)는 검증 리드 동작시 데이터(Data)의 논리 레 벨에 따라 상기 제 1 및 제 2 전압(Vref1, Vref2)을 상기 비교전압(Vref)으로 제공하고, 노멀 리드 동작시 상기 기준전압(Vref0)을 상기 비교전압(Vref)으로 제공할 수 있다.
도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 상변화 메모리 장치(1)의 동작을 살펴보면 다음과 같다.
먼저, 메모리 셀(Memory Cell)에 제 1 레벨의 첫 번째 데이터(Data)를 기입한다. 이후, 검증 리드 신호(VRD)가 인에이블되면 상기 전압 선택부(200)는 상기 제 1 전압(Vref1)을 비교전압(Vref)으로 제공한다. 상기 센스앰프(100)는 상기 메모리 셀(Memory Cell)을 관통하여 흐르는 전류인 센스앰프 입력신호(SAI)와 상기 제 1 전압(Vref1) 레벨의 비교전압(Vref)을 차동 증폭하여 출력한다. 상기 센스앰프의 출력(SAO)이 상기 제 1 레벨이 아닌 경우, 다시 제 1 레벨과 동일한 논리 레벨을 갖고 상기 첫 번째 데이터(Data)보다 더 높은 전압 레벨을 갖는 두 번째 데이터(Data)를 상기 메모리 셀(Memory Cell)에 기입한다. 이후, 검증 리드 신호(VRD)가 인에이블되면 상기 전압 선택부(200)는 상기 제 1 전압(Vref1)을 비교전압(Vref)으로 제공하고 상기 센스앰프(100)는 센스앰프 입력신호(SAI)와 상기 제 1 전압(Vref1) 레벨의 비교전압(Vref)을 차동 증폭하여 출력한다. 상기 센스앰프(100)의 출력(SAO)이 상기 제 1 레벨인 경우 라이트 검증 동작은 종료되고, 상기 제 1 레벨이 아닌 경우 상기 단계들이 다시 반복된다.
또는, 메모리 셀(Memory Cell)에 제 2 레벨의 첫 번째 데이터(Data)를 기입한다. 이 후, 검증 리드 신호(VRD)가 인에이블되면 상기 전압 선택부(200)는 상기 제 2 전압(Vref2)을 비교전압(Vref)으로 제공한다. 상기 센스앰프(100)는 센스앰프 입력신호(SAI)와 상기 제 2 전압(Vref2) 레벨의 비교전압(Vref)을 차동 증폭하여 출력한다. 상기 센스앰프의 출력(SAO)이 상기 제 2 레벨이 아닌 경우, 다시 제 2 레벨과 동일한 논리 레벨을 갖고 상기 첫 번째 데이터(Data)보다 더 낮은 전압 레벨을 갖는 두 번째 데이터(Data)를 메모리 셀(Memory Cell)에 기입한다. 이후, 검증 리드 신호(VRD)가 인에이블되면 상기 전압 선택부(200)는 상기 제 2 전압(Vref2)을 비교전압(Vref)으로 제공하고 상기 센스앰프(100)는 센스앰프 입력신호(SAI)와 상기 제 2 전압(Vref2) 레벨의 비교전압(Vref)을 차동 증폭하여 출력한다. 상기 센스앰프(100)의 출력(SAO)이 상기 제 2 레벨인 경우 라이트 검증 동작은 종료되고, 상기 제 2 레벨이 아닌 경우 상기 단계들이 다시 반복된다.
이후, 노멀 리드 신호(RD)가 인에이블 되면 상기 전압 선택부(200)는 기준전압(Vref0)을 비교전압(Vref)으로 출력한다. 따라서, 상기 센스앰프(100)는 센스앰프 입력신호(SAI)와 상기 기준전압(Vref0) 레벨의 비교전압(Vref)을 차동 증폭하여 출력한다. 상기 라이트 검증 동작을 통해, 상기 제 1 레벨의 데이터(Data)는 상기 기준전압(Vref0) 보다 높은 제 1 전압(Vref1) 이상의 레벨로 상기 메모리 셀(Memory Cell)에 저장되고, 상기 제 2 레벨의 데이터(Data)는 상기 기준전압(Vref0)보다 낮은 제 2 전압(Vref2) 이하의 레벨로 상기 메모리 셀(Memory Cell)에 저장되기 때문에, 본 발명의 실시예에 따른 상변화 메모리 장치(1)는 노멀 리드 동작시 안정적이고 정확한 데이터를 출력할 수 있다.
도 4는 본 발명의 실시예에 따른 상변화 메모리 장치의 메모리 셀에 저장되 는 데이터의 분포를 보여주는 그래프이다. 도 4에서, 상기 제 1 레벨의 데이터는 상기 제 1 전압(Vref1)을 기준으로 위 쪽에 분포하고, 상기 제 2 레벨의 데이터는 상기 제 2 전압(Vref2)을 기준으로 아래 쪽에 분포하는 것을 알 수 있다. 따라서, 본 발명의 실시예에 따른 상변화 메모리 장치는 데이터 스큐(Data Skew), 스위칭 스큐(Switching Skew) 및 PVT 변동이 발생하더라도 충분한 센싱 윈도우를 확보할 수 있다.
본 발명의 실시예에서는 데이터가 메모리 셀에 '1' 또는 '0'으로 저장되는 싱글 레벨 셀(Single Level cell, SLC)에 대해 대표적으로 설명하였으나, 본 발명의 기술적 사상은 멀티 레벨 셀(Multi Level Cell)에도 적용할 수 있다. 상기 멀티 레벨 셀(MLC)은 메모리 셀에 저장되는 데이터가 2비트 이상으로 구성되는 경우를 의미한다. 예를 들어, 멀티 레벨 셀(MLC)을 채용하는 상변화 메모리 장치는 전압 레벨 차이를 이용하여 메모리 셀에 '0, 0', '0, 1', '1, 0', '1, 1'의 데이터를 저장할 수 있다. 그 예는, 도 5에 도시되어 있다. 멀티 레벨 셀(MLC)을 채용하는 상변화 메모리 장치의 경우, 메모리 셀마다 3개의 센스앰프를 필요로 하게 되며, 본 발명의 기술적 사상이 적용되기 위해 복수개의 전압(Vref_00, Vref_01, Vref_10, Vrefn1, Vrefn2, Vrefn3)을 이용하여 라이트 검증 동작이 수행되는 경우, 상기 2비트의 데이터들 간의 센싱 윈도우가 충분히 확보되어 안정적이고 정확한 데이터가 출력될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래기술에 따른 상변화 메모리 장치의 메모리 셀에 저장되는 데이터의 분포를 보여주는 그래프,
도 2는 본 발명의 실시예에 따른 상변화 메모리 장치의 구성을 개략적으로 보여주는 도면,
도 3은 도 2의 전압 선택부의 실시예의 구성을 보여주는 도면,
도 4는 본 발명의 실시예에 따른 상변화 메모리 장치의 메모리 셀에 저장되는 데이터의 분포를 보여주는 그래프,
도 5는 멀티 레벨 셀을 채용하는 상변화 메모리 장치의 메모리 셀에 저장되는 데이터의 분포를 보여주는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
1: 상변화 메모리 장치 10: 컬럼 스위치
20: 바이어스 트랜지스터 30: 클램핑 트랜지스터
100: 센스앰프 200: 전압 선택부

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 메모리 셀;
    상기 메모리 셀을 관통하여 흐르는 전류와 비교전압을 차동 증폭하여 출력하는 센스 앰프; 및
    노멀 리드 동작시 기준전압을 상기 비교전압으로 제공하고, 검증 리드 동작시 데이터에 따라 제 1 전압 또는 제 2 전압을 선택적으로 상기 비교전압으로 제공하도록 구성된 전압 선택부를 포함하고,
    상기 전압 선택부는, 검증 리드 신호 및 데이터에 응답하여 제 1 제어신호를 생성하도록 구성된 검증 리드 제어부;
    상기 검증 리드 신호 및 노멀 리드 신호에 응답하여 제 2 제어신호를 생성하도록 구성된 노멀 리드 제어부; 및
    상기 제 1 및 제 2 제어신호에 응답하여 상기 제 1 전압, 상기 제 2 전압 및 상기 기준전압 중 하나의 전압을 상기 비교전압으로 출력하도록 구성된 출력부를 포함하는 상변화 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제 1 전압은 상기 기준전압보다 높은 레벨의 전압이고, 상기 제 2 전압은 상기 기준전압보다 낮은 레벨의 전압인 것을 특징으로 하는 상변화 메모리 장치.
  6. 삭제
  7. 제 4 항에 있어서,
    상기 검증 리드 제어부는, 상기 검증 리드 신호가 인에이블 되었을 때, 상기 데이터가 제 1 레벨이면 상기 제 1 제어신호를 디스에이블 시키고, 상기 데이터가 제 2 레벨이면 상기 제 1 제어신호를 인에이블 시키는 것을 특징으로 하는 상변화 메모리 장치.
  8. 제 7 항에 있어서,
    상기 출력부는, 상기 제 1 제어신호가 인에이블 되면 상기 제 2 전압을 상기 비교전압으로 제공하고, 상기 제 1 제어신호가 디스에이블 되면 상기 제 1 전압을 상기 비교전압으로 제공하도록 구성된 상변화 메모리 장치.
  9. 제 4 항에 있어서,
    상기 노멀 리드 제어부는, 상기 검증 리드 신호가 인에이블 되면 상기 제 2 제어신호를 디스에이블 시키고, 상기 검증 리드 신호가 디스에이블되고 상기 노멀 리드 신호가 인에이블되면 상기 제 2 제어신호를 인에이블 시키는 것을 특징으로 하는 상변화 메모리 장치.
  10. 제 9 항에 있어서,
    상기 출력부는, 상기 제 2 제어신호가 인에이블 되었을 때 상기 기준전압을 상기 비교전압으로 제공하는 것을 특징으로 하는 상변화 메모리 장치.
KR1020090042605A 2009-05-15 2009-05-15 상변화 메모리 장치 KR101047050B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090042605A KR101047050B1 (ko) 2009-05-15 2009-05-15 상변화 메모리 장치
US12/494,587 US7983077B2 (en) 2009-05-15 2009-06-30 Phase change memory apparatus
TW098124577A TWI489463B (zh) 2009-05-15 2009-07-21 相位改變記憶裝置
JP2009175738A JP2010267361A (ja) 2009-05-15 2009-07-28 相変化メモリ装置
CN2009101715513A CN101887747A (zh) 2009-05-15 2009-08-28 相变存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042605A KR101047050B1 (ko) 2009-05-15 2009-05-15 상변화 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100123395A KR20100123395A (ko) 2010-11-24
KR101047050B1 true KR101047050B1 (ko) 2011-07-06

Family

ID=43068390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042605A KR101047050B1 (ko) 2009-05-15 2009-05-15 상변화 메모리 장치

Country Status (5)

Country Link
US (1) US7983077B2 (ko)
JP (1) JP2010267361A (ko)
KR (1) KR101047050B1 (ko)
CN (1) CN101887747A (ko)
TW (1) TWI489463B (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449692B2 (en) * 2011-08-03 2016-09-20 Micron Technology, Inc. Functional data programming and reading in a memory
US20130219105A1 (en) * 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for caching for non-volatile memory device
US8780612B2 (en) * 2012-08-22 2014-07-15 SK Hynix Inc. Resistive memory device and programming method thereof
CN103646668B (zh) * 2013-12-26 2016-05-18 中国科学院上海微系统与信息技术研究所 一次性可编程存储器及其编程方法与读取方法
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) * 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10482960B2 (en) 2016-02-17 2019-11-19 Intel Corporation Dual demarcation voltage sensing before writes
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417817B2 (ja) * 1997-10-28 2003-06-16 東芝マイクロエレクトロニクス株式会社 不揮発性半導体メモリ
JP2002230984A (ja) * 2001-02-05 2002-08-16 Fujitsu Ltd 不揮発性半導体記憶装置
JP2004234739A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 不揮発性半導体記憶装置
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US7907435B2 (en) * 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
JP4867297B2 (ja) * 2005-11-08 2012-02-01 ソニー株式会社 記憶装置のベリファイ方法
JP2007157317A (ja) 2005-11-30 2007-06-21 Samsung Electronics Co Ltd 相変化メモリ装置及びそれの読み出し方法
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
KR100819106B1 (ko) 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
KR100790449B1 (ko) 2006-10-31 2008-01-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
KR100882125B1 (ko) 2007-09-06 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템

Also Published As

Publication number Publication date
KR20100123395A (ko) 2010-11-24
US20100290275A1 (en) 2010-11-18
TWI489463B (zh) 2015-06-21
JP2010267361A (ja) 2010-11-25
CN101887747A (zh) 2010-11-17
TW201040967A (en) 2010-11-16
US7983077B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
KR101047050B1 (ko) 상변화 메모리 장치
US8159869B2 (en) Circuit and method for generating reference voltage, phase change random access memory apparatus and read method using the same
KR100291889B1 (ko) 비휘발성 반도체메모리장치
TWI431632B (zh) 用於感測放大器之可數位控制延遲
US20160189777A1 (en) Semiconductor storage device and memory system
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
JP2006012367A (ja) 不揮発性半導体記憶装置
JP2009043358A (ja) 半導体記憶装置
KR100845776B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로 및 방법
US7796441B2 (en) Method of reading configuration data in flash memory device
KR20120063395A (ko) 비휘발성 메모리 장치
KR20140024723A (ko) 반도체 메모리 장치 및 그의 동작 방법
JP2005285223A (ja) 不揮発性半導体記憶装置及びそのデータ書き換え方法
CN108701483B (zh) 具有泄漏补偿的存储器电路
US20180068721A1 (en) Memory with Margin Current Addition and Related Methods
US9697904B2 (en) Integrated circuit for mirroring and amplifying a sensing current and operation method thereof
US10403358B2 (en) Semiconductor memory device
KR20110012063A (ko) 비휘발성 반도체 메모리 회로 및 그의 제어 방법
KR20100098857A (ko) 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
KR100998943B1 (ko) 반도체 메모리장치 및 이의 센싱마진 측정방법
WO2005093760A1 (ja) 半導体装置および半導体装置にデータを書き込む方法
KR101090393B1 (ko) 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법
KR20070042539A (ko) 반도체 장치 및 감지 신호의 생성 방법
US8259505B2 (en) Nonvolatile memory device with reduced current consumption
KR101923714B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 4

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 9