JP2002230984A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2002230984A JP2002230984A JP2001028712A JP2001028712A JP2002230984A JP 2002230984 A JP2002230984 A JP 2002230984A JP 2001028712 A JP2001028712 A JP 2001028712A JP 2001028712 A JP2001028712 A JP 2001028712A JP 2002230984 A JP2002230984 A JP 2002230984A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reference potential
- determination result
- result
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
スやチャージゲインが発生しても、データ変化を防ぐこ
とが可能な不揮発性半導体記憶装置を提供することを目
的とする。 【解決手段】不揮発性半導体記憶装置は、メモリセルア
レイと、第1の参照電位、第1の参照電位より高い第2
の参照電位、及び第1の参照電位より低い第3の参照電
位を生成する参照電位発生回路と、メモリセルアレイか
ら読み出したデータ電位を第1の参照電位と比較して第
1の判定結果を生成すると共に、データ電位を第2の参
照電位及び第3の参照電位の何れかと比較して第2の判
定結果を生成するセンスアンプと、第1の判定結果と第
2の判定結果とを比較する比較器を含む。
Description
装置に関し、詳しくはデータの書き込み及び消去が可能
な不揮発性半導体記憶装置に関する。
能な不揮発性半導体記憶装置においては、読み出し動作
或いは書き込み動作を実行する度に、アクセスされるメ
モリセルと同一のワード線に接続されるメモリセルはデ
ィスターブを受ける。例えば、読み出し動作において
は、ワード線が活性化されて所定の電位に設定される。
この読み出し動作時のワード線の活性化電圧は、プログ
ラム動作時にワード線に印加される高電圧に比較して低
い電圧ではあるが、プログラム動作と同様の影響をメモ
リセルに与え、若干ではあるがフローティングゲートに
電荷が注入される可能性がある。また書き込み・消去動
作を繰り返すことで、不揮発性半導体記憶装置において
は酸化膜の劣化が生じる。
不揮発性半導体記憶装置においては、フローティングゲ
ートから電荷が漏れてしまうチャージロスやフローティ
ングゲートに電荷が蓄積するチャージゲインが発生し、
記憶データが変化してしまうことがある。従来の不揮発
性半導体記憶装置において、このようにして生じるデー
タ変化は、データ変化が発生したメモリセルからデータ
を読み出した段階で初めて判明する。
ゲートにチャージロスやチャージゲインが発生しても、
データ変化を防ぐことが可能な不揮発性半導体記憶装置
を提供することを目的とする。
導体記憶装置は、メモリセルアレイと、第1の参照電
位、該第1の参照電位より高い第2の参照電位、及び該
第1の参照電位より低い第3の参照電位を生成する参照
電位発生回路と、該メモリセルアレイから読み出したデ
ータ電位を該第1の参照電位と比較して第1の判定結果
を生成すると共に、該データ電位を該第2の参照電位及
び該第3の参照電位の何れかと比較して第2の判定結果
を生成するセンスアンプと、該第1の判定結果と該第2
の判定結果とを比較する比較器を含むことを特徴とす
る。
は、まず通常の読み出し動作を実行して読み出し動作用
の参照電位を用いて第一回目のデータ判定を行い、更に
通常の読み出し動作用の参照電位よりも厳しい条件とし
て例えばプログラムベリファイ用の参照電位或いはイレ
ーズベリファイ用の参照電位を用いて第2回目のデータ
判定を行う。この第一回目のデータ判定結果と第2回目
のデータ判定結果とが同一の場合には、データ変化の兆
候が現れていないとして判定パスの判定結果を例えば装
置外部に出力し、第一回目のデータ判定結果と第2回目
のデータ判定結果とが異なる場合には、データ変化が始
まっているとして判定フェイルの判定結果を例えば装置
外部に出力する。これによって、装置外部のコントロー
ラなどでは、データ変化の兆候の有無を検出して、必要
であれば不揮発性半導体記憶装置に対するデータの再書
き込み或いは書き換え処理を実行することが出来る。ま
た或いは、判定フェイルの判定結果に基づいて、内部制
御回路の動作によって、データの再書き込み或いは書き
換え処理を内部的に実行することが出来る。
段階でデータ変化の兆候を検出することによって、デー
タ変化が生じないように対処することが可能となる。
び第2の判定結果を生成する動作と、比較器により第1
の判定結果と第2の判定結果とを比較する動作とは、不
揮発性半導体記憶装置外部から供給される命令に応じて
実行するように構成してよい。
ド線と、ワード線毎に設けられ対応するワード線の活性
化回数を計数する複数のカウンタと、複数のカウンタの
何れかが所定回数以上のカウント値を示すか否かを判定
する判定回路を更に設け、複数のカウンタの何れかが所
定回数以上のカウント値を示すことを判定回路が検出す
ると、センスアンプにより第1の判定結果及び第2の判
定結果を生成する動作と、比較器により第1の判定結果
と第2の判定結果とを比較する動作とを実行するように
構成しても良い。このように構成することで、データ変
化の兆候の有無を不揮発性半導体記憶装置内部で適切な
タイミングで自発的にチェックすることが可能になり、
装置外部のコントローラ等によって外部的にチェックタ
イミングを管理する必要がなくなる。
の図面を用いて詳細に説明する。
装置の構成を示すブロック図である。
マンド制御回路20、入出力バッファ21、アドレスバ
ッファ22、ローデコーダ23、コラムデコーダ24、
メモリセルアレイ25、センスアンプ26、リファレン
スレベル発生回路27、ラッチ28、比較器29、及び
高電圧発生回路30を含む。
21を介して制御信号及びコマンドを外部から受け取
り、コマンドレジスタとしてコマンドを格納する。コマ
ンド制御回路20は更に、制御信号及びコマンドに基づ
いてステートマシンとして動作して、不揮発性半導体記
憶装置10の各部の動作を制御する。
れるアドレス信号を受け取り、このアドレス信号をロー
デコーダ23及びコラムデコーダ24に供給する。ロー
デコーダ23は、アドレスバッファ21から供給された
アドレスをデコードして、メモリセルアレイ25に設け
られたワード線をデコード結果に応じて活性化させる。
コラムデコーダ24は、アドレスバッファ21から供給
されたアドレスをデコードして、デコードアドレス信号
に基づいて、メモリセルアレイ25のビット線を選択的
にセンスアンプ26に接続する。これによってメモリセ
ルアレイ25に対するデータの読み出し/書き込み経路
が確立される。
列、ワード線、ビット線等を含み、各メモリセルに情報
を記憶する。データ読み出し時には、活性化ワード線で
指定されるメモリセルからのデータが、コラムデコーダ
24に供給される。プログラム或いはイレーズ時には、
コマンド制御回路20の制御の下に高電圧発生回路30
で電圧を発生して、メモリセルアレイ25のワード線及
びビット線をそれぞれの動作に応じた適当な電位に設定
する。これによって、メモリセルに対する電荷注入或い
は電荷抜き取りの動作を実行する。
を介してメモリセルアレイ25から供給されたデータの
レベルを、リファレンスレベル発生回路27から供給さ
れる読み出し基準レベル(Read Level)と比較すること
で、データが0であるか1であるかの判定を行う。判定
結果は読み出しデータとして、入出力バッファ21から
装置外部に供給される。またプログラム動作及びイレー
ズ動作に伴うベリファイ動作は、コラムデコーダ24を
介してメモリセルアレイ25から供給されたデータのレ
ベルを、リファレンスレベル発生回路27から供給され
る基準レベル(PGMV Level或いはERSV Level)と比較す
ることで行われる。
用のリファレンスセルトランジスタを含む。リファレン
スレベル発生回路27は、コマンド制御回路20の制御
下で動作して、データ判定に際して使用される基準レベ
ルを参照用メモリセルにより生成し、センスアンプ26
に供給する。
装置の動作原理を説明するための図である。
作時にセンスアンプ26が比較する電圧を示す。まずプ
ログラム動作を行うときには、センスアンプ26は、メ
モリセルアレイ25中のプログラムしたメモリセルから
のデータを、点線で示されるプログラムベリファイ用の
参照電位(PGMV Level)と比較して、ベリファイ動作を
実行する。メモリセルのデータがプログラムベリファイ
用の参照電位よりも高い電位を示すと、このメモリセル
は確実にプログラムされたものと判断される。メモリセ
ルのデータがプログラムベリファイ用の参照電位よりも
低い電位を示した場合には、再度プログラム動作を実行
してプログラムベリファイし、充分に電荷がメモリセル
に蓄えられるまでこれを繰り返す。これによってプログ
ラム状態のメモリセルのデータは、図中でプログラム状
態(Program State)として示される程度の電位を示す
ようにプログラムされる。
ンプ26は、メモリセルアレイ25中のイレーズしたメ
モリセルからのデータを、点線で示されるイレーズベリ
ファイ用の参照電位(ERSV Level)と比較して、ベリフ
ァイ動作を実行する。メモリセルのデータがイレーズベ
リファイ用の参照電位よりも低い電位を示すと、このメ
モリセルは確実にイレーズされたものと判断される。メ
モリセルのデータがイレーズベリファイ用の参照電位よ
りも高い電位を示した場合には、再度イレーズ動作を実
行してイレーズベリファイし、充分にメモリセルから電
荷が除去されるまでこれを繰り返す。これによってイレ
ーズ状態のメモリセルのデータは、図中でイレーズ状態
(Erase State)として示される程度の電位を示すよう
に設定される。
記のようにプログラム或いはイレーズされた後に、その
メモリセルに対する読み出しが実行されると、センスア
ンプ26はメモリセルアレイ25からの読み出しデータ
を、読み出し動作用の参照電位(Read Level)と比較す
る。読み出しデータが参照電位(Read Level)より高い
電位を示した場合にはプログラム状態と判断し、読み出
しデータが参照電位(Read Level)より低い電位を示し
た場合にはイレーズ状態と判断する。
るか否かを判定するために、データ判定用の読み出し動
作を実行することが出来る。このデータ判定用の読み出
し動作においては、まずメモリセルアレイ25からデー
タを読み出す。読み出したデータがプログラム状態と判
断される場合には、更にプログラムベリファイ用の参照
電位(PGMV Level)と比較して、ベリファイ動作を実行
する。また読み出したデータがイレーズ状態と判断され
る場合には、更にイレーズベリファイ用の参照電位(ER
SV Level)と比較して、ベリファイ動作を実行する。
読み出し動作においては、通常の読み出し動作時の参照
電位(Read Level)よりも厳しい条件を用いて、プログ
ラム状態或いはイレーズ状態の判定を行う。
リセルでチャージロスが発生すると、図2において下向
きの矢印で示されるように読み出しデータの電位が徐々
に下降して、読み出し動作時の参照電位(Read Level)
に近づいていく。この読み出し動作時の参照電位(Read
Level)よりもデータ電位が低くなると、データ変化が
発生したことになる。しかし本発明においては、データ
判定用読み出し動作を実行し、プログラムベリファイ用
の参照電位(PGMV Level)と読み出しデータの電位とを
比較することで、データ変化が発生する以前の段階で、
データ変化が発生しつつあることを検出することが出来
る。
セルでチャージゲインが発生すると、図2において上向
きの矢印で示されるように読み出しデータの電位が徐々
に上昇して、読み出し動作時の参照電位(Read Level)
に近づいていく。この読み出し動作時の参照電位(Read
Level)よりもデータ電位が高くなると、データ変化が
発生したことになる。しかし本発明においては、データ
判定用読み出し動作を実行し、イレーズベリファイ用の
参照電位(ERSV Level)と読み出しデータの電位とを比
較することで、データ変化が発生する以前の段階で、デ
ータ変化が発生しつつあることを検出することが出来
る。
み出し動作を説明する。この動作は、コマンド制御回路
20によって制御される。
ず始めに通常の読み出し動作を実行する。次に、この読
み出し動作で読み出されたデータを、センスアンプ26
からラッチ28に転送する。このラッチ28のデータは
リファレンスレベル発生回路27に供給され、データが
プログラム状態のデータである場合には、リファレンス
レベル発生回路27はプログラムベリファイ用の参照電
位(PGMV Level)を発生する。またラッチ28からのデ
ータがイレーズ状態の場合には、リファレンスレベル発
生回路27はイレーズベリファイ用の参照電位(ERSV L
evel)を発生する。リファレンスレベル発生回路27が
発生した参照電位は、センスアンプ26に供給される。
センスアンプ26は、リファレンスレベル発生回路27
から供給された参照電位を用いて、メモリセルアレイ2
5から読み出したデータに対する新たなデータ判定を行
う。比較器29は、ラッチ28に保持される最初の判定
結果のデータと、センスアンプ26が新たに判定した結
果のデータとを比較する。この比較結果は、例えば比較
器29から装置外部に供給されて良い。またこの比較結
果は、データの再書き込みや書き換えのための内部制御
信号として使用してよい。
結果は、最初の判定結果のデータと二回目の判定結果の
データとが同一の場合には、読み出したデータにはデー
タ変化の兆候がないとして、パスの判定結果を示すこと
になる。また、最初の判定結果のデータと二回目の判定
結果のデータとが異なる場合には、読み出したデータに
は既にデータ変化が始まっているとして、フェイルの判
定結果を示すことになる。
位は、プログラムベリファイ用の参照電位(PGMV Leve
l)及びイレーズベリファイ用の参照電位(ERSV Leve
l)である必要はなく、読み出し動作用の参照電位(Rea
d Level)より高い電位及び低い電位であれば、適当な
電位に設定することが出来る。
部に出力する処理を示すフローチャートである。
実行する。
するプログラムベリファイ或いはイレーズベリファイを
実行する。
タ判定結果とベリファイ動作でのデータ判定結果とが、
一致するか否かを判定する。一致する場合にはステップ
ST4に進み、一致しない場合にはステップST5に進
む。
ことを示す信号を装置外部に出力する。
あることを示す信号を装置外部に出力する。
ず通常の読み出し動作を実行して読み出し動作用の参照
電位を用いて第一回目のデータ判定を行い、更に通常の
読み出し動作用の参照電位よりも厳しい条件としてプロ
グラムベリファイ用の参照電位或いはイレーズベリファ
イ用の参照電位を用いて第2回目のデータ判定を行う。
この第一回目のデータ判定結果と第2回目のデータ判定
結果とが同一の場合には、データ変化の兆候が現れてい
ないとして判定パスの判定結果を装置外部に出力し、第
一回目のデータ判定結果と第2回目のデータ判定結果と
が異なる場合には、データ変化が始まっているとして判
定フェイルの判定結果を装置外部に出力する。これによ
って、装置外部のコントローラなどでは、データ変化の
兆候の有無を検出して、必要であれば不揮発性半導体記
憶装置に対するデータの再書き込み或いは書き換え処理
を実行することが出来る。
イルの場合にデータ再書き込みを実行する処理のフロー
チャートである。
実行する。
するプログラムベリファイ或いはイレーズベリファイを
実行する。このフローチャートには、プログラムベリフ
ァイが実行される本来プログラム状態であるメモリセル
に対する処理のみが示されているので、図4のステップ
ST2には、簡単のためプログラムベリファイ動作だけ
が示されている。
タ判定結果とベリファイ動作でのデータ判定結果とが、
一致するか否かを判定する。一致する場合にはステップ
ST4に進み、一致しない場合にはステップST5に進
む。
ドレスに対する再書き込み処理を実行する。即ち、フェ
イルしたアドレスに対してプログラム動作を実行する。
ことを示す信号を装置外部に出力して処理を終了する。
ず通常の読み出し動作を実行して読み出し動作用の参照
電位を用いて第一回目のデータ判定を行い、更に通常の
読み出し動作用の参照電位よりも厳しい条件としてプロ
グラムベリファイ用の参照電位或いはイレーズベリファ
イ用の参照電位を用いて第2回目のデータ判定を行う。
プログラムベリファイの結果、第一回目のデータ判定結
果と第2回目のデータ判定結果とが異なる場合には、デ
ータ変化が始まっているとして、フェイルしたアドレス
に対するデータの再書き込み処理を実行する。
ルの場合にデータ消去・再書き込みを実行する処理のフ
ローチャートである。
実行する。
するプログラムベリファイ或いはイレーズベリファイを
実行する。このフローチャートには、イレーズベリファ
イが実行される本来イレーズ状態であるメモリセルに対
する処理のみが示されているので、図5のステップST
2には、簡単のためイレーズベリファイ動作だけが示さ
れている。
タ判定結果とベリファイ動作でのデータ判定結果とが、
一致するか否かを判定する。一致する場合にはステップ
ST4に進み、一致しない場合にはステップST7に進
む。
を含む最小イレーズ単位(ブロック)のデータを、デー
タ格納領域のブロックに移動する。
を含むブロックのデータを消去する。
を含む消去されたブロックに対して、データ格納領域の
ブロックのデータを書き込むことで、退避されたデータ
を元のブロックに戻し、これによって再書き込み処理を
実行する。
ことを示す信号を装置外部に出力して処理を終了する。
タ消去・再書き込み処理を説明するための図である。
あるノーマルセル領域は、最小の消去単位である複数の
ブロックBLOCK0乃至BLOCKnに分割されてい
る。まず書き換え対象の領域であるブロックBLOCK
1のデータを、データ格納領域(退避領域)のブロック
BLOCKn+1に移動する。この処理が図5のフロー
チャートのステップST4に相当する。次に、コマンド
制御回路20の制御下で高電圧発生回路30が消去用の
電圧を生成して、書き換え対象の領域であるブロックB
LOCK1のデータを消去する。この処理が図5のフロ
ーチャートのステップST5に相当する。最後に、デー
タ格納領域(退避領域)のブロックBLOCKn+1の
データを、消去後のブロックBLOCK1に移動するこ
とで、退避されたデータを元に戻す処理を行う。この処
理が図5のフローチャートのステップST6に相当す
る。
ず通常の読み出し動作を実行して読み出し動作用の参照
電位を用いて第一回目のデータ判定を行い、更に通常の
読み出し動作用の参照電位よりも厳しい条件としてプロ
グラムベリファイ用の参照電位或いはイレーズベリファ
イ用の参照電位を用いて第2回目のデータ判定を行う。
イレーズベリファイの結果、第一回目のデータ判定結果
と第2回目のデータ判定結果とが異なる場合には、デー
タ変化が始まっているとして、フェイルしたアドレスを
含むブロックに対するデータ消去・再書き込み処理を実
行する。
き込み処理は、判定フェイルの判定結果を装置外部のコ
ントローラ等で検出し、装置外部のコントローラ等から
不揮発性半導体記憶装置に対して、データ再書き込みを
行うことで実行することが出来る。また或いは判定フェ
イルの判定結果に基づいて、コマンド制御回路20が、
所定のデータ再書き込み動作を内部的に実行するように
構成しても良い。
ータ判定用読み出し動作は、装置外部のコントローラ等
からの命令で実行するように制御してよい。この際、デ
ータ判定用読み出し動作を実行するタイミングとして
は、例えば外部コントローラ等で、不揮発性半導体記憶
装置に対する読み出し及び書き込み動作等のアクセス回
数をカウントして、所定の回数のアクセスがなされる
と、データ判定用読み出し動作を実行するように制御し
てよい。また或いは、外部コントローラ等から、所定の
時間周期で、不揮発性半導体記憶装置に対するデータ判
定用読み出し動作を実行するように制御してよい。また
或いはアクセス回数のカウントと計時機能とを組み合わ
せて、例えば、所定のアクセス回数がカウントされると
所定の時間内にデータ判定用読み出し動作を実行する等
の制御をすることも出来る。このように本発明は、デー
タ判定用読み出し動作を実行するタイミングに関して、
特定の構成・動作に限定されるものではない。
タイミングは、外部で制御するのではなく、以下に説明
するように内部で制御するように構成してもよい。
し動作を実行する構成の変形例を示す図である。
デコーダ23(図1)によって選択的に活性化され、メ
モリセルアレイ25内部に設けられるメモリセル35の
ロー方向の選択を行う。図7の構成例では、ワード線W
L1乃至WLnの各々に対してカウンタ40−1乃至4
0−nが設けられる。カウンタ40−1乃至40−n
は、メモリセル35と同様のメモリセルトランジスタか
らなり、それぞれのワード線WL1乃至WLnがゲート
に接続される。対応するワード線が選択活性化される度
に、カウンタ40−1乃至40−nには電荷が微小量ず
つ蓄積されるので、蓄積される電荷量がワード線毎の活
性化の回数を反映することになる。即ち、カウンタ40
−1乃至40−nのメモリセルトランジスタによって、
ワード線毎の活性化の回数を計数することが可能にな
る。
メモリセル35が消去される場合には、カウンタ40−
1乃至40−nも同様に消去されて、リセットされる。
ード線に接続されるカウンタから読み出されるカウント
値データの電位を、カウンタ用リファレンスレベル制御
回路42から供給される参照電位と比較する。センスア
ンプ41が電位を比較した結果、カウント値データの電
位が参照電位より大きい場合には、選択活性化された当
該ワード線の活性化回数が所定の回数を超えたことにな
る。従って、センスアンプ41の比較結果出力を監視す
ることで、ワード線の活性化回数が所定の回数を超えた
か否かを検出することが出来る。
ることを検出すると、不揮発性半導体記憶装置のコマン
ド制御回路20(図1)は、当該ワード線のメモリセル
に対してデータ判定用読み出し動作を実行するよう制御
する。例えば、当該ワード線のローアドレスを判別して
アドレスバッファ22或いはローデコーダ23に供給す
ると共に、データ判定用読み出し動作を実行するように
制御すること等によって、当該ワード線のメモリセルに
対してデータ判定用読み出し動作を実行することが可能
である。
nによってワード線毎に活性化の回数を計数し、センス
アンプ41によって計数結果をチェックし、更にコマン
ド制御回路20によって計数結果に基づいた制御を実行
することで、適切なタイミングでデータ判定用読み出し
動作を実行することが出来る。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
おいては、まず通常の読み出し動作を実行して読み出し
動作用の参照電位を用いて第一回目のデータ判定を行
い、更に通常の読み出し動作用の参照電位よりも厳しい
条件として例えばプログラムベリファイ用の参照電位或
いはイレーズベリファイ用の参照電位を用いて第2回目
のデータ判定を行う。この第一回目のデータ判定結果と
第2回目のデータ判定結果とが同一の場合には、データ
変化の兆候が現れていないとして判定パスの判定結果を
例えば装置外部に出力し、第一回目のデータ判定結果と
第2回目のデータ判定結果とが異なる場合には、データ
変化が始まっているとして判定フェイルの判定結果を例
えば装置外部に出力する。これによって、装置外部のコ
ントローラなどでは、データ変化の兆候の有無を検出し
て、必要であれば不揮発性半導体記憶装置に対するデー
タの再書き込み或いは書き換え処理を実行することが出
来る。また或いは、判定フェイルの判定結果に基づい
て、内部制御回路の動作によって、データの再書き込み
或いは書き換え処理を内部的に実行することが出来る。
段階でデータ変化の兆候を検出することによって、デー
タ変化が生じないように対処することが可能となる。
示すブロック図である。
理を説明するための図である。
処理を示すフローチャートである。
データ再書き込みを実行する処理のフローチャートであ
る。
ータ消去・再書き込みを実行する処理のフローチャート
である。
図である。
する構成の変形例を示す図である。
Claims (10)
- 【請求項1】メモリセルアレイと、 第1の参照電位、該第1の参照電位より高い第2の参照
電位、及び該第1の参照電位より低い第3の参照電位を
生成する参照電位発生回路と、 該メモリセルアレイから読み出したデータ電位を該第1
の参照電位と比較して第1の判定結果を生成すると共
に、該データ電位を該第2の参照電位及び該第3の参照
電位の何れかと比較して第2の判定結果を生成するセン
スアンプと、 該第1の判定結果と該第2の判定結果とを比較する比較
器を含むことを特徴とする不揮発性半導体記憶装置。 - 【請求項2】該比較器の判定結果を該不揮発性半導体記
憶装置の外部に供給することを特徴とする請求項1記載
の不揮発性半導体記憶装置。 - 【請求項3】該センスアンプは、該第1の判定結果がプ
ログラム状態を示す際には該データ電位を該第2の参照
電位と比較して該第2の判定結果を生成すると共に、該
第1の判定結果がイレーズ状態を示す際には該データ電
位を該第3の参照電位と比較して該第2の判定結果を生
成することを特徴とする請求項1記載の不揮発性半導体
記憶装置。 - 【請求項4】該センスアンプが生成する該第1の判定結
果を格納するラッチを更に含み、参照電位発生回路は、
該ラッチの格納する該第1の判定結果がプログラム状態
を示す場合には該第2の参照電位を生成して該センスア
ンプに供給すると共に、該ラッチの格納する該第1の判
定結果がイレーズ状態を示す場合には該第3の参照電位
を生成して該センスアンプに供給することを特徴とする
請求項3記載の不揮発性半導体記憶装置。 - 【請求項5】該比較器は、該ラッチの格納する該第1の
判定結果と該センスアンプが生成する該第2の判定結果
とを比較することを特徴とする請求項4記載の不揮発性
半導体記憶装置。 - 【請求項6】該比較器は、該第1の判定結果と該第2の
判定結果とが同一の場合にパスの判定結果を出力し、該
第1の判定結果と該第2の判定結果とが異なる場合にフ
ェイルの判定結果を出力することを特徴とする請求項3
記載の不揮発性半導体記憶装置。 - 【請求項7】該比較器がフェイルの判定結果を出力する
場合に、該読み出したデータを該メモリセルアレイに再
書き込みすることを特徴とする請求項6記載の不揮発性
半導体記憶装置。 - 【請求項8】該センスアンプにより該第1の判定結果及
び該第2の判定結果を生成する動作と、該比較器により
該第1の判定結果と該第2の判定結果とを比較する動作
とは、該不揮発性半導体記憶装置外部から供給される命
令に応じて実行することを特徴とする請求項1記載の不
揮発性半導体記憶装置。 - 【請求項9】選択的に活性化される複数のワード線と、 該ワード線毎に設けられ対応するワード線の活性化回数
を計数する複数のカウンタと、 該複数のカウンタの何れかが所定回数以上のカウント値
を示すか否かを判定する判定回路を更に含むことを特徴
とする請求項1記載の不揮発性半導体記憶装置。 - 【請求項10】該複数のカウンタの何れかが所定回数以
上のカウント値を示すことを該判定回路が検出すると、
該センスアンプにより該第1の判定結果及び該第2の判
定結果を生成する動作と、該比較器により該第1の判定
結果と該第2の判定結果とを比較する動作とを実行する
ことを特徴とする請求項9記載の不揮発性半導体記憶装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028712A JP2002230984A (ja) | 2001-02-05 | 2001-02-05 | 不揮発性半導体記憶装置 |
US10/061,191 US6654286B2 (en) | 2001-02-05 | 2002-02-04 | Nonvolatile semiconductor memory device detecting sign of data transformation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028712A JP2002230984A (ja) | 2001-02-05 | 2001-02-05 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002230984A true JP2002230984A (ja) | 2002-08-16 |
Family
ID=18893167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001028712A Pending JP2002230984A (ja) | 2001-02-05 | 2001-02-05 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6654286B2 (ja) |
JP (1) | JP2002230984A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006331497A (ja) * | 2005-05-24 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2007072810A (ja) * | 2005-09-07 | 2007-03-22 | Fujitsu Ltd | 冗長置換方法、半導体記憶装置及び情報処理装置 |
JP2008181628A (ja) * | 2007-01-23 | 2008-08-07 | Hynix Semiconductor Inc | ナンドフラッシュメモリ装置とそのセル特性改善方法 |
JP2008251149A (ja) * | 2007-03-29 | 2008-10-16 | Flashsilicon Inc | 自己適応型及び自己調整型多レベル不揮発性メモリ |
JP2010020891A (ja) * | 2008-07-09 | 2010-01-28 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2010527094A (ja) * | 2007-05-14 | 2010-08-05 | サムスン エレクトロニクス カンパニー リミテッド | データ読取装置およびその方法 |
JP2010533929A (ja) * | 2007-07-19 | 2010-10-28 | マイクロン テクノロジー, インク. | 疲労状態に基づく不揮発性メモリセルのリフレッシュ |
JP2010267361A (ja) * | 2009-05-15 | 2010-11-25 | Hynix Semiconductor Inc | 相変化メモリ装置 |
JP2011070735A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体装置、及び、記憶セルの記憶状態の補正方法 |
JP2011514618A (ja) * | 2008-03-17 | 2011-05-06 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置および方法 |
JP2011096353A (ja) * | 2009-10-01 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2013218758A (ja) * | 2012-04-06 | 2013-10-24 | Genusion:Kk | 不揮発性半導体記憶装置 |
US9189313B2 (en) | 2012-08-27 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module |
JP2021517704A (ja) * | 2018-03-14 | 2021-07-26 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 深層学習ニューラルネットワークにおけるアナログ不揮発性メモリのデータリフレッシュのための方法及び装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
DE10327284B4 (de) * | 2003-06-17 | 2005-11-03 | Infineon Technologies Ag | Prüflesevorrichtung für Speicher |
JP3898682B2 (ja) * | 2003-10-03 | 2007-03-28 | 株式会社東芝 | 半導体集積回路 |
JP4002900B2 (ja) * | 2004-03-02 | 2007-11-07 | 東芝マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US20050226050A1 (en) * | 2004-03-24 | 2005-10-13 | Crosby Robert M | Apparatus and method for programming flash memory units using customized parameters |
US7257033B2 (en) | 2005-03-17 | 2007-08-14 | Impinj, Inc. | Inverter non-volatile memory cell and array system |
US7715236B2 (en) * | 2005-03-30 | 2010-05-11 | Virage Logic Corporation | Fault tolerant non volatile memories and methods |
US7679957B2 (en) | 2005-03-31 | 2010-03-16 | Virage Logic Corporation | Redundant non-volatile memory cell |
US7719896B1 (en) | 2007-04-24 | 2010-05-18 | Virage Logic Corporation | Configurable single bit/dual bits memory |
US7920423B1 (en) | 2007-07-31 | 2011-04-05 | Synopsys, Inc. | Non volatile memory circuit with tailored reliability |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08249893A (ja) | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体記憶装置 |
US6081453A (en) * | 1997-04-15 | 2000-06-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP3228225B2 (ja) * | 1998-06-01 | 2001-11-12 | 日本電気株式会社 | 記憶装置の消去装置、記憶装置の消去方法及びそのプログラムを記憶した記憶媒体 |
-
2001
- 2001-02-05 JP JP2001028712A patent/JP2002230984A/ja active Pending
-
2002
- 2002-02-04 US US10/061,191 patent/US6654286B2/en not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006331497A (ja) * | 2005-05-24 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2007072810A (ja) * | 2005-09-07 | 2007-03-22 | Fujitsu Ltd | 冗長置換方法、半導体記憶装置及び情報処理装置 |
JP2008181628A (ja) * | 2007-01-23 | 2008-08-07 | Hynix Semiconductor Inc | ナンドフラッシュメモリ装置とそのセル特性改善方法 |
JP2008251149A (ja) * | 2007-03-29 | 2008-10-16 | Flashsilicon Inc | 自己適応型及び自己調整型多レベル不揮発性メモリ |
JP2010527094A (ja) * | 2007-05-14 | 2010-08-05 | サムスン エレクトロニクス カンパニー リミテッド | データ読取装置およびその方法 |
JP2010533929A (ja) * | 2007-07-19 | 2010-10-28 | マイクロン テクノロジー, インク. | 疲労状態に基づく不揮発性メモリセルのリフレッシュ |
JP2011514618A (ja) * | 2008-03-17 | 2011-05-06 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置および方法 |
JP2010020891A (ja) * | 2008-07-09 | 2010-01-28 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2010267361A (ja) * | 2009-05-15 | 2010-11-25 | Hynix Semiconductor Inc | 相変化メモリ装置 |
JP2011070735A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体装置、及び、記憶セルの記憶状態の補正方法 |
JP2011096353A (ja) * | 2009-10-01 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2013218758A (ja) * | 2012-04-06 | 2013-10-24 | Genusion:Kk | 不揮発性半導体記憶装置 |
US9189313B2 (en) | 2012-08-27 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module |
JP2021517704A (ja) * | 2018-03-14 | 2021-07-26 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 深層学習ニューラルネットワークにおけるアナログ不揮発性メモリのデータリフレッシュのための方法及び装置 |
JP7153737B2 (ja) | 2018-03-14 | 2022-10-14 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 深層学習ニューラルネットワークにおけるアナログ不揮発性メモリのデータリフレッシュのための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US20020105832A1 (en) | 2002-08-08 |
US6654286B2 (en) | 2003-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002230984A (ja) | 不揮発性半導体記憶装置 | |
TWI622986B (zh) | 用於在半導體記憶裝置執行抹除操作之方法及半導體記憶裝置 | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
KR960005893B1 (ko) | 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치 | |
US6490195B2 (en) | Semiconductor device, data processing system and a method for changing threshold of a non-volatile memory cell | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
US8125825B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
US7652948B2 (en) | Nonvolatile memory devices and programming methods using subsets of columns | |
JP3672435B2 (ja) | 不揮発性メモリ装置 | |
KR930014616A (ko) | 불휘발성 반도체 기억장치 및 이 불휘발성 반도체 기억장치를 이용한 기억시스템 | |
EP2779175B1 (en) | Retention check logic for non-volatile memory | |
JP3653248B2 (ja) | 外部トリガーによるリーク検出及び修復方法 | |
US7660163B2 (en) | Method and unit for verifying initial state of non-volatile memory device | |
KR101678888B1 (ko) | 비휘발성 메모리 장치의 데이터 판독 방법 | |
US6711061B2 (en) | Non-volatile semiconductor memory device for selectively re-checking word lines | |
JPH09320289A (ja) | 半導体不揮発性メモリ | |
US5579270A (en) | Flash EEPROM with auto-function for automatically writing or erasing data | |
TWI386939B (zh) | 保留餘裕程式驗證 | |
US20060034126A1 (en) | Preconditioning of defective and redundant columns in a memory device | |
JP3228225B2 (ja) | 記憶装置の消去装置、記憶装置の消去方法及びそのプログラムを記憶した記憶媒体 | |
CN109254723B (zh) | 非易失性存储器中的存储器扇区注销的方法和系统 | |
US8923068B2 (en) | Low margin read operation with CRC comparision | |
JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
JP3219069B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008171565A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |