JP3219069B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリセルに対す
る書き替えを行った直後に、通常の読み出し時よりも厳
密な条件で読み出しを行って劣化状況を判断する不揮発
性半導体記憶装置に関する。

【０００２】

【従来の技術】従来、この種の不揮発性半導体記憶装置
では、例えば、シリコン基板上に形成されたフローティ
ングゲートが電荷を蓄積して情報を記憶する例がある。
この例において、情報が消去された状態及び情報が書き
込まれた状態（適宜、消去／書き込みと略称する）は、
フローティングゲートに電荷を蓄積させて制御ゲートを
基準にした際のしきい値より高い状態で実現し、また、
フローティングゲートに蓄積された電荷を引き抜いて制
御ゲートを基準にした際のしきい値より低い状態で実現
している。

【０００３】次に、この消去／書き込みについて説明す
る。図３は消去／書き込み時のメモリセルの状態を示す
等価回路図であり、図４はメモリセルに対して消去／書
き込みを繰り返した際の特性図である。また、図５は消
去／書き込みを行った際のしきい値電圧分布を説明する
ための図である。

【０００４】情報の消去は、例えば、図３（ａ）（ｂ）
に示すように、制御ゲートＧに高電圧ＶＣ（例えば、１
０〜２０Ｖ）を印加し、ドレインＤを接地（ＧＮＤ）レ
ベルに設定することにより、トンネル酸化膜を介してフ
ローティングゲートＦに電荷を蓄積させる。このフロー
ティングゲートに電荷が蓄積されると制御ゲートＧから
みたしきい値電圧が高くなる（例えば、６〜９Ｖ）。こ
の結果、制御ゲートＧに電圧（例えば、５Ｖ）を印加し
て読み出しを行った場合は、ソース−ドレイン間に電流
が流れない。すなわち、論理値「０」の情報が書き込ま
れていることになる。

【０００５】また、論理値「１」の情報を書き込むに
は、ドレインＤに高電圧ＶＤ（例えば、１０〜２０Ｖ）
を印加し、制御ゲートＧを接地（ＧＮＤ）レベルに設定
してフローティングゲートＦに蓄積された電荷を放出す
る。フローティングゲートＦから電荷を引き抜くと制御
ゲートＧからみたしきい値電圧が低下する（例えば、１
〜３Ｖ）。このため、制御ゲートＧに電圧（例えば、５
Ｖ）を印加して読み出しを行った場合は、ソース−ドレ
イン間に電流が流れる。すなわち、論理値「１」の情報
が書き込まれていることになる。

【０００６】このような不揮発性半導体記憶装置では、
消去／書き込みの繰り返しによって徐々に素子劣化が進
み、最終的には、消去／書き込みが出来なくなる特性を
有している。図４は、この消去／書き込みの劣化特性を
示しており、書き替えを重ねることによって順次消去／
書き込みによるしきい値の差が小さくなる。

【０００７】以下の例では、しきい値電圧が高い状態を
消去状態とし、また、しきい値電圧が低い状態を書き込
み状態として説明する。このように不揮発性半導体記憶
装置は、消去／書き込みの繰り返しが最終的にできなく
なるため、一般的には、サンプル評価によって書き込み
制限回数を規定し、この書き込み制限回数内で、その動
作保証を行っている。この場合、正常な消去／書き込み
が出来なくなることは、内部の情報が消失することを意
味する。この消去／書き込みが出来なくなった不揮発性
半導体記憶装置の使用を防止するため、メモリセルの寿
命を判断して表示する様々な方法が考えられている。

【０００８】このメモリセルの寿命判断に対する従来技
術として、例えば、特開平１０−１１２１９２号「半導
体記憶装置」公報の例が知られている。この従来例で
は、しきい値に基づいて劣化を判断しているが、すでに
値が書き替えられたメモリセルに対し、異なる制御ゲー
ト電圧を印加して、二度の読み出しを行っている。この
二度の読み出しの結果が異なる場合に、そのメモリセル
劣化が検出される。

【０００９】図５中の（ａ）は、この従来例にあって、
正常に消去が行われた際のしきい値電圧分布であり、図
５中の（ｃ）は正常に書き込みが行われた際のしきい値
電圧分布を示している。これは図４において、書き替え
回数が少なく、メモリセルが劣化していない状態に対応
する。また、図５中の（ｂ）は、劣化したメモリセルに
消去が行われた際のしきい値電圧分布であり、図５中の
（ｄ）は、劣化したメモリセルに書き込みが行われた際
のしきい値電圧分布を示している。これは図４におい
て、書き替えを繰り返して行って、メモリセルが劣化し
た状態に対応する。

【００１０】このいずれの状態もメモリセル自体の特性
のバラツキによって消去／書き込み状態のしきい値電圧
も多少のバラツキが発生する。このようにメモリセルの
劣化によって、消去時のしきい値が徐々に低下し、ま
た、書き込み時のしきい値が徐々に上昇する。

【００１１】この変化特性を利用して、二種類の判定電
圧を用いることにより消去／書き込み時のしきい値の変
化に基づいてメモリセルの劣化を判断している。最初
に、正常に消去が行われた場合のしきい値の電圧よりも
低く、かつ、制御ゲートに印加する電圧Ｖｃｃよりも高
い判定電圧Ｖ１をゲート電圧として印加して読み出しを
行う。次に、正常に書き込みが行われた際のしきい値の
電圧よりも高く、かつ、電圧Ｖｃｃよりも低い判定電圧
Ｖ２をゲート電圧として印加して読み出しを行う。

【００１２】メモリセルが劣化していない場合、消去又
は書き込みを行うと、電圧Ｖ１を制御ゲートに印加して
読み出しを行った結果と電圧Ｖ２を制御ゲートに印加し
て読み出しを行った結果は等しくなる。

【００１３】メモリセルが劣化している場合、電圧Ｖ１
を制御ゲートに印加して読み出しを行った結果と電圧Ｖ
２を制御ゲートに印加して読み出しを行った結果が異な
る。これによって、メモリセルの劣化が検出可能にな
る。

【００１４】また、特開平１０−５５６９１号「不揮発
性半導体メモリ」公報の従来例では、制御ゲート電圧を
徐々に変化させ、繰り返して読み出しを行い、メモリセ
ルのしきい値を判定して、その正常な値が保持されるま
で書き込みを行っている。

【００１５】更に、特開平７−４５０８４号公報例で
は、データの書き込みアドレスごとに、書き替え回数を
カウントするカウンタを設けている。書き替え回数が所
定のカウント値に達した際に、このアドレスに対する書
き替え要求があった場合には、予備のアドレスに書き替
えを行うように切り替えて、メモリの寿命を延ばすよう
にしている。すなわち、特定アドレスに対する書き替え
が、他のアドレスに対する書き替えに対して頻繁に発生
する場合、特定アドレスのメモリセルが寿命になったこ
とによって、そのメモリが使用できなくなることを阻止
するようにしている。

【００１６】

【発明が解決しようとする課題】このような上記従来例
の不揮発性半導体記憶装置では、メモリセルの劣化を検
出する場合、制御ゲートに異なる電圧を印加して二度の
読み出しを行う必要があり、更に、消去／書き込みを行
った時点で、すでにメモリセルが正常に機能しなくなっ
た場合、この動作不能を検出できない。換言すれば、メ
モリセルでの正常な値が保持されている時点で、この後
に劣化に達することを検出できないという欠点がある。

【００１７】例えば、あるメモリセルに書き込みを行う
場合、まず、そのメモリセルに対する消去を行った後に
書き込みを行う。しかし、メモリセルが正常に機能して
おらず、消去ができたものの、書き込みが正常に行われ
なかった際には、本当は、そのメモリセルに対して書き
込みを行ったにもかかわらず、実際には消去のみを行っ
た状態になってしまう。このとき、消去後のしきい値電
圧が充分に高く、電圧Ｖ１よりも高い値の場合、メモリ
セルが正常に機能していないにもかかわらず、電圧Ｖ１
を制御ゲートに印加して読み出しを行った結果と電圧Ｖ
２を制御ゲートに印加して読み出しを行った結果が等し
くなり、メモリセルが正常に機能していないことの検出
が出来ないことになる。

【００１８】本発明は、このような従来の技術における
課題を解決するものであり、不揮発性メモリの劣化状況
を正確に判断できるようになり、結果的に不揮発性メモ
リの効率的な使用が可能になる不揮発性半導体記憶装置
の提供を目的とする。特に、上記劣化状況の正確な判断
とともに、次の目的を達成する。 （１）劣化検出のための読み出しを一度ですむようにす
る。 （２）メモリセルが劣化した際に警報信号を出力する。 （３）警報信号の出力時でメモリセルでの正常な値を保
持する。

【００１９】

【課題を解決するための手段】上記課題を達成するため
に、本発明の不揮発性半導体記憶装置は、電気的に書き
替え可能な半導体記憶素子と、この半導体記憶素子に対
して選択的に書き込み／読み出しを行う記憶処理手段と
を備えた不揮発性半導体記憶装置において、前記半導体
記憶素子に記憶させる値を保持する書き込みデータ保持
回路と、前記半導体記憶素子の制御ゲートに、しきい値
の劣化検出用電圧を供給する電圧制御部と、前記保持回
路から前記半導体記憶素子に上記値の書き込みを行った
後、前記書き込みデータ保持回路に記憶してある値と前
記電圧制御部からの前記劣化検出用電圧によって読み出
された前記半導体記憶素子に記憶してある値とを比較す
るデータ比較回路とを備え、このデータ比較回路による
比較の結果、書き込みデータ保持回路で記憶した値と半
導体記憶素子に記憶している値とが異なるときに警報信
号を出力する構成としてある。

【００２０】前記比較回路による比較を、前記半導体記
憶素子に対するデータの書き込みアドレスごとに、書き
替え回数をカウントするカウンタを設け、このカウンタ
の書き替え回数が予め定めた所定のカウント値に達した
ときに行う構成としてある。

【００２１】また、前記比較回路による比較を、前記半
導体記憶素子に対するデータの書き 込みアドレスごと
に、書き替え回数をカウントするカウンタを設け、この
カウンタの書き替えが一定回数を超えるごとに行う構成
としてある。

【００２２】更に、前記警報信号を出力したアドレスに
対する書き替え要求があった場合に、予備のアドレスに
書き替えるための切り替えを行う構成としてある。

【００２３】 このような構成の発明の不揮発性半導体記
憶装置は、半導体記憶素子におけるメモリセルに記憶す
る値を保持し、この保持した値とメモリセルに記憶して
いる値とをデータ比較回路で比較し、この比較の値が異
なるときに警報信号を出力する。この際、メモリセルの
制御ゲートに接続されるワードラインに対し、通常の読
み出し動作時に印加する電圧レベルとは異なる電圧を供
給する。

【００２４】 すなわち、半導体記憶素子におけるメモリ
セルに書き込む値を、予め書き込み回路に記憶してお
き、メモリセルに対して書き込み動作を行った直後に、
通常の読み出し時よりも厳格な条件で、そのメモリセル
から読み出しを行い、この書き込んだ値と読み出した値
とが一致するかを比較して、その劣化状況を判断してい
る。

【００２５】 このようにして、不揮発性メモリの劣化状
況を正確に判断できるようになる。すなわち、劣化検出
のための読み出しが一度ですむようになる。また、メモ
リセルが劣化した際に警報信号を出力できるとともに、
警報信号の出力時でメモリセルでの正常な値を保持でき
るようになり、結果的に不揮発性メモリの効率的な使用
が可能になる。

【００２６】

【発明の実施の形態】次に、本発明の不揮発性半導体記
憶装置の実施の形態を図面を参照して詳細に説明する。
図１は本発明の不揮発性半導体記憶装置の実施形態にお
ける構成を示すブロック図である。図１において、この
不揮発性半導体記憶装置は、読み出し信号（ｒｅａ
ｄ）、書き込み信号（ｗｒｉｔｅ）、プリチャージ信号
（ｐｒｅｃｈａｒｇｅ）が入力されて、データ（ｄａｔ
ａ）の書き込み／読み出しタイミングを制御するタイミ
ング制御部１と、ビットラインを選択するためのＹデコ
ーダ２と、アドレス信号（ａｄｄｒｅｓｓ）を保持（ラ
ッチ）するアドレスラッチ部３と、ワードラインを選択
するためのＸデコーダ４と、書き込み／読み出しのデー
タ（ｄａｔａ）の入出力に対するバッファリング（ラッ
チ）するための入出力バッファデータラッチ回路５とを
備えている。

【００２７】 また、この不揮発性半導体記憶装置は、読
み出しデータの信号を増幅して出力するセンス増幅部６
と、入出力バッファデータラッチ回路５で保持した書き
込みデータに対応したデータをマルチプレクサ８に出力
するための書込回路７と、Ｙデコーダ２によって選択さ
れた位置に書き込みデータをセットするためのマルチプ
レクサ８と、メモリセルの制御ゲートに電圧を印加して
データの書き込み／読み出しが行われるメモリ部９と、
書き込みを行うメモリ部９におけるメモリセルの制御ゲ
ートに高電圧を印加するための高電圧制御部１０とを備
えている。

【００２８】 更に、この不揮発性半導体記憶装置は、劣
化状況を検出する際に制御ゲートに任意の電圧を印加す
るための電圧制御部１１と、この電圧制御部１１によっ
て制御ゲートに任意電圧を印加することによりメモリ部
９から読み出した値と書込データ保持回路１３が保持し
ている値とを比較してデータが異なる際に警報信号Ｓ１
４を出力するデータ比較回路１２と、メモリ部９に書き
込んだ値を保持する書込データ保持回路１３とを備えて
いる。

【００２９】 次に、この実施形態の動作について説明す
る。まず、書き込み時は、書き込み信号（ｗｒｉｔｅ）
がタイミング制御部１に入力され、更に、書き込みアド
レスデータ（ａｄｄｒｅｓｓ）がアドレスラッチ部３
（アドレスポート）に入力される。更に、書き込みデー
タ（ｄａｔａ）が入出力バッファデータラッチ回路５
（入出力ポート）に入力される。このときタイミング制
御部１からのラッチ信号がアドレスラッチ部３及び入出
力バッファデータラッチ回路５に出力され、かつ、書き
込みアドレス（ａｄｄｒｅｓｓ）をアドレスラッチ部３
で保持し、また、書き込みデータを入出力バッファデー
タラッチ回路５で保持する。

【００３０】 また、入出力バッファデータラッチ回路５
で保持した書き込みデータが書込回路７に出力され、書
き込みデータに対応したデータをマルチプレクサ８に出
力する。更に、アドレスラッチ部３で保持した書き込み
アドレスデータがＹデコーダ２及びＸデコーダ４に出力
され、Ｘデコーダ４で書き込みアドレス（ａｄｄｒｅｓ
ｓ）のワードラインが選択され、マルチプレクサ８では
Ｙデコーダ２によって選択された位置に、書込回路７か
ら入力された書き込みデータをセットする。タイミング
制御部１から高電圧制御部１０に制御信号が出力され、
この高電圧制御部１０によって、書き込みを行うメモリ
部９におけるメモリセルの制御ゲートに高電圧が印加さ
れて、その書き込みが行われる。

【００３１】 次に、読み出し時は、読み出し信号（ｒｅ
ａｄ）がタイミング制御部１に入力され、かつ、読み出
しアドレスデータがアドレスポートに入力される。読み
出しアドレスデータがアドレスラッチ部３で保持され、
ここで保持された読み出しアドレスデータがＹデコーダ
２、Ｘデコーダ４及びマルチプレクサ８を通じて、ワー
ドライン及びビットラインが選択される。タイミング制
御部１から電圧制御部１１に制御信号が出力される。電
圧制御部１１から出力された電圧が、読み出しを行うメ
モリ部９のメモリセルの制御ゲートに印加される。指定
された読み出しアドレスデータによる読み出しデータ
（信号）がセンス増幅部６で増幅されて、入出力バッフ
ァデータラッチ回路５を通じて入出力ポートに送出され
る。

【００３２】 次に、本発明に対応する要部の動作につい
て説明する。以下、前記した図３（消去／書き込み時の
メモリセルの状態）、図４（メモリセルに対して消去／
書き込みを繰り返した際の特性）及び図５（消去／書き
込みを行った場合のしきい値電圧分布）を再度参照して
説明する。図２は劣化検出時に印加する制御ゲート電圧
を説明するための図である。

【００３３】 メモリ部９は、その寿命によって、制御ゲ
ートに所定電圧を印加して読み出しを行っても、メモリ
セルに記憶した値を読み出せなくなる。例えば、図５に
示すように、消去を行った際に、そのメモリセルのしき
い値が読み出し時の制御ゲート電圧よりも低下した場
合、ソース−ドレイン間に電流が流れてしまう。したが
って、論理値「１」のデータを記憶していることにな
り、メモリセルが寿命に達したことになる。そして、書
き替えを繰り返すとメモリセルのしきい値は、図５に示
すように変化する。この変化特性を利用してメモリセル
が寿命に達することを判断できるようになる。

【００３４】 例えば、消去を行ったメモリセルに対して
通常の読み出し時に印加する制御ゲート電圧よりも高い
電圧を印加して読み出しを行う。すなわち、図５に示す
劣化検出時の制御ゲート電圧Ｖ１を制御ゲートに印加し
て読み出しを行う。この読み出しで正常な読み出しが出
来なかった場合、そのメモリセルは間もなく寿命に達す
ると判断する。この時点では、通常の読み出し時におけ
る制御ゲート電圧を印加すれば、消失した値を、まだ正
常に読み出すことが可能である。すなわち、メモリ部９
に保持したデータは消滅しないことになる。

【００３５】 このメモリセルが寿命に達することの判断
（劣化の検出）を具体的に説明する。まず、メモリ部９
の任意アドレスに対して消去／書き込み要求が行われた
場合、外部からメモリセルに記憶する入力データを、書
込データ保持回路１３が取り込んで保持する。次に、任
意アドレスに対して消去／書き込みを行った直後に、電
圧制御部１１から劣化検出用の制御ゲート電圧Ｖ１を印
加して読み出しを行う。この読み出し値と書込データ保
持回路１３が保持している書き込み値とをデータ比較回
路１２で比較する。この比較で読み出し値と書き込み値
とが異なる場合に外部に警報信号Ｓ１４を出力する。こ
の警報信号Ｓ１４によって、メモリ部９が間もなく寿命
に達することを、例えば、図示しないＣＰＵにおいて認
識できるようになる。

【００３６】 この読み出しの場合に対して、逆に書き込
み時の値に対しても同様に、その劣化の検出が可能であ
る。この場合、通常の読み出し時に印加する制御ゲート
電圧よりも低い電圧Ｖ２を印加して、その読み出しを行
うことによって、通常の読み出し時よりも厳格な条件で
の読み出しが可能になる。劣化検出の手順は、劣化検出
時の制御ゲート電圧値が異なるのみであり、消去した値
に対する条件を厳格に読み出しを行う手順と同様であ
る。

【００３７】 この読み出しにおける劣化検出、又は、書
き込みにおける劣化検出のいずれを用いるかは、メモリ
部９での消去不良、書き込み不良のどちらが先に発生す
るかを予め判別して決定する。また、両方の劣化検出を
行うようにし、先に検出した読み出しにおける劣化検出
によって、又は、書き込みにおける劣化検出によって、
その劣化検出を判断するようにしても良い。

【００３８】 このように、メモリ部９での記憶の値が正
常に記憶できているかの判断が可能になる。更に、消去
／書き込みを行ったメモリセル（メモリ部９）の劣化状
況が正確に判断できるようになる。この場合、記憶した
データの読み出しが一度のみですむようになる。

【００３９】 このような劣化検出処理では、その記憶し
た値を確認するための読み出し（又は書き込み）動作
が、余分に必要となる。この場合の動作によって、メモ
リセルの劣化が進むことはない。メモリセルに消去／書
き込みを行う場合、制御ゲート又はドレインに高い電圧
を印加することによって、フローティングゲートに対し
て正孔／電荷の注入を行っている。

【００４０】 図２は、消去／書き込みを行う場合のメモ
リセルの状態を表した等価回路であるが、この消去／書
き込み時には、電荷がフローティングゲートＦとドレイ
ンＤ間を移動することになる。書き替えを繰り返すと、
トンネル酸化膜中にトラップが増加して、メモリセルが
劣化するが、読み出し時は、電荷が移動しないため、読
み出し回数の増加によるメモリセルの劣化は、消去／書
き込み時に比較して極めて小さく、その考慮は不要であ
る。

【００４１】 次に、他の実施形態について説明する。こ
の実施形態では、前記した特開平７−４５０８４号公報
例（書き替え回数が所定のカウント値に達した際に、こ
のアドレスに対する書き替え要求があった場合には、予
備のアドレスに書き替えを行うように切り替えて、メモ
リの長寿命化を図る）と同様の実施が可能である。すな
わち、特定アドレスに対する書き替えが、他のアドレス
に対する書き替えに対して頻繁に発生するような読み出
しを必要以上に行うことによるメモリセルの劣化が心配
される状況や、読み出しを行うために必要となる時間を
節約したい場合には、別にカウンタを設け、このカウン
タで書き替えをカウントする。カウント値が一定回数以
上の場合にのみ劣化状況の検出を行う。また、書き替え
が一定回数を超えるごとに劣化検出を行う。

【００４２】 この場合、図１の構成では、データ比較回
路１２からの警報信号Ｓ１４の出力時点で、このアドレ
スに対する書き替え要求を予備のアドレスに切り替える
ようにする。このアドレスの切替えは、書き替え回数に
よって判断せずに、前記したように劣化検出時の制御ゲ
ート電圧を印加して実際の劣化状況を検出して行う。し
たがって、より正確な実際の劣化状況を検出できるよう
になる。

【００４３】

【発明の効果】以上の説明から明らかなように、本発明
の不揮発性半導体記憶装置によれば、半導体記憶素子に
おけるメモリセルに記憶する値を保持し、この保持した
値とメモリセルに記憶している値とをデータ比較回路で
比較し、この比較の値が異なる際に警報信号を出力す
る。この際、メモリセルの制御ゲートに接続されるワー
ドラインに対し、通常の読み出し動作時に印加する電圧
レベルとは異なる電圧を供給する。

【００４４】 この結果、不揮発性メモリの劣化状況を正
確に判断できるようになる。すなわち、劣化検出のため
の読み出しが一度ですむようになる。また、メモリセル
が劣化した際に警報信号を出力できるとともに、警報信
号の出力時でメモリセルでの正常な値を保持できるよう
になり、結果的に不揮発性メモリの効率的な使用が可能
になる。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体記憶装置の実施形態に
おける構成を示すブロック図である。

【図２】実施形態にあって劣化検出時に印加する制御ゲ
ート電圧を説明するための図である。

【図３】消去／書き込み時のメモリセルの状態を示す等
価回路図である。

【図４】メモリセルに対して消去／書き込みを繰り返し
た際の特性図である。

【図５】消去／書き込みを行った場合のしきい値電圧分
布を説明するための図である。

【符号の説明】

１ タイミング制御部 ２ Ｙデコーダ ３ アドレスラッチ部 ４ Ｘデコーダ ５ 入出力バッファデータラッチ回路 ６ センス増幅部 ７ 書込回路 ８ マルチプレクサ ９ メモリ部 １０ 高電圧制御部 １１ 電圧制御部 １２ データ比較回路 １３ 書込データ保持回路 Ｓ１４ 警報信号

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 29/00 G11C 16/02 - 16/12

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 電気的に書き替え可能な半導体記憶素子
   と、この半導体記憶素子に対して選択的に書き込み／読
   み出しを行う記憶処理手段とを備えた不揮発性半導体記
   憶装置において、 前記半導体記憶素子に記憶させる値を保持する書き込み
   データ保持回路と、前記半導体記憶素子の制御ゲートに、しきい値の劣化検
   出用電圧を供給する電圧制御部と、 前記保持回路から前記半導体記憶素子に上記値の書き込
   みを行った後、 前記書き込みデータ保持回路に記憶して
   ある値と前記電圧制御部からの前記劣化検出用電圧によ
   って読み出された前記半導体記憶素子に記憶してある値
   とを比較するデータ比較回路とを備え、このデータ比較回路による比較の結果、書き込みデータ
   保持回路で記憶した値と半導体記憶素子に記憶している
   値とが異なるときに警報信号を出力する ことを特徴とす
   る不揮発性半導体記憶装置。
2. 【請求項２】 前記比較回路による比較を、 前記半導体記憶素子に対するデータの書き込みアドレス
   ごとに、書き替え回数をカウントするカウンタを設け、このカウンタの 書き替え回数が予め定めた所定のカウン
   ト値に達したときに行うことを特徴とする請求項１記載
   の不揮発性半導体記憶装置。
3. 【請求項３】 前記比較回路による比較を、 前記半導体記憶素子に対するデータの書き込みアドレス
   ごとに、書き替え回数をカウントするカウンタを設け、 このカウンタの書き替えが一定回数を超えるごとに行う
   ことを特徴とする請求項１記載の不揮発性半導体記憶装
   置。
4. 【請求項４】 前記警報信号を出力したアドレスに対す
   る書き替え要求があった場合に、予備のアドレスに書き
   替えるための切り替えを行うことを特徴とする請求項２
   又は３記載の不揮発性半導体記憶装置。