JP3525472B2 - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JP3525472B2 JP3525472B2 JP709394A JP709394A JP3525472B2 JP 3525472 B2 JP3525472 B2 JP 3525472B2 JP 709394 A JP709394 A JP 709394A JP 709394 A JP709394 A JP 709394A JP 3525472 B2 JP3525472 B2 JP 3525472B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- memory
- cycles
- sector
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的に書き換え可能
な不揮発性メモリ、たとえばフラッシュＥＥＰＲＯＭな
どの半導体不揮発性記憶装置に関するものである。 【０００２】 【従来の技術】従来、たとえばフローティングゲート中
に電子を注入することによって、データの「１」／
「０」を判断するフラッシュＥＥＰＲＯＭは、通常のＮ
ＯＲ型、ＤＩＮＯＲ(DIvided bit line NOR)型、ＮＡＮ
Ｄ型等に分類される。そして、これらＮＯＲ型、ＤＩＮ
ＯＲ型およびＮＡＮＤ型フラッシュＥＥＰＲＯＭにおい
て、消去ブロックの単位として、各ワード線毎にセクタ
消去を行う方法が提案されている。 【０００３】図４は、ＮＯＲ型フラッシュＥＥＰＲＯＭ
のワード線セクタ消去時のバイアス条件を示す回路図で
ある。図４において、ＷＬ1 〜ＷＬ3 はワード線、ＢＬ
Ｓ1 〜ＢＬＳ3 ，ＢＬＤ1 〜ＢＬＤ3 はビット線、ＭＴ
11〜ＭＴ33はメモリセルトランジスタをそれぞれ示して
いる。 【０００４】ＮＯＲ型フラッシュＥＥＰＲＯＭにおい
て、ワード線セクタ消去を行う場合には、図４に示すよ
うに、選択ワード線ＷＬ2 がマイナス１０Ｖ、非選択ワ
ード線ＷＬ1 ，ＷＬ3 が０Ｖ、共通ソース線としてのビ
ット線ＢＬＳ1 〜ＢＬＳ3 が６Ｖ、ビット線ＢＬＤ1 〜
ＢＬＤ3 がフローティング状態にそれぞれ設定されて、
フローティングゲート中の電子が引き抜かれる。 【０００５】図５は、ＤＩＮＯＲ型フラッシュＥＥＰＲ
ＯＭのワード線セクタ消去時のバイアス条件を示す回路
図である。図５において、ＳＬ11，ＳＬ21は選択ゲート
線、ＷＬ11〜ＷＬ18，ＷＬ21〜ＷＬ28はワード線、ＭＢ
Ｌ11，ＭＢＬ12は主ビット線、ＳＢＬ11，ＳＢＬ12，Ｓ
ＢＬ21，ＳＢＬ22は副ビット線、ＳＲＬ11，ＳＲＬ12，
ＳＲＬ21，ＳＲＬ22は共通ソース線、ＳＴ11，ＳＴ12，
ＳＴ21，ＳＴ22は選択ゲートトランジスタ、ＭＴ11 1 〜
ＭＴ118 ，ＭＴ121 〜ＭＴ128 ，ＭＴ211 〜ＭＴ218 ，
ＭＴ221 〜ＭＴ228はメモリセルトランジスタをそれぞ
れ示している。 【０００６】ＤＩＮＯＲ型フラッシュＥＥＰＲＯＭにお
いて、ワード線セクタ消去を行う場合には、図５に示す
ように、選択ゲート線ＳＬ11，ＳＬ21が０Ｖ、選択ワー
ド線ＷＬ11〜ＷＬ18が１５Ｖ、非選択ワード線ＷＬ21〜
ＷＬ28が０Ｖ、ビット線ＭＢＬ11，ＭＢＬ12がフローテ
ィング状態に、共通ソース線ＳＲＬ11，ＳＲＬ12，ＳＲ
Ｌ21，ＳＲＬ22がマイナス６Ｖにそれぞれ設定されて、
フローティングゲートに電子が注入される。 【０００７】図６は、ＮＡＮＤ型フラッシュＥＥＰＲＯ
Ｍのワード線セクタ消去時のバイアス条件を示す回路図
である。図６において、ＳＬ11，ＳＬ12，ＳＬ21，ＳＬ
22は選択ゲート線、ＷＬ11〜ＷＬ18，ＷＬ21〜ＷＬ28は
ワード線、ＢＬ11，ＢＬ12はビット線、ＳＴ111 ，ＳＴ
112 ，ＳＴ121 ，ＳＴ122 ，ＳＴ211 ，ＳＴ212 ，ＳＴ
221 ，ＳＴ222 は選択ゲートトランジスタ、ＭＴ111 〜
ＭＴ118 ，ＭＴ121 〜ＭＴ128 ，ＭＴ211 〜ＭＴ 218 ，
ＭＴ221 〜ＭＴ228 はメモリセルトランジスタをそれぞ
れ示している。 【０００８】ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおい
て、ワード線セクタ消去を行う場合には、図６に示すよ
うに、選択ゲート線ＳＬ11ＳＬ12，ＳＬ21，ＳＬ22が０
Ｖ、選択ワード線ＷＬ11〜ＷＬ18がマイナス１５Ｖ、非
選択ワード線ＷＬ21〜ＷＬ28が０Ｖ、ビット線ＢＬ11，
ＢＬ12がフローティング状態に、基板が６Ｖにそれぞれ
設定されて、フローティングゲート中の電子が引き抜か
れる。 【０００９】これらのワード線セクタ消去を行うことが
できるフラッシュＥＥＰＲＯＭでは、いわゆるページモ
ードで書き換え・消去を行うことができることから、極
めて有利である。 【００１０】 【発明が解決しようとする課題】しかしながら、上述し
たワード線セクタ消去を行うことができるフラッシュＥ
ＥＰＲＯＭでは、以下のような問題を有する。すなわ
ち、もし仮に、全体メモリの中で特定のワード線のみ集
中的に書き換え・消去動作を行うような場合、そのワー
ド線の累積サイクル数がある限界保障値に達したとした
ときには、その他の大部分のワード線セクタの累積サイ
クル数に余裕がある場合でも、集中的に使用した特定ワ
ード線セクタによってメモリ全体の寿命が決定されてし
まう。 【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ある特定のワード線の累積サイ
クル数が限界値に達したことを知ることができ、また、
累積サイクル数が限界値に達したとしてもメモリの延命
を図れる半導体不揮発性記憶装置を提供することにあ
る。 【００１２】 【課題を解決するための手段】上記目的を達成するた
め、本発明のワード線セクタ消去を行う半導体不揮発性
記憶装置では、各ワード線毎に設けられた補助ビット線
と、補助ビット線に接続された不揮発性メモリとからな
り、各ワード線毎に、書き換え・消去サイクル数を記録
する記録部を設け、上記記録部に、書き換え・消去サイ
クル毎に各ワード線の累積サイクル数を記録し、さら
に、メモリセルが並列的に接続された少なくとも１本の
冗長ワード線と、上記記録部に記録された各ワード線の
累積サイクル数があらかじめ設定した値に達した場合
に、そのワード線を切り離して冗長ワード線に切り換え
る回路とを有する。 【００１３】 【００１４】 【００１５】 【作用】本発明によれば、各ワード線毎に、書き換え・
消去サイクル数が書き換え・消去サイクル毎に、たとえ
ば記録部の補助ビット線に接続された不揮発性メモリに
に記録される。そして、この記録部に記録された累積サ
イクル数が読み出され、セクタ単位で限界サイクル数に
達したか否かの判断が行われる。 【００１６】また、本発明によれば、記録部に記録され
た各ワード線の累積サイクル数があらかじめ設定した値
に達した場合には、そのワード線が切り離されて、冗長
ワード線に切り換えられる。 【００１７】 【実施例１】図１は、本発明に係る半導体不揮発性記憶
装置の一実施例を示すブロック図である。本例では、チ
ャネルホットエレクトロン書き込み／ＦＮ(Fowler-Nord
heim) トンネリングによる消去を行うＮＯＲ型フラッシ
ュＥＥＰＲＯＭを例に説明する。図１において、１はメ
モリアレイ部、２は読み出し／書き込み回路、３は書き
込み回路、４は正規ローデコーダ、５はスペアローデコ
ーダ、６はカラムデコーダ、ＮＯＲ1 はノア回路、ＡＮ
Ｄ1 〜ＡＮＤN はアンド回路をそれぞれ示している。 【００１８】メモリアレイ部１は、通常のデータの書き
込みおよび読み出しが行われる正規メモリ部１１、不良
メモリセルをワード線単位で代替えするための冗長メモ
リ部１２および各ワード線対応に累積サイクル数を記憶
する補助ビットメモリ部１３により構成されている。 【００１９】図２は、メモリアレイ部の具体的な構成例
を示す図である。このメモリアレイ部１は、図２に示す
ように、Ｍ本のビット線とＮ本のワード線により構成さ
れる正規メモリ部１１としての通常のメモリアレイに、
ｍ本の補助ビット線、ｎ本の冗長ワード線を付加して構
成されている。図２において、一重の丸印は通常ワード
線におけるメモリセル、二重の丸印は累積サイクル数を
記憶するための補助ビットメモリ、一重の三角印は冗長
ワード線におけるメモリセル、二重の三角印はその累積
サイクル数を記憶するための補助ビットメモリをそれぞ
れ示している。 【００２０】図２の例では、ｍ本の補助ビット線が設け
られていることから、（２m −１）回までの累積サイク
ル数を記憶することが可能である。したがって、たとえ
ば１００００回までの累積サイクル数を記憶する必要が
あるならば、ｍ＝１４本の補助ビット線が付加される。
また、ＤＩＮＯＲ型、ＮＡＮＤ型フラッシュＥＥＰＲＯ
Ｍにおいては、たとえば１セクタ当たり８本のワード線
を単位とする場合は、補助ビット線の数は１／８で済む
わけであることから、１００００回までの累積サイクル
数を記憶する場合には、２本の補助ビット線を設ければ
よい。 【００２１】冗長ワード線の数は、図２の例ではｎ本で
あり、この数については、置き換えによるメモリの延命
効果と、メモリ面積を考慮して最適にすることが望まし
い。なお、ＤＩＮＯＲ型、ＮＡＮＤ型の場合には、たと
えば１セクタ当たり８本のワード線を単位とする場合に
は、冗長ワード線も同様に８本単位に構成される。 【００２２】読み出し／書き込み回路２は、メモリアレ
イ部１に対しての通常のデータ読み出し動作および書き
込み動作を行うとともに、メモリアレイ部１の補助ビッ
トメモリ部１３に記録されている各ワード線セクタ単位
の累積サイクル数の書き込み、および読み出しを行う。
この読み出し累積サイクル数は、たとえば図示しない制
御系に送出され、あらかじめ設定した限界値に達したか
否かの判断が行われる。 【００２３】書き込み回路３は、ローアドレスを受け、
累積サイクル数が限界値に達したワード線セクタが存在
する場合に、そのローアドレスをスペアローデコーダ５
の所定の領域に書き込む。 【００２４】正規ローデコーダ４は、ローアドレスを受
けて、アドレスに応じてワード線に動作モードに応じた
信号を送出すべく、各アンド回路ＡＮＤ1 〜ＡＮＤN の
一方の入力に出力する。各アンド回路ＡＮＤ1 〜ＡＮＤ
N の出力が、メモリアレイ部１の正規メモリ部１１の各
ワード線Ｗ1 〜ＷN にそれぞれ接続されている。また、
各アンド回路ＡＮＤ1 〜ＡＮＤN の他方の入力は全て、
ノア回路ＮＯＲ1 の出力に接続されている。 【００２５】スペアローデコーダ５は、メモリアレイ部
１の冗長メモリ部１２の冗長ワード線の数に応じたｎ個
のレジスタＲＧ1 〜ＲＧｎを有し、各レジスタＲＧ1 〜
ＲＧｎには、書き込み回路３により累積サイクル数が限
界値に達したワード線セクタのローアドレスが書き込ま
れる。レジスタレジスタＲＧ1 〜ＲＧｎの出力は、それ
ぞれノア回路ＮＯＲ1 の入力に並列的に接続されている
とともに、各冗長ワード線ＲＷ1 〜ＲＷｎに接続されて
いる。そして、各レジスタレジスタＲＧ1 〜ＲＧｎの出
力レベルは、通常ロー（「０」）レベルで、累積サイク
ル数が限界値に達したワード線セクタのローアドレスが
書き込まれるとハイ（「１」）レベルに切り換わる。 【００２６】次に、上記構成による動作を、図３のフロ
ーチャートを参照しながら説明する。まず、メモリアレ
イ部１の補助ビットメモリ部１３から累積サイクル数が
読み出され、たとえば図示しない制御系に送出される
（Ｓ１）。制御系では、読み出した累積サイクル数があ
らかじめ設定した限界値内にあるか否かの判別が行われ
る（Ｓ２）。 【００２７】ステップＳ２において、肯定的な判別結果
が得られると、書き込み回路２によるスペアローデコー
ダ５に対するローアドレスに書き込み動作が行われない
ことから、スペアローデコーダ５の各レジスタＲＧ1 〜
ＲＧｎの出力は全てローレベルとなる。これにより、ノ
ア回路ＮＯＲ1 の出力はハイレベルとなり、各アンド回
路ＡＮＤ1 〜ＡＮＤN の他方の入力に入力され、各アン
ド回路ＡＮＤ1 〜ＡＮＤN は活性状態となる。したがっ
て、この場合、正規ローデコーダ４を介し、メモリアレ
イ部１の正規メモリ部１１の所定のワード線Ｗ1 〜Ｗｎ
がアクセスされ、まずワード線セクタ消去が行われ（Ｓ
３）、続いてそのワード線セクタ内のデータの書き換え
が行われる（Ｓ４）。そして、ワード線セクタ内のデー
タの書き換えが行われた後、メモリアレイ部１の補助ビ
ットメモリ部１３の所定の補助ビット線ＣＢに接続され
た不揮発性メモリに書き込みが行われる。すなわち、そ
のセクタの累積サイクル数に「＋１」が行われる（Ｓ
５）。 【００２８】一方、ステップＳ２において、否定的な判
別結果が得られると、書き込み回路２によるスペアロー
デコーダ５の所定のレジスタに対するローアドレスの書
き込み動作が行われる。その結果、スペアローデコーダ
５のローアドレスが書き込まれたレジスタ出力がハイレ
ベルとなる。これにより、ノア回路ＮＯＲ1 の出力はハ
イレベルからローレベルに切り換わり、各アンド回路Ａ
ＮＤ1 〜ＡＮＤN の他方の入力に入力される。このた
め、各アンド回路ＡＮＤ1 〜ＡＮＤN は不活性状態とな
り、正規ローデコーダ４を介してのメモリアレイ部１の
正規メモリ部１１の所定のワード線Ｗ1〜Ｗｎに対する
アクセスは行われない。すなわち、ワード線が切り離さ
れて、ローアドレスが書き込まれたレジスタに接続され
る冗長ワード線に切り換えられる（Ｓ６）。以降、累積
サイクル数が限界値に達したワード線に代えて、切り換
えられた冗長ワード線に対して、ワード線セクタ消去、
データ書き換え、読み出し、並びに累積サイクル数の書
き込みおよび読み出しが行われる。 【００２９】以上説明したように、本実施例によれば、
ワード線セクタ消去を行うフラッシュＥＥＰＲＯＭにお
いて、メモリアレイ部１の正規メモリ部１１のビット線
に並列に不揮発性メモリが接続された補助ビット線を設
け、この不揮発性メモリに各ワード線毎の累積書き換え
・消去サイクル数を記録し、さらに記録された累積サイ
クル数からそのセクタのサイクル数が限界値に達したか
否かの判別を行い、達している場合にはそのワード線を
冗長ワード線に切り換えるようにしたので、ある特定の
累積サイクル数が限界値に達したことを知ることがで
き、これにより、メモリアレイの使用状況等を把握で
き、アクセスを平均的に行うような態様が可能となる。
また、冗長部を有していることから、ある特定の累積サ
イクル数が限界値に達したとしても、メモリの寿命を延
ばすことができる。その結果、メモリ全体として信頼性
の大幅な向上を図れる利点がある。 【００３０】 【発明の効果】以上説明したように、本発明によれば、
ある特定の累積サイクル数が限界値に達したことを知る
ことができる。これにより、メモリアレイの使用状況等
を把握でき、アクセスを平均的に行うような態様が可能
となる。また、冗長部を有していることから、ある特定
の累積サイクル数が限界値に達したとしても、メモリの
寿命を延ばすことができる。その結果、メモリ全体とし
て信頼性の大幅な向上を図れる利点がある。
な不揮発性メモリ、たとえばフラッシュＥＥＰＲＯＭな
どの半導体不揮発性記憶装置に関するものである。 【０００２】 【従来の技術】従来、たとえばフローティングゲート中
に電子を注入することによって、データの「１」／
「０」を判断するフラッシュＥＥＰＲＯＭは、通常のＮ
ＯＲ型、ＤＩＮＯＲ(DIvided bit line NOR)型、ＮＡＮ
Ｄ型等に分類される。そして、これらＮＯＲ型、ＤＩＮ
ＯＲ型およびＮＡＮＤ型フラッシュＥＥＰＲＯＭにおい
て、消去ブロックの単位として、各ワード線毎にセクタ
消去を行う方法が提案されている。 【０００３】図４は、ＮＯＲ型フラッシュＥＥＰＲＯＭ
のワード線セクタ消去時のバイアス条件を示す回路図で
ある。図４において、ＷＬ1 〜ＷＬ3 はワード線、ＢＬ
Ｓ1 〜ＢＬＳ3 ，ＢＬＤ1 〜ＢＬＤ3 はビット線、ＭＴ
11〜ＭＴ33はメモリセルトランジスタをそれぞれ示して
いる。 【０００４】ＮＯＲ型フラッシュＥＥＰＲＯＭにおい
て、ワード線セクタ消去を行う場合には、図４に示すよ
うに、選択ワード線ＷＬ2 がマイナス１０Ｖ、非選択ワ
ード線ＷＬ1 ，ＷＬ3 が０Ｖ、共通ソース線としてのビ
ット線ＢＬＳ1 〜ＢＬＳ3 が６Ｖ、ビット線ＢＬＤ1 〜
ＢＬＤ3 がフローティング状態にそれぞれ設定されて、
フローティングゲート中の電子が引き抜かれる。 【０００５】図５は、ＤＩＮＯＲ型フラッシュＥＥＰＲ
ＯＭのワード線セクタ消去時のバイアス条件を示す回路
図である。図５において、ＳＬ11，ＳＬ21は選択ゲート
線、ＷＬ11〜ＷＬ18，ＷＬ21〜ＷＬ28はワード線、ＭＢ
Ｌ11，ＭＢＬ12は主ビット線、ＳＢＬ11，ＳＢＬ12，Ｓ
ＢＬ21，ＳＢＬ22は副ビット線、ＳＲＬ11，ＳＲＬ12，
ＳＲＬ21，ＳＲＬ22は共通ソース線、ＳＴ11，ＳＴ12，
ＳＴ21，ＳＴ22は選択ゲートトランジスタ、ＭＴ11 1 〜
ＭＴ118 ，ＭＴ121 〜ＭＴ128 ，ＭＴ211 〜ＭＴ218 ，
ＭＴ221 〜ＭＴ228はメモリセルトランジスタをそれぞ
れ示している。 【０００６】ＤＩＮＯＲ型フラッシュＥＥＰＲＯＭにお
いて、ワード線セクタ消去を行う場合には、図５に示す
ように、選択ゲート線ＳＬ11，ＳＬ21が０Ｖ、選択ワー
ド線ＷＬ11〜ＷＬ18が１５Ｖ、非選択ワード線ＷＬ21〜
ＷＬ28が０Ｖ、ビット線ＭＢＬ11，ＭＢＬ12がフローテ
ィング状態に、共通ソース線ＳＲＬ11，ＳＲＬ12，ＳＲ
Ｌ21，ＳＲＬ22がマイナス６Ｖにそれぞれ設定されて、
フローティングゲートに電子が注入される。 【０００７】図６は、ＮＡＮＤ型フラッシュＥＥＰＲＯ
Ｍのワード線セクタ消去時のバイアス条件を示す回路図
である。図６において、ＳＬ11，ＳＬ12，ＳＬ21，ＳＬ
22は選択ゲート線、ＷＬ11〜ＷＬ18，ＷＬ21〜ＷＬ28は
ワード線、ＢＬ11，ＢＬ12はビット線、ＳＴ111 ，ＳＴ
112 ，ＳＴ121 ，ＳＴ122 ，ＳＴ211 ，ＳＴ212 ，ＳＴ
221 ，ＳＴ222 は選択ゲートトランジスタ、ＭＴ111 〜
ＭＴ118 ，ＭＴ121 〜ＭＴ128 ，ＭＴ211 〜ＭＴ 218 ，
ＭＴ221 〜ＭＴ228 はメモリセルトランジスタをそれぞ
れ示している。 【０００８】ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおい
て、ワード線セクタ消去を行う場合には、図６に示すよ
うに、選択ゲート線ＳＬ11ＳＬ12，ＳＬ21，ＳＬ22が０
Ｖ、選択ワード線ＷＬ11〜ＷＬ18がマイナス１５Ｖ、非
選択ワード線ＷＬ21〜ＷＬ28が０Ｖ、ビット線ＢＬ11，
ＢＬ12がフローティング状態に、基板が６Ｖにそれぞれ
設定されて、フローティングゲート中の電子が引き抜か
れる。 【０００９】これらのワード線セクタ消去を行うことが
できるフラッシュＥＥＰＲＯＭでは、いわゆるページモ
ードで書き換え・消去を行うことができることから、極
めて有利である。 【００１０】 【発明が解決しようとする課題】しかしながら、上述し
たワード線セクタ消去を行うことができるフラッシュＥ
ＥＰＲＯＭでは、以下のような問題を有する。すなわ
ち、もし仮に、全体メモリの中で特定のワード線のみ集
中的に書き換え・消去動作を行うような場合、そのワー
ド線の累積サイクル数がある限界保障値に達したとした
ときには、その他の大部分のワード線セクタの累積サイ
クル数に余裕がある場合でも、集中的に使用した特定ワ
ード線セクタによってメモリ全体の寿命が決定されてし
まう。 【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ある特定のワード線の累積サイ
クル数が限界値に達したことを知ることができ、また、
累積サイクル数が限界値に達したとしてもメモリの延命
を図れる半導体不揮発性記憶装置を提供することにあ
る。 【００１２】 【課題を解決するための手段】上記目的を達成するた
め、本発明のワード線セクタ消去を行う半導体不揮発性
記憶装置では、各ワード線毎に設けられた補助ビット線
と、補助ビット線に接続された不揮発性メモリとからな
り、各ワード線毎に、書き換え・消去サイクル数を記録
する記録部を設け、上記記録部に、書き換え・消去サイ
クル毎に各ワード線の累積サイクル数を記録し、さら
に、メモリセルが並列的に接続された少なくとも１本の
冗長ワード線と、上記記録部に記録された各ワード線の
累積サイクル数があらかじめ設定した値に達した場合
に、そのワード線を切り離して冗長ワード線に切り換え
る回路とを有する。 【００１３】 【００１４】 【００１５】 【作用】本発明によれば、各ワード線毎に、書き換え・
消去サイクル数が書き換え・消去サイクル毎に、たとえ
ば記録部の補助ビット線に接続された不揮発性メモリに
に記録される。そして、この記録部に記録された累積サ
イクル数が読み出され、セクタ単位で限界サイクル数に
達したか否かの判断が行われる。 【００１６】また、本発明によれば、記録部に記録され
た各ワード線の累積サイクル数があらかじめ設定した値
に達した場合には、そのワード線が切り離されて、冗長
ワード線に切り換えられる。 【００１７】 【実施例１】図１は、本発明に係る半導体不揮発性記憶
装置の一実施例を示すブロック図である。本例では、チ
ャネルホットエレクトロン書き込み／ＦＮ(Fowler-Nord
heim) トンネリングによる消去を行うＮＯＲ型フラッシ
ュＥＥＰＲＯＭを例に説明する。図１において、１はメ
モリアレイ部、２は読み出し／書き込み回路、３は書き
込み回路、４は正規ローデコーダ、５はスペアローデコ
ーダ、６はカラムデコーダ、ＮＯＲ1 はノア回路、ＡＮ
Ｄ1 〜ＡＮＤN はアンド回路をそれぞれ示している。 【００１８】メモリアレイ部１は、通常のデータの書き
込みおよび読み出しが行われる正規メモリ部１１、不良
メモリセルをワード線単位で代替えするための冗長メモ
リ部１２および各ワード線対応に累積サイクル数を記憶
する補助ビットメモリ部１３により構成されている。 【００１９】図２は、メモリアレイ部の具体的な構成例
を示す図である。このメモリアレイ部１は、図２に示す
ように、Ｍ本のビット線とＮ本のワード線により構成さ
れる正規メモリ部１１としての通常のメモリアレイに、
ｍ本の補助ビット線、ｎ本の冗長ワード線を付加して構
成されている。図２において、一重の丸印は通常ワード
線におけるメモリセル、二重の丸印は累積サイクル数を
記憶するための補助ビットメモリ、一重の三角印は冗長
ワード線におけるメモリセル、二重の三角印はその累積
サイクル数を記憶するための補助ビットメモリをそれぞ
れ示している。 【００２０】図２の例では、ｍ本の補助ビット線が設け
られていることから、（２m −１）回までの累積サイク
ル数を記憶することが可能である。したがって、たとえ
ば１００００回までの累積サイクル数を記憶する必要が
あるならば、ｍ＝１４本の補助ビット線が付加される。
また、ＤＩＮＯＲ型、ＮＡＮＤ型フラッシュＥＥＰＲＯ
Ｍにおいては、たとえば１セクタ当たり８本のワード線
を単位とする場合は、補助ビット線の数は１／８で済む
わけであることから、１００００回までの累積サイクル
数を記憶する場合には、２本の補助ビット線を設ければ
よい。 【００２１】冗長ワード線の数は、図２の例ではｎ本で
あり、この数については、置き換えによるメモリの延命
効果と、メモリ面積を考慮して最適にすることが望まし
い。なお、ＤＩＮＯＲ型、ＮＡＮＤ型の場合には、たと
えば１セクタ当たり８本のワード線を単位とする場合に
は、冗長ワード線も同様に８本単位に構成される。 【００２２】読み出し／書き込み回路２は、メモリアレ
イ部１に対しての通常のデータ読み出し動作および書き
込み動作を行うとともに、メモリアレイ部１の補助ビッ
トメモリ部１３に記録されている各ワード線セクタ単位
の累積サイクル数の書き込み、および読み出しを行う。
この読み出し累積サイクル数は、たとえば図示しない制
御系に送出され、あらかじめ設定した限界値に達したか
否かの判断が行われる。 【００２３】書き込み回路３は、ローアドレスを受け、
累積サイクル数が限界値に達したワード線セクタが存在
する場合に、そのローアドレスをスペアローデコーダ５
の所定の領域に書き込む。 【００２４】正規ローデコーダ４は、ローアドレスを受
けて、アドレスに応じてワード線に動作モードに応じた
信号を送出すべく、各アンド回路ＡＮＤ1 〜ＡＮＤN の
一方の入力に出力する。各アンド回路ＡＮＤ1 〜ＡＮＤ
N の出力が、メモリアレイ部１の正規メモリ部１１の各
ワード線Ｗ1 〜ＷN にそれぞれ接続されている。また、
各アンド回路ＡＮＤ1 〜ＡＮＤN の他方の入力は全て、
ノア回路ＮＯＲ1 の出力に接続されている。 【００２５】スペアローデコーダ５は、メモリアレイ部
１の冗長メモリ部１２の冗長ワード線の数に応じたｎ個
のレジスタＲＧ1 〜ＲＧｎを有し、各レジスタＲＧ1 〜
ＲＧｎには、書き込み回路３により累積サイクル数が限
界値に達したワード線セクタのローアドレスが書き込ま
れる。レジスタレジスタＲＧ1 〜ＲＧｎの出力は、それ
ぞれノア回路ＮＯＲ1 の入力に並列的に接続されている
とともに、各冗長ワード線ＲＷ1 〜ＲＷｎに接続されて
いる。そして、各レジスタレジスタＲＧ1 〜ＲＧｎの出
力レベルは、通常ロー（「０」）レベルで、累積サイク
ル数が限界値に達したワード線セクタのローアドレスが
書き込まれるとハイ（「１」）レベルに切り換わる。 【００２６】次に、上記構成による動作を、図３のフロ
ーチャートを参照しながら説明する。まず、メモリアレ
イ部１の補助ビットメモリ部１３から累積サイクル数が
読み出され、たとえば図示しない制御系に送出される
（Ｓ１）。制御系では、読み出した累積サイクル数があ
らかじめ設定した限界値内にあるか否かの判別が行われ
る（Ｓ２）。 【００２７】ステップＳ２において、肯定的な判別結果
が得られると、書き込み回路２によるスペアローデコー
ダ５に対するローアドレスに書き込み動作が行われない
ことから、スペアローデコーダ５の各レジスタＲＧ1 〜
ＲＧｎの出力は全てローレベルとなる。これにより、ノ
ア回路ＮＯＲ1 の出力はハイレベルとなり、各アンド回
路ＡＮＤ1 〜ＡＮＤN の他方の入力に入力され、各アン
ド回路ＡＮＤ1 〜ＡＮＤN は活性状態となる。したがっ
て、この場合、正規ローデコーダ４を介し、メモリアレ
イ部１の正規メモリ部１１の所定のワード線Ｗ1 〜Ｗｎ
がアクセスされ、まずワード線セクタ消去が行われ（Ｓ
３）、続いてそのワード線セクタ内のデータの書き換え
が行われる（Ｓ４）。そして、ワード線セクタ内のデー
タの書き換えが行われた後、メモリアレイ部１の補助ビ
ットメモリ部１３の所定の補助ビット線ＣＢに接続され
た不揮発性メモリに書き込みが行われる。すなわち、そ
のセクタの累積サイクル数に「＋１」が行われる（Ｓ
５）。 【００２８】一方、ステップＳ２において、否定的な判
別結果が得られると、書き込み回路２によるスペアロー
デコーダ５の所定のレジスタに対するローアドレスの書
き込み動作が行われる。その結果、スペアローデコーダ
５のローアドレスが書き込まれたレジスタ出力がハイレ
ベルとなる。これにより、ノア回路ＮＯＲ1 の出力はハ
イレベルからローレベルに切り換わり、各アンド回路Ａ
ＮＤ1 〜ＡＮＤN の他方の入力に入力される。このた
め、各アンド回路ＡＮＤ1 〜ＡＮＤN は不活性状態とな
り、正規ローデコーダ４を介してのメモリアレイ部１の
正規メモリ部１１の所定のワード線Ｗ1〜Ｗｎに対する
アクセスは行われない。すなわち、ワード線が切り離さ
れて、ローアドレスが書き込まれたレジスタに接続され
る冗長ワード線に切り換えられる（Ｓ６）。以降、累積
サイクル数が限界値に達したワード線に代えて、切り換
えられた冗長ワード線に対して、ワード線セクタ消去、
データ書き換え、読み出し、並びに累積サイクル数の書
き込みおよび読み出しが行われる。 【００２９】以上説明したように、本実施例によれば、
ワード線セクタ消去を行うフラッシュＥＥＰＲＯＭにお
いて、メモリアレイ部１の正規メモリ部１１のビット線
に並列に不揮発性メモリが接続された補助ビット線を設
け、この不揮発性メモリに各ワード線毎の累積書き換え
・消去サイクル数を記録し、さらに記録された累積サイ
クル数からそのセクタのサイクル数が限界値に達したか
否かの判別を行い、達している場合にはそのワード線を
冗長ワード線に切り換えるようにしたので、ある特定の
累積サイクル数が限界値に達したことを知ることがで
き、これにより、メモリアレイの使用状況等を把握で
き、アクセスを平均的に行うような態様が可能となる。
また、冗長部を有していることから、ある特定の累積サ
イクル数が限界値に達したとしても、メモリの寿命を延
ばすことができる。その結果、メモリ全体として信頼性
の大幅な向上を図れる利点がある。 【００３０】 【発明の効果】以上説明したように、本発明によれば、
ある特定の累積サイクル数が限界値に達したことを知る
ことができる。これにより、メモリアレイの使用状況等
を把握でき、アクセスを平均的に行うような態様が可能
となる。また、冗長部を有していることから、ある特定
の累積サイクル数が限界値に達したとしても、メモリの
寿命を延ばすことができる。その結果、メモリ全体とし
て信頼性の大幅な向上を図れる利点がある。
【図面の簡単な説明】
【図１】本発明に係る不揮発性記憶装置の一実施例を示
すブロック図である。 【図２】図１のメモリアレイ部の構成例を示す図であ
る。 【図３】図１の装置の動作を説明するためのフローチャ
ートである。 【図４】ＮＯＲ型フラッシュＥＥＰＲＯＭにおけるワー
ド線セクタ消去時のバイアス条件を示す回路図である。 【図５】ＤＩＮＯＲ型フラッシュＥＥＰＲＯＭにおける
ワード線セクタ消去時のバイアス条件を示す回路図であ
る。 【図６】ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおけるワ
ード線セクタ消去時のバイアス条件を示す回路図であ
る。 【符号の説明】 １…メモリアレイ部 １１…正規メモリ部 １２…冗長メモリ部 １３…補助ビットメモリ部 ２…読み出し／書き込み回路 ３…書き込み回路 ４…正規ローデコーダ ５…スペアローデコーダ ６…カラムデコーダ ＮＯＲ1 …ノア回路 ＡＮＤ1 〜ＡＮＤN …アンド回路
すブロック図である。 【図２】図１のメモリアレイ部の構成例を示す図であ
る。 【図３】図１の装置の動作を説明するためのフローチャ
ートである。 【図４】ＮＯＲ型フラッシュＥＥＰＲＯＭにおけるワー
ド線セクタ消去時のバイアス条件を示す回路図である。 【図５】ＤＩＮＯＲ型フラッシュＥＥＰＲＯＭにおける
ワード線セクタ消去時のバイアス条件を示す回路図であ
る。 【図６】ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおけるワ
ード線セクタ消去時のバイアス条件を示す回路図であ
る。 【符号の説明】 １…メモリアレイ部 １１…正規メモリ部 １２…冗長メモリ部 １３…補助ビットメモリ部 ２…読み出し／書き込み回路 ３…書き込み回路 ４…正規ローデコーダ ５…スペアローデコーダ ６…カラムデコーダ ＮＯＲ1 …ノア回路 ＡＮＤ1 〜ＡＮＤN …アンド回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−274894（ＪＰ，Ａ)
特開 昭63−292496（ＪＰ，Ａ)
特開 昭63−200398（ＪＰ，Ａ)
特開 昭62−283497（ＪＰ，Ａ)
特開 平５−258585（ＪＰ，Ａ)
特開 平５−314780（ＪＰ，Ａ)
特開 平４−276391（ＪＰ，Ａ)
特開 平５−326980（ＪＰ，Ａ)
特開 平５−128882（ＪＰ，Ａ)
特開 平５−46488（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 16/00 - 16/34
G11C 29/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ワード線セクタ消去を行う半導体不揮発
性記憶装置であって、各ワード線毎に設けられた補助ビット線と、補助ビット
線に接続された不揮発性メモリとからなり、 各ワード線
毎に、書き換え・消去サイクル数を記録する記録部を設
け、上記記録部に、書き換え・消去サイクル毎に各ワー
ド線の累積サイクル数を記録し、さらに、 メモリセルが並列的に接続された少なくとも１本の冗長
ワード線と、 上記記録部に記録された各ワード線の累積サイクル数が
あらかじめ設定した値に達した場合に、そのワード線を
切り離して冗長ワード線に切り換える回路とを有する 半
導体不揮発性記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709394A JP3525472B2 (ja) | 1994-01-26 | 1994-01-26 | 半導体不揮発性記憶装置 |
| US08/375,700 US5561632A (en) | 1994-01-26 | 1995-01-20 | Nonvolatile semiconductor flash memory |
| KR1019950000995A KR950034271A (ko) | 1994-01-26 | 1995-01-20 | 비휘발성 반도체 플래쉬 메모리 |
| US08/661,351 US5654922A (en) | 1994-01-26 | 1996-06-11 | Nonvolatile semiconductor flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709394A JP3525472B2 (ja) | 1994-01-26 | 1994-01-26 | 半導体不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07220486A JPH07220486A (ja) | 1995-08-18 |
| JP3525472B2 true JP3525472B2 (ja) | 2004-05-10 |
Family
ID=11656471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP709394A Expired - Fee Related JP3525472B2 (ja) | 1994-01-26 | 1994-01-26 | 半導体不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525472B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4932427B2 (ja) * | 2006-10-20 | 2012-05-16 | 株式会社日立製作所 | 記憶装置及び記憶方法 |
-
1994
- 1994-01-26 JP JP709394A patent/JP3525472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07220486A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489958B2 (ja) | 不揮発性半導体記憶装置 | |
| US8760957B2 (en) | Non-volatile memory and method having a memory array with a high-speed, short bit-line portion | |
| KR100253851B1 (ko) | 반도체 메모리 장치 | |
| KR100593652B1 (ko) | 소거 동작 정보를 기억하는 불휘발성 메모리 | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| JP3137993B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS62120700A (ja) | 半導体記憶装置 | |
| KR970051349A (ko) | 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법 | |
| JP2870328B2 (ja) | 不揮発性半導体記憶装置 | |
| KR950008674B1 (ko) | 불휘발성 반도체 기억장치 및 그의 데이타소거방법 | |
| KR100370890B1 (ko) | 불휘발성반도체메모리장치 | |
| JP3443998B2 (ja) | 半導体不揮発性記憶装置 | |
| US5561632A (en) | Nonvolatile semiconductor flash memory | |
| US20100046293A1 (en) | Memory cell block of nonvolatile memory device and method of managing supplementary information | |
| JP3525472B2 (ja) | 半導体不揮発性記憶装置 | |
| JPH07240098A (ja) | 半導体不揮発性記憶装置 | |
| US6839818B2 (en) | Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed | |
| KR100732633B1 (ko) | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 | |
| JPH07334991A (ja) | 半導体不揮発性記憶装置 | |
| JPH09180496A (ja) | 半導体記憶装置 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP3544731B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2007188547A (ja) | 不揮発性半導体記憶装置 | |
| JP3219069B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3267320B2 (ja) | 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |