KR970051349A - 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법 - Google Patents

비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법 Download PDF

Info

Publication number
KR970051349A
KR970051349A KR1019960062968A KR19960062968A KR970051349A KR 970051349 A KR970051349 A KR 970051349A KR 1019960062968 A KR1019960062968 A KR 1019960062968A KR 19960062968 A KR19960062968 A KR 19960062968A KR 970051349 A KR970051349 A KR 970051349A
Authority
KR
South Korea
Prior art keywords
voltage
memory cell
memory
line
nonvolatile semiconductor
Prior art date
Application number
KR1019960062968A
Other languages
English (en)
Other versions
KR100273627B1 (ko
Inventor
히로유키 고바타케
Original Assignee
가네코 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네코 히사시
Publication of KR970051349A publication Critical patent/KR970051349A/ko
Application granted granted Critical
Publication of KR100273627B1 publication Critical patent/KR100273627B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

비휘발성 부동 게이트 메모리셀 어레이서, 메모리셀은 그 임게 전압이 거의 0전압이 되거나 심지어 약간 부극성이 될 정도로 과소거(over-srase)될 수 있다. 과소거된 셀을 보정하고 그 임계 전압을 정상 레벨로 상승시키기 위해, 비휘발성 메모리는, 메모리셀 어레이의 비트선에 프로그래밍 전압(약 5V)을 인가하고 메모리셀 어레이의 워드선에 더 낮은 전압(약2V)을 인가하는 제어 회로를 포함한다. 정상셀이 영향을 받지 않도록 상기 더 낮은 전압은 정상셀에서의 임계 전압(예컨대 3V)보다 낮게 선택된다. 그러나, 과소거된 상태의 셀은 상기 더 낮은 임계 전압에 의해 활성 상태가 되어 도통되기 시작할 것이다. 과소거된 메모리셀에는 채널 전류가 흐르고, 이 채널 전류가 메모리셀의 부동 게이트로 흐름에 의해 유발된 채널 열전자는 메모리셀의 임계 전압 (VTM)을 정상 레벨로 상승시킨다.
대표도 : 제1도

Description

비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 과소거된 셀 보정 구조 및 방법을 실현하는 예시적이 ㄴ비휘발성 반도체 메모리의 블록도.

Claims (20)

  1. 행과 열 방향으로 배열된 다수의 메모리셀과; 상기 메모리셀을 열방향으로 접속시키는 다수의 제1의 선과; 상기 메모리셀을 행방향으로 접속시키는 다수의 제2의 선과; 상기 메모리셀에 기록된 데이터를 소거하는 소거 회로 및; 상기 다수의 제2의 선에 제1전압을 인가하고 상기 다수의 제1의 선을 상기 제1의 선이 판독될때 설정되는 전압보다 낮은 제2전압으로 바이어싱하는 제어기를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 제어기는 과소거된 메모리셀을 검출하는 수단을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  3. 제2항에 있어서, 상기 제어기는 전압을 인가하기 전게 과소거된 메모리셀을 검출하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  4. 제2항에 있어서, 상기 제어기는 상기 과소거된 메모리셀을 검출하기 전에 상기 과소거된 메모리셀에 전압을 인가하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  5. 제1항에 있어서, 상기 제어기는, 상기 메모리셀을 다수이 소정 부분으로 분활하고, 상기 메모리셀의 상기 다수의 소정 부분중 제1의 소정 부분에 전압을 상기 메모리셀의 상기 다수의 소정 부분중 제2의 소정부분에 상기 전압을 인가하기 전에 인가하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  6. 제1항에 있어서, 상기 다수의 메모리셀은 각각 부동 게이트를 갖는 전기적으로 기록 및 소거 가능한 메모리셀을 포함하고, 상기 메모리는, 어드레스 신호를 입력으로 가지고 상기 제1의 선을 선택하는 X-디코더와; 상기 어드레스 신호를 입력으로 가지고 상기 제2의 선을 선택하는 Y-디코더와; 상기 메모리셀에 저장된 데이터를 판톡하는 감지 증폭기 및 ; 입력 데이터에 따라 상기 메모리셀에 데이터를 기록하는 기록 회로를 포함하는데, 상기 제1전압은 약 1볼트인 것을 특징으로 하는 비휘발성 반도체 메모리.
  7. 제1항에 있어서, 상기 제1의 선은 워드선을 포함하고 상기 제2의 선은 비트선을 포함하며, 상기 제2전압은 약 2볼트인 것을 특징으로 하는 비휘발성 반도체 메모리.
  8. 제1항에 있어서, 상기 비휘발성 반도체 메모리는 칩상의 중앙 처리 유닛을 갖는 침에서 실현되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  9. 제1항에 있어서, 상기 비휘발성 반도체 메모리는 외부 중앙 처리 유닛을 갖는 침에서 실현되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  10. 제1항에 있어서, 상기 다수의 제2의 선 모두에 소정 전압을 인가하고, 상기 메모리셀 어레이를 상기 제2의 선방향으로 다수의 블록으로 분할하고, 상기 제1의 선이 동시에 판독될 때 설정되는 전압보다 낮게 상기 제1의 선을 순차적으로 바이어싱하고, 상기 블록내에 존재하는 과소거 상태의 메모리셀을 상기 블록 단위로 복원하는 수단을 더 포함하는 것윽 특징으로 하는 비휘발성 반도체 메모리.
  11. 제1과 제2방향으로 배열된 다수의 메모리셀을 포함하는 메모리 셀 어레이와; 상기 메모리셀을 제1방향으로 접속시키는 다수의 제1의 선과; 상기 메모리셀을 제2방향으로 접속시키는 다수의 제2의 선 및; 과소거 상태의 메모리셀의 임계 전압(VTM)이 과소거되지 않은 메모리셀의 임계 전압으로 상승되도록, 상기 다수의 제2의 선에 제1전압을 인가하고 상기 다수의 제1의 선을 제2전압으로 바이어싱하는 제어기를 포함하는데, 상기 제2전압은 제1의 선을 판독하는데 사용된 전압보다 낮은 것을 특징으로 하는 비휘발성 반도체 메모리.
  12. 제11항에 있어서, 상기 제1의 선은 워드선을 포함하고 상기 제2의 선은 비트선을 포함하며, 어드레스 신호를 입력 신호로 가지고 상기 워드선을 선택하는 X-디코더와; 어드레스 신호를 입력 신호로 가지고 상기 비트선을 선택하는 Y-디코더와; 상기 메모리셀에 저장된 데이터를 판톡하는 감지 증폭기와 ; 입력 데이터에 따라 상기 메모리셀에 데이터를 기록하는 기록 회로 및; 상기 메모리셀에 기록된 데이터를 소거하는 소거 휘로를 더 포함하는데, 상기 제1전압은 약 3 내지 8볼트의 범위에 있는 특징으로 하는 비휘발성 반도체 메모리.
  13. 제11항에 있어서, 상기 제2전압은 약 0 내지 3볼트의 범위에 있는 것을 특징으로 하는 비휘발성 반도체 메모리.
  14. 메모리셀 어레이에서 과소거된 메모리셀의 임계 전압을 상승시키는 방법에 있어서, 상기 메모리셀 어레이의 다수의 제1의 선에 제1전압을 인가하는 단계 및 ; 상기 메모리셀 어레이의 다수의 제2의 선에 과소거되지 않은 상태의 메모리셀의 임계 전압보다 낮은 제2전압을 인가하는 단계를 포함하는 것을 특징으로 하는 과소거된 메모리셀의 임계 전압 상습 방법.
  15. 제14항에 있어서, 상기 제1전압은 약 3 내지 8볼트의 범위에 있는 것을 특징으로 하는 과소거된 메모리셀의 임계 전압 상습 방법.
  16. 제14항에 있어서, 상기 제2전압은 약 0 내지 3볼트의 범위에 있는 것을 특징으로 과소거된 메모리셀의 임계 전압 상습 방법.
  17. 제14항에 있어서, 상기 제1전압은 약 3 내지 8볼트의 범위에 있으며, 상기 제2전압은 약 0 내지 3볼트의 범위에 있는 것을 특징으로 과소거된 메모리셀의 임계 전압 상습 방법.
  18. 제14항에 있어서, 상기 제1전압을 인가하는 단계와 상기 제2전압을 인가하는 단계 이전에, 상기 메모리셀 어레이에 과소거된 셀이 존재하는지의 여부를 결정하지 단계를 더 포함하는 것을 특징으로 하는 과소거된 메모리셀의 임계 전압 상승 방법.
  19. 제14항에 있어서, 상기 제1전압을 인가하는 단계와 상기 제2전압을 인가하는 단계는, 상기 메모리셀 어레이에 과소거된 셀이 존재하는지의 여부를 결정하지 않고 제1전압과 제2전압을 인가하는 것을 특징으로 하는 과소거된 메모리셀의 임계 전압 상승 방법.
  20. 제14항에 있어서, 상기 제2의 선을 제1부분과 제1부분으로 분할하는 단계와; 상기 제2의 선의 상기 제1부분에 소정의 시간 기간 동안 상기 제2전압을 인가하는 단계 및; 상기 제2의 선의 상기 제2부분에 또다른 소정의 시간 기간 동안 상기 제2전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 과소거된 메모리셀의 임계 전압 상승 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960062968A 1995-12-08 1996-12-09 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법 KR100273627B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34587695A JP2982676B2 (ja) 1995-12-08 1995-12-08 不揮発性半導体記憶装置の過消去救済方法
JP95-345876 1995-12-08

Publications (2)

Publication Number Publication Date
KR970051349A true KR970051349A (ko) 1997-07-29
KR100273627B1 KR100273627B1 (ko) 2001-01-15

Family

ID=18379595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062968A KR100273627B1 (ko) 1995-12-08 1996-12-09 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법

Country Status (4)

Country Link
US (1) US5844847A (ko)
EP (1) EP0778583A3 (ko)
JP (1) JP2982676B2 (ko)
KR (1) KR100273627B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495655B1 (ko) * 1997-11-25 2005-09-20 삼성전자주식회사 반도체메모리장치및그장치의오버소거검증방법
US7405975B2 (en) 2005-12-13 2008-07-29 Kabushiki Kaisha Toshiba Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5901090A (en) * 1998-05-27 1999-05-04 Advanced Micro Devices Method for erasing flash electrically erasable programmable read-only memory (EEPROM)
US6052310A (en) * 1998-08-12 2000-04-18 Advanced Micro Devices Method for tightening erase threshold voltage distribution in flash electrically erasable programmable read-only memory (EEPROM)
JP4550206B2 (ja) * 1999-02-19 2010-09-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の駆動方法
US6172909B1 (en) * 1999-08-09 2001-01-09 Advanced Micro Devices, Inc. Ramped gate technique for soft programming to tighten the Vt distribution
JP4870876B2 (ja) * 2000-04-24 2012-02-08 三星電子株式会社 不揮発性半導体メモリ装置の消去方法
US6563741B2 (en) * 2001-01-30 2003-05-13 Micron Technology, Inc. Flash memory device and method of erasing
US6977850B2 (en) * 2001-12-27 2005-12-20 Kabushiki Kaisha Toshiba Semiconductor device having switch circuit to supply voltage
US6950348B2 (en) 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories
JP2007149291A (ja) 2005-11-30 2007-06-14 Sharp Corp 不揮発性半導体記憶装置及び書き込み方法
KR100781977B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
US8081520B2 (en) * 2010-02-03 2011-12-20 Elite Semiconductor Memory Technology Inc. Over erase correction method of flash memory apparatus
US8976589B2 (en) * 2013-03-14 2015-03-10 Kabushiki Kaisha Toshiba Storage device
CN113409853B (zh) * 2021-05-21 2023-08-25 芯天下技术股份有限公司 减少掉电后读错误几率的方法、装置、存储介质和终端
CN114758689A (zh) * 2022-04-08 2022-07-15 珠海博雅科技股份有限公司 用于非易失性存储器的擦除方法和上电修复方法
CN115312108B (zh) * 2022-09-30 2022-12-16 芯天下技术股份有限公司 一种存储芯片的读写方法、电子设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638654B2 (ja) * 1990-02-06 1997-08-06 三菱電機株式会社 半導体不揮発性記憶装置
JPH04153999A (ja) * 1990-10-15 1992-05-27 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH04222994A (ja) * 1990-12-26 1992-08-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5272669A (en) * 1991-02-20 1993-12-21 Sundisk Corporation Method and structure for programming floating gate memory cells
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
US5233562A (en) * 1991-12-30 1993-08-03 Intel Corporation Methods of repairing field-effect memory cells in an electrically erasable and electrically programmable memory device
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
JPH05314783A (ja) 1992-05-13 1993-11-26 Sony Corp 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置
KR100296850B1 (ko) * 1992-05-28 2001-10-24 썬 마이크로시스템즈, 인코포레이티드 캐시램용다수의뱅크열용장성초기화제어기
JP3206236B2 (ja) * 1993-08-19 2001-09-10 松下電器産業株式会社 半導体記憶装置の消去方法
US5424993A (en) * 1993-11-15 1995-06-13 Micron Technology, Inc. Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device
JPH07182877A (ja) * 1993-12-22 1995-07-21 Nec Corp 不揮発性半導体記憶装置のデータ消去方法
JP2993358B2 (ja) * 1994-03-11 1999-12-20 日本電気株式会社 不揮発性半導体記憶装置の動作方法
JPH08249895A (ja) * 1995-03-10 1996-09-27 Nec Corp 不輝発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495655B1 (ko) * 1997-11-25 2005-09-20 삼성전자주식회사 반도체메모리장치및그장치의오버소거검증방법
US7405975B2 (en) 2005-12-13 2008-07-29 Kabushiki Kaisha Toshiba Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device
KR100873539B1 (ko) * 2005-12-13 2008-12-11 가부시끼가이샤 도시바 비휘발성 반도체 메모리 장치의 임계값 판독 방법 및비휘발성 반도체 메모리 장치

Also Published As

Publication number Publication date
JP2982676B2 (ja) 1999-11-29
EP0778583A2 (en) 1997-06-11
EP0778583A3 (en) 2001-01-17
KR100273627B1 (ko) 2001-01-15
JPH09161490A (ja) 1997-06-20
US5844847A (en) 1998-12-01

Similar Documents

Publication Publication Date Title
KR100596083B1 (ko) Ｎａｎｄ형 불휘발성 메모리
EP1620860B1 (en) Memory with uniform read and verification threshold
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
EP0698891A1 (en) Testing a non-volatile memory
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR960006084A (ko) 불휘발성 반도체 기억장치와 그 소거방법
US6118702A (en) Source bias compensation for page mode read operation in a flash memory device
KR100476928B1 (ko) 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이
KR100648121B1 (ko) 불휘발성 반도체 기억 장치 및 그 제어 방법
KR19990006395A (ko) 비휘발성 반도체 기억 장치
KR100281668B1 (ko) 멀티레벨정보를저장할수있는메모리셀을구비한비휘발성반도체메모리장치및데이터기입방법
JP3137993B2 (ja) 不揮発性半導体記憶装置
JP3845051B2 (ja) 不揮発性半導体メモリ
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
KR100297669B1 (ko) 모든메모리셀에대해소거베리파이동작이일괄적으로정확히행해질수있는반도체기억장치
KR100290106B1 (ko) 메모리 디바이스
US6108263A (en) Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
KR960030428A (ko) 반도체 비휘발성 기억장치
JP4672673B2 (ja) 半導体装置および半導体装置の制御方法
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
EP0713223A1 (en) Bit line sensing in a memory array
KR100732633B1 (ko) 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치
JP2007188547A (ja) 不揮発性半導体記憶装置
JP2000243094A (ja) 不揮発性半導体記憶装置およびそのプログラミング方法
JPH0644791A (ja) 不揮発性半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee