JP2005078685A - 不揮発性半導体記憶装置及びその制御方法 - Google Patents
不揮発性半導体記憶装置及びその制御方法 Download PDFInfo
- Publication number
- JP2005078685A JP2005078685A JP2003305748A JP2003305748A JP2005078685A JP 2005078685 A JP2005078685 A JP 2005078685A JP 2003305748 A JP2003305748 A JP 2003305748A JP 2003305748 A JP2003305748 A JP 2003305748A JP 2005078685 A JP2005078685 A JP 2005078685A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- impurity region
- word line
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 27
- 239000012535 impurity Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 230000002265 prevention Effects 0.000 claims description 39
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000010893 electron trap Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000037430 deletion Effects 0.000 abstract 1
- 238000012217 deletion Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Abstract
【解決手段】 マトリックス状に配列された複数のメモリセル60と、複数のワード線10と、複数のビット線20と、複数のソース線30とを有するメモリセルアレイ40と、前記複数のワード線10をコントロールするワード線コントロール回路100と、前記複数のビット線20及び前記複数のソース線30をコントロールするラインコントロール回路200と、を含み、メモリセル60は、ワード線10に接続されるゲート電極62と、第1不純物領域fdと、第2不純物領域sdと、前記ゲート電極62とサブストレート63の間であって前記第1不純物領域fd側及び前記第2不純物領域sd側のうち少なくとも第1不純物領域fd側に形成される電子のトラップ領域trとを有し、前記ワード線コントロール回路100は、選択メモリセルに対して書き込み動作を行う際に、前記選択メモリセルに接続される選択ワード線に選択電圧を供給し、非選択ワード線に誤消去防止電圧を供給する。
【選択図】 図2
Description
図1を用いて一般動作を説明する。図1はメモリセルの断面図であり、メモリセルは符号60で示されている。符号61は窒化膜(広義には誘電体膜)を示す。符号trはトラップ領域を示す。符号62はゲート電極を示す。符号fdは第1不純物領域を示す。符号sdは第2不純物領域を示す。符号63は、サブストレートを示す。符号IDSは、第1不純物領域fdと第2不純物領域sdとの間のチャネル領域に流れる電流を示す。以下の図において、同符号のものは同様の意味を示す。
図2に、不揮発性半導体記憶装置1000の構成を示す。不揮発性半導体記憶装置1000は、ワード線コントロール回路100、ラインコントロール回路200及び電源回路50を含む。ワード線コントロール回路100には、行方向Xに沿って配設された複数のワード線10が接続されている。ラインコントロール回路200には、列方向Yに沿って配設された複数のビット線20及び複数のソース線30が接続されている。符号40はメモリセルアレイを示し、メモリセルアレイ40は、マトリックス状に配列された図1の複数のメモリセル60を含む。
図4を用いて本実施形態の動作を説明する。図4はメモリセルアレイ40の1ブロックを示す。符号WL1〜4はそれぞれワード線10を示し、符号BL1〜4はそれぞれビット線20を示す。また、符号SL1〜4はそれぞれソース線30を示し、符号m1−1〜7はメモリセル60を示す。なお、図5は各動作時(書き込み時、消去時、リード時)におけるワード線、ビット線及びソース線への印加電圧を示す。
ワード線コントロール回路100は、メモリセルm1−1を選択するためにワード線WL1に選択電圧(例えば図5では11V)を供給する。ブロック内のその他の各ワード線WL2〜4には誤消去防止電圧(例えば図5では0.5V)を供給する。ラインコントロール回路200は、メモリセルm1−1に接続されているビット線BL1に書き込み選択電圧(例えば図5では5.5V)を供給する。また、ラインコントロール回路200は、メモリセルm1−1に接続されているソース線SL1に書き込みソース電圧(例えば図5では0V)を供給する。さらに、ラインコントロール回路200は、ブロック内の各ビット線BL2〜4及び各ソース線SL2〜4を接地電位に設定する。別の手法として、各ビット線BL2〜4または各ソース線SL2〜4の少なくともいずれか一方をフローティング状態に設定しても良い。
次に消去動作について説明する。本実施形態では、メモリセル60内の窒化膜61から電子を抜き去る動作を消去動作と呼んでいる。ワード線WL1〜4には消去選択電圧(例えば図5では0V)が供給される。ビット線BL1〜4には、消去電圧(例えば図5では8V)が供給される。ソース線SL1〜4は、フローティング状態に設定されているが、接地電位に設定しても良い。
次にリード動作について説明する。メモリセルm1−1(選択メモリセル)のゲート電極62と接続されているワード線WL1に、読み出し選択電圧(例えば図5では3V)が供給される。残りの各ワード線WL2〜4には非選択電圧(例えば図5では0V)が供給される。各ビット線BL1〜4は接地電位に設定される。別の手法として、各ビット線BL1〜4をフローティング状態に設定しても良い。また、選択メモリセルに接続されているソース線SL1には、読み出し電圧(例えば図5では2V)が供給され、残りのソース線SL2〜4は接地電位に設定される。別の手法としてソース線SL2〜4をフローティング状態に設定しても良い。
まず、図6を用いて従来例を説明する。図6は従来例のメモリセルアレイの1部を示す。各符号m2−1〜3はメモリセルを示す。メモリセルm2−1〜3の各ゲート電極62にはワード線WL1〜3がそれぞれ接続されている。各メモリセルm2−1〜3の第1不純物領域fd、第2不純物領域sdには、それぞれ、ビット線BL1、ソース線SL1が接続されている。
次に図8を参照しながら誤消去防止電圧の値について説明する。図8のグラフは、一つのメモリセルに対して、徐々に書き込み動作をしていき、十分に電子を書き込んだあと、消去動作を徐々に行ったときの曲線群である。それぞれの曲線は、単位時間(約1μ秒間)だけ書き込み動作又は消去動作が行われたメモリセルに対して、ゲート電極62への印加電圧VGの変化毎に第1不純物領域fd及び第2不純物領域sdの間に流れる電流IDSを計測したものである。曲線L1は、書き込み動作及び消去動作が全く行われていない初期の状態のVG/IDS曲線である。つまり、窒化膜61にどの程度の電子がトラップされているかは、未知の状態である。
図9は、本実施形態の第1の変形例におけるメモリセルアレイの回路図を示す。符号m3−1〜3はメモリセル60を示す。
図11は本実施形態に係る詳細な一例を示す。符号2000は不揮発性記憶装置を示す。符号110はワード線ドライバを示し、符号210はラインドライバを示す。符号220はラインセレクタを示し、符号230は書き込みドライバを示す。符号240は入力バッファを示し、符号250はセンスアンプを示す。符号260は出力バッファを示し、符号300はアドレスバッファを示す。
書き込み動作時、外部から不揮発性記憶装置2000へ、アドレス情報及び入力データが供給される。供給されたアドレス情報は、アドレスバッファ300にバッファリングされる。バッファリングされたアドレス情報はワード線コントロール回路100及びラインコントロール回路200へ供給される。また、供給された入力データはラインコントロール回路200内の入力バッファ240にバッファリングされる。バッファリングされた入力データは書き込みドライバ230へ供給される。
消去動作時は、ブロック内一括消去が行われる。ワード線コントロール回路100により、ブロック内のワード線には消去選択電圧(例えば0V)が供給される。ラインコントロール回路により、ブロック内のソビット線へ消去電圧(例えば8V)が供給される。ブロック内の各ソース線30は接地電位に設定される。別の手法として、各ソース線30をフローティング状態に設定することもできる。このような電圧印加状態に設定されることで、消去動作が可能となる。
リード動作時は、外部から不揮発性記憶装置2000へ、アドレス情報が供給される。書き込み動作時と同様に、アドレス情報はワード線コントロール回路100及びラインコントロール回路200へ供給される。ワード線コントロール回路100は、供給されたアドレス情報をもとに、ワード線ドライバ110を制御する。ワード線ドライバ110は、メモリセルアレイ40に配設されている各ワード線の中から所望のワード線を選び、該ワード線へ読み出し選択電圧(例えば3V)を供給する。ワード線ドライバ110は、その他の各ワード線へ非選択電圧(例えば0V)を供給する。その他の各ワード線は接地電位または、フローティング状態に設定されてもよい。
Claims (12)
- マトリックス状に配列された複数のメモリセルと、複数のワード線と、複数のビット線と、複数のソース線とを有するメモリセルアレイと、
前記複数のワード線をコントロールするワード線コントロール回路と、
前記複数のビット線及び前記複数のソース線をコントロールするラインコントロール回路と、
を含み、
前記複数のメモリセルの各々は、ワード線に接続されるゲート電極と、ビット線に接続される第1不純物領域と、ソース線に接続される第2不純物領域と、前記ゲート電極とサブストレートの間であって前記第1不純物領域側及び前記第2不純物領域側のうち少なくとも第1不純物領域側に形成される電子のトラップ領域とを有し、
前記ワード線コントロール回路は、選択メモリセルに対して書き込み動作を行う際に、前記選択メモリセルに接続される選択ワード線に選択電圧を供給し、前記選択メモリセルと接続されているビット線に共通接続されている非選択メモリセルに接続される非選択ワード線に誤消去防止電圧を供給することを特徴とする不揮発性半導体記憶装置。 - 請求項1において、
前記ワード線コントロール回路は、前記選択電圧より低い正の電圧を前記誤消去防止電圧として供給することを特徴とする不揮発性半導体記憶装置。 - 請求項1または2において、
前記ワード線コントロール回路は、書き込み動作が行われたメモリセルのゲート閾値電圧よりも低い電圧を前記誤消去防止電圧として供給することを特徴とする不揮発性半導体記憶装置。 - 請求項1乃至3のいずれかにおいて、
前記ワード線コントロール回路は、消去動作が行われたメモリセルのゲート閾値電圧よりも低い電圧を前記誤消去防止電圧として供給することを特徴とする不揮発性半導体記憶装置。 - 請求項1乃至4のいずれかにおいて、
前記選択メモリセルに対して消去動作が行われる際、前記ワード線コントロール回路は前記選択メモリセルに接続されるワード線に前記誤消去防止電圧より低い消去電圧を供給することを特徴とする不揮発性半導体記憶装置。 - 請求項1乃至5のいずれかにおいて、
前記トラップ領域は、第1の酸化膜と第2の酸化膜の間に設けられた窒化膜に形成されることを特徴とする不揮発性半導体記憶装置。 - 請求項1乃至5のいずれかにおいて、
前記トラップ領域は、第1の酸化膜と第2の酸化膜の間に設けられたシリコンドット領域に形成されることを特徴とする不揮発性半導体記憶装置。 - マトリックス状に配列された複数のメモリセルと、複数のワード線と、複数のビット線と、複数のソース線とを有するメモリセルアレイを含む不揮発性半導体記憶装置の制御方法であって、
前記複数のメモリセルの各々は、ワード線に接続されるゲート電極と、ビット線に接続される第1不純物領域と、ソース線に接続される第2不純物領域と、前記ゲート電極とサブストレートの間であって前記第1不純物領域側及び前記第2不純物領域側のうち少なくとも第1不純物領域側に形成される電子のトラップ領域とを有し、
選択メモリセルに対して書き込み動作を行う際、選択メモリセルの前記ゲート電極に選択電圧を供給し、前記選択メモリセルと接続されているビット線に共通接続されている非選択メモリセルのゲート電極に誤消去防止電圧を供給することを特徴とする制御方法。 - 請求項8において、
前記選択電圧より低い正の電圧を前記誤消去防止電圧として供給することを特徴とする制御方法。 - 請求項8または9において、
書き込み動作が行われたメモリセルのゲート閾値電圧よりも低い電圧を、前記誤消去防止電圧として供給することを特徴とする制御方法。 - 請求項8乃至10のいずれかにおいて、
消去動作が行われたメモリセルのゲート閾値電圧よりも低い電圧を前記誤消去防止電圧として供給することを特徴とする制御方法。 - 請求項8乃至11のいずれかにおいて、
前記選択メモリセルに対して消去動作を行う際、前記選択メモリセルに接続されたワード線に前記誤消去防止電圧より低い消去電圧を供給することを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305748A JP3767588B2 (ja) | 2003-08-29 | 2003-08-29 | 不揮発性半導体記憶装置及びその制御方法 |
US10/915,363 US7031194B2 (en) | 2003-08-29 | 2004-08-11 | Nonvolatile semiconductor memory and method for controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305748A JP3767588B2 (ja) | 2003-08-29 | 2003-08-29 | 不揮発性半導体記憶装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005078685A true JP2005078685A (ja) | 2005-03-24 |
JP3767588B2 JP3767588B2 (ja) | 2006-04-19 |
Family
ID=34372422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305748A Expired - Fee Related JP3767588B2 (ja) | 2003-08-29 | 2003-08-29 | 不揮発性半導体記憶装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7031194B2 (ja) |
JP (1) | JP3767588B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162469A (ja) * | 2015-02-27 | 2016-09-05 | セイコーエプソン株式会社 | 半導体集積回路装置及び電子機器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100576357C (zh) * | 2006-12-21 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 减小存储单元写入扰乱的方法 |
US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
US8867278B2 (en) * | 2011-02-28 | 2014-10-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device |
CN102509727B (zh) * | 2011-12-02 | 2014-04-09 | 清华大学 | 陷阱电荷俘获型快闪存储器阵列结构及其操作方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3448051B2 (ja) * | 1990-03-31 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5357462A (en) * | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
US5592415A (en) * | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
JPH07161851A (ja) | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
US5408115A (en) | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
US5422504A (en) | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
US5969383A (en) | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
JP4810712B2 (ja) | 1997-11-05 | 2011-11-09 | ソニー株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
JP2978477B1 (ja) | 1998-06-12 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
JP2000138300A (ja) | 1998-10-30 | 2000-05-16 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
US6081456A (en) | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
US6044022A (en) | 1999-02-26 | 2000-03-28 | Tower Semiconductor Ltd. | Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays |
JP3973819B2 (ja) | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JP2001024075A (ja) | 1999-07-13 | 2001-01-26 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
US6255166B1 (en) | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
JP2001101880A (ja) | 1999-09-30 | 2001-04-13 | Sony Corp | 不揮発性半導体記憶装置の書き込み方法 |
US6177318B1 (en) | 1999-10-18 | 2001-01-23 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate monos transistor |
US6248633B1 (en) | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
US6331952B1 (en) | 2000-02-16 | 2001-12-18 | Advanced Micro Devices, Inc. | Positive gate erasure for non-volatile memory cells |
JP3802763B2 (ja) * | 2001-01-29 | 2006-07-26 | シャープ株式会社 | 不揮発性半導体メモリ装置およびその消去方法 |
JP4715024B2 (ja) | 2001-05-08 | 2011-07-06 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置のプログラム方法 |
JP2002334588A (ja) | 2001-05-11 | 2002-11-22 | Seiko Epson Corp | 不揮発性半導体記憶装置のプログラム方法 |
JP2003091998A (ja) | 2001-09-19 | 2003-03-28 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
-
2003
- 2003-08-29 JP JP2003305748A patent/JP3767588B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-11 US US10/915,363 patent/US7031194B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162469A (ja) * | 2015-02-27 | 2016-09-05 | セイコーエプソン株式会社 | 半導体集積回路装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3767588B2 (ja) | 2006-04-19 |
US20050068823A1 (en) | 2005-03-31 |
US7031194B2 (en) | 2006-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3977799B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009170077A (ja) | 半導体メモリ列デコーダデバイス及びその方法 | |
JP2002133885A (ja) | 不揮発性半導体記憶装置 | |
KR100746292B1 (ko) | 비휘발성 메모리 장치 | |
KR100960466B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
JP2010134992A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP5329815B2 (ja) | フラッシュメモリ装置 | |
JP2007026519A (ja) | 半導体装置 | |
KR20090026502A (ko) | 플래시 메모리 소자의 동작 방법 | |
JP2009094479A (ja) | 不揮発性メモリ装置及びその動作方法 | |
CN115249502A (zh) | Nor闪存阵列及其数据写入方法、读取方法及擦除方法 | |
JP5410665B2 (ja) | Nandメモリーアレイおよびnandフラッシュアレイ | |
US20150194217A1 (en) | Method of controlling memory array | |
JP3767588B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
JP4196191B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
US11978515B2 (en) | Semiconductor memory device and reading method | |
JP2011134416A (ja) | 不揮発性半導体記憶装置 | |
JP2010086628A (ja) | 不揮発性半導体記憶装置 | |
JP2008130182A (ja) | 不揮発性半導体記憶装置 | |
US20110235414A1 (en) | Semiconductor memory device | |
JP5814961B2 (ja) | 不揮発性半導体記憶装置 | |
KR100905868B1 (ko) | 플래시 메모리 소자의 동작 방법 | |
CN113345503B (zh) | 半导体存储装置以及读出方法 | |
KR100190014B1 (ko) | 불휘발성 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3767588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |