CN100576357C - 减小存储单元写入扰乱的方法 - Google Patents

减小存储单元写入扰乱的方法 Download PDF

Info

Publication number
CN100576357C
CN100576357C CN200610147709A CN200610147709A CN100576357C CN 100576357 C CN100576357 C CN 100576357C CN 200610147709 A CN200610147709 A CN 200610147709A CN 200610147709 A CN200610147709 A CN 200610147709A CN 100576357 C CN100576357 C CN 100576357C
Authority
CN
China
Prior art keywords
storage unit
write
disorder
voltage
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610147709A
Other languages
English (en)
Other versions
CN101206921A (zh
Inventor
缪威权
陈良成
钟灿
刘鉴常
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610147709A priority Critical patent/CN100576357C/zh
Priority to US11/875,822 priority patent/US7649771B2/en
Publication of CN101206921A publication Critical patent/CN101206921A/zh
Application granted granted Critical
Publication of CN100576357C publication Critical patent/CN100576357C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种减小存储单元写入扰乱的方法，包括以下步骤：寻找能保证存储单元正常写入的初始写入条件；挑选初始写入条件中的两个参数作为写入扰乱测试的变量；至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。通过本发明减小存储单元写入扰乱的方法使得存储单元写入操作时的写入扰乱最小，并且操作方便。

Description

减小存储单元写入扰乱的方法
技术领域
本发明涉及半导体存储单元，特别涉及减小存储单元写入扰乱的方法。
背景技术
非易失性(non-volatile)半导体存储器由包括字线和位线的存储单元阵列构成，通常场效应晶体管是存储单元的基本组成单元。字线连接晶体管的栅极，而位线连接晶体管的漏极。通过打开某一字线和位线，就能对于选定的存储单元(selected cell)进行写入操作。在实际应用中发现，当对于某一选定的存储单元进行写入操作时，其相邻的受同一字线控制的存储单元可能也会产生写入操作。这种现象被称为“写入扰乱”。
美国专利号为6469933的发明公开了一种减小存储单元写入扰乱的方法。对于共用字线的相邻存储单元，当存储单元阵列开始进行写入操作时，通过对于需要进行写入操作的存储单元上的位线加接地电压，而对于相邻的不需要进行写入操作的存储单元上的位线加高电压，从而形成互补位线以减小写入扰乱的影响。这种方法的本质是从对存储单元进行写入操作的过程进行控制这一角度来减小写入扰乱，因此不仅要控制需要进行写入操作的存储单元上的位线电压，还要额外控制相邻的不需要进行写入操作的存储单元上的位线电压，所以操作不方便。
发明内容
本发明解决的问题是解决现有技术中减小存储单元写入扰乱操作需要进行控制的地方较多，操作不方便的问题。
为解决上述问题，本发明提供一种减小存储单元写入扰乱的方法，包括以下步骤：
(1)寻找能保证存储单元正常写入的初始写入条件；
(2)挑选初始写入条件中的两个参数作为写入扰乱测试的变量；
(3)至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；
(4)根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
(5)应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
(11)测量存储单元中晶体管的阈值电压初始值；
(12)保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值对存储单元进行写入操作；
(13)再次测量存储单元中晶体管的阈值电压；
(14)判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
(15)如阈值电压差值小于标称值，则设定的漏极脉冲电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值，返回步骤(12)；
(16)如阈值电压差值达到标称值，则设定的漏极脉冲电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值；(17)记录使存储单元能够正常写入的漏极脉冲电压至少2个和脉冲个数和宽度以及源极、基极和栅极的电压，作为初始写入条件。
与现有技术相比，本发明具有以下优点：通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作，从而在保证存储单元能够正常写入的基础上，使写入扰乱最小，并且在对存储单元进行写入操作的时候不必再进行额外控制，因而操作方便。
附图说明
图1是本发明减小存储单元写入扰乱的方法寻找能保证存储单元正常写入的初始写入条件的结果柱状图；
图2是本发明减小存储单元写入扰乱的方法测试脉冲个数与脉冲宽度组合值与写入扰乱关系的结果柱状图；
图3是本发明减小存储单元写入扰乱的方法测试脉冲个数与脉冲宽度组合值的写入扰乱结果比较柱状图；
图4是本发明减小存储单元写入扰乱的方法流程图；
图5寻找能保证存储单元正常写入的初始写入条件的方法流程图；
图6是写入扰乱测试流程图。
具体实施方式
本发明减小存储单元写入扰乱的方法通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作中，从而使存储单元进行写入操作时的写入扰乱最小。本发明减小存储单元写入扰乱的方法包括以下步骤：
步骤s1，寻找能保证存储单元正常写入的初始写入条件；
步骤s2，挑选初始写入条件中的两个参数作为写入扰乱测试的变量；
步骤s3，至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；
步骤s4，根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
步骤s5，应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
步骤s11，测量存储单元中晶体管的阈值电压初始值；
步骤s12，保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V、脉冲宽度大于0.5微秒的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值对存储单元进行写入操作；
步骤s13，再次测量存储单元中晶体管的阈值电压；
步骤s14，判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
步骤s15，如阈值电压差值小于标称值，则设定的漏极脉冲电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值，返回步骤s12；
步骤s16，如阈值电压差值达到标称值，则设定的漏极脉冲电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值；
步骤s17，记录使存储单元能够正常写入的漏极脉冲电压至少2个和脉冲个数和宽度以及源极、基极和栅极的电压，作为初始写入条件。
所述的两个参数是脉冲宽度和脉冲个数。
所述标称值为2V。
所述的使存储单元能够正常写入时的漏极电压是3.6V、3.8V、4.0V和4.2V。
所述的初始写入条件是存储单元中晶体管的基极接地，源极断开，栅极施加10V的电压，漏极施加脉冲宽度为0.5微秒、脉冲个数为1个，脉冲电压值为3.6V、3.8V、4.0V和4.2V的电压。
所述的写入扰乱测试包括以下步骤，
步骤s31，取所述组合的一个值，保持初始写入条件中的其他参数的值不变，对存储单元进行写入操作；
步骤s32，测量并记录写入扰乱；
步骤s33，判断是否还有未取的组合值；
若还有未取的组合值，则返回步骤s31；
若没有未取的组合值，则写入扰乱测试完成。
所述的最小扰乱写入条件是分别使得存储单元写入扰乱最小的各个写入条件参数的对应值的集合。
所述组合值是脉冲个数1个和脉冲宽度0.5微秒、脉冲个数1个和脉冲宽度1微秒、脉冲个数1个和脉冲宽度1.5微秒、脉冲个数1个和脉冲宽度2微秒、脉冲个数2个和脉冲宽度1微秒以及脉冲个数2个和脉冲宽度2微秒。
下面通过具体的操作过程来详细说明本发明减小存储单元写入扰乱的方法，如图4所示：
第一步，寻找能保证存储单元正常写入的初始写入条件，如图5所示：
首先，测量存储单元中晶体管的阈值电压初始值；
接着，保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值为3.4V对存储单元进行写入操作；
当写入操作完成后，再次测量存储单元中晶体管的阈值电压；
将再次测量的阈值电压值减去测得的阈值电压初始值得到阈值电压差值，判断阈值电压差值是否大于2V；
如图1所示，当漏极电压为3.4V时，对应的阈值电压差值没有达到2V，说明漏极电压为3.4V时存储单元不能够正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值，这样做的目的是保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度；
接着，仍保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值为3.6V对存储单元进行写入操作；
如图1所示，当漏极电压为3.6V时，对应的阈值电压差值达到了2V，说明漏极电压为3.6V时存储单元能够正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值；
接下来，仍保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，再分别设定漏极脉冲电压为3.8V、4.0V和4.2V，对存储单元进行写入操作，如图1所示，当漏极脉冲电压为3.8V、4.0V和4.2V时，存储单元都能够正常写入。然后记录漏极脉冲电压值3.6V、3.8V、4.0V和4.2V以及源极、基极接地和栅极的电压，即将存储单元中晶体管的基极接地，源极断开，栅极施加10V的电压，漏极施加3.6V、3.8V、4.0V和4.2V的脉冲电压作为初始写入条件。
第二步，挑选初始写入条件中的脉冲宽度和脉冲个数作为变量；
第三步，设定组合值为脉冲个数1个和脉冲宽度0.5微秒、脉冲个数1个和脉冲宽度1微秒、脉冲个数1个和脉冲宽度1.5微秒、脉冲个数1个和脉冲宽度2微秒、脉冲个数2个和脉冲宽度1微秒以及脉冲个数2个和脉冲宽度2微秒。，对存储单元进行写入扰乱测试，如图6所示：
首先，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于0.5微秒、电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒，脉冲个数为1个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为0.5微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为0.5微秒，脉冲个数为1个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接着，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于1微秒、电压值为10V的电压，对漏极施加脉冲宽度为1微秒，脉冲个数为1个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为1微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为1微秒，脉冲个数为1个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
然后，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于1.5微秒、电压值为10V的电压，对漏极施加脉冲宽度为1.5微秒，脉冲个数为1个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为1.5微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为1.5微秒，脉冲个数为1个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接下来，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，脉冲个数为1个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为2微秒，脉冲个数为1个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接下来，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于1微秒、电压值为10V的电压，对漏极施加脉冲宽度为1微秒，脉冲个数为2个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为1微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为1微秒，脉冲个数为2个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
最后，将存储单元中晶体管的基极接地，源极断开，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，脉冲个数为2个、电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，保持漏极上的脉冲电压宽度为2微秒，脉冲个数为2个，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
从图2中可以看到，当脉冲个数为1个，而脉冲宽度增大时，写入扰乱也随着脉冲宽度的增大而越来越大，而从图3中可以看到，当施加于存储单元晶体管漏极的脉冲宽度固定时，脉冲个数越少，写入扰乱也越小。
第四步，综合上述数据结果可以看到，在对存储单元进行写入操作时，施加于存储单元中晶体管的漏极的脉冲电压个数为1，脉冲宽度为1微秒，能使得写入扰乱最小，因此设定施加于存储单元中晶体管的漏极的脉冲电压个数为1，脉冲宽度为1微秒为最小扰乱写入条件。
第五步，在对存储单元进行写入操作时，设定施加于存储单元中晶体管的漏极的脉冲电压个数为1，脉冲宽度为1微秒。
综上所述，本发明减小存储单元写入扰乱的方法通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件，并应用于存储单元的写入操作，从而在保证存储单元能够正常写入的基础上，使写入扰乱最小，并且在对存储单元进行写入操作的时候不必再进行额外的控制，因而操作方便。

Claims (8)

1.一种减小存储单元写入扰乱的方法，其特征在于，包括下列步骤，
(1)寻找能保证存储单元正常写入的初始写入条件；
(2)挑选初始写入条件中的一个参数作为写入扰乱测试的变量；
(3)至少针对该变量的两个变量值，对存储单元进行写入扰乱测试；
(4)根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
(5)应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件；
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
(11)测量存储单元中晶体管的阈值电压初始值；
(12)保持存储单元中晶体管的源极和基极接地，对存储单元中晶体管的栅极施加电压值为10V的电压，设定漏极电压对存储单元进行写入操作；
(13)再次测量存储单元中晶体管的阈值电压；
(14)判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
(15)如阈值电压差值小于标称值，则设定的漏极电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值，返回步骤(12)；
(16)如阈值电压差值达到标称值，则设定的漏极电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值；
(17)记录使存储单元能够正常写入的漏极电压至少2个以及源极、基极和栅极的电压，作为初始写入条件。
2.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述标两个参数是脉冲宽度和脉冲个数。
3.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的写入扰乱测试包括以下步骤，
(31)取所述组合的一个值，保持初始写入条件中的其他参数的值不变，对存储单元进行写入操作；
(32)测量并记录写入扰乱；
(33)判断是否还有未取的组合值；
若还有未取的组合值，则返回步骤(31)；
若没有未取的组合值，则写入扰乱测试完成。
4.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的最小扰乱写入条件是分别使得存储单元写入扰乱最小的各个写入条件参数的对应值的集合。
5.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述标称值是2V。
6.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的使存储单元能够正常写入时的漏极电压是3.6V、3.8V、4.0V和4.2V。
7.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的初始写入条件是存储单元中晶体管的基极接地，源极断开，栅极施加10V的电压，漏极施加脉冲宽度为0.5微秒、脉冲个数为1个，脉冲电压值为3.6V、3.8V、4.0V和4.2V的电压。
8.如权利要求3所述的减小存储单元写入扰乱的方法，其特征在于，所述组合值是脉冲个数1个和脉冲宽度0.5微秒、脉冲个数1个和脉冲宽度1微秒、脉冲个数1个和脉冲宽度1.5微秒、脉冲个数1个和脉冲宽度2微秒、脉冲个数2个和脉冲宽度1微秒以及脉冲个数2个和脉冲宽度2微秒。
CN200610147709A 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法 Expired - Fee Related CN100576357C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200610147709A CN100576357C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法
US11/875,822 US7649771B2 (en) 2006-12-21 2007-10-19 Method for decreasing program disturb in memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610147709A CN100576357C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法

Publications (2)

Publication Number Publication Date
CN101206921A CN101206921A (zh) 2008-06-25
CN100576357C true CN100576357C (zh) 2009-12-30

Family

ID=39542561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610147709A Expired - Fee Related CN100576357C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法

Country Status (2)

Country Link
US (1) US7649771B2 (zh)
CN (1) CN100576357C (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7975192B2 (en) * 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
CN100576356C (zh) * 2006-12-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 减小存储单元写入扰乱的方法
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) * 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8374026B2 (en) * 2009-01-30 2013-02-12 Sandisk Il Ltd. System and method of reading data using a reliability measure
US7995387B2 (en) * 2009-01-30 2011-08-09 Sandisk Il Ltd. System and method to read data subject to a disturb condition
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
JP5359570B2 (ja) * 2009-06-03 2013-12-04 富士通株式会社 メモリ試験制御装置およびメモリ試験制御方法
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8787065B2 (en) * 2011-10-18 2014-07-22 Micron Technology, Inc. Apparatuses and methods for determining stability of a memory cell
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920517A (en) * 1996-09-30 1999-07-06 Advanced Micro Devices, Inc. Memory array test and characterization using isolated memory cell power supply
US5959883A (en) * 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
JP3767588B2 (ja) * 2003-08-29 2006-04-19 セイコーエプソン株式会社 不揮発性半導体記憶装置及びその制御方法
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming
CN100576356C (zh) * 2006-12-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 减小存储单元写入扰乱的方法

Also Published As

Publication number Publication date
CN101206921A (zh) 2008-06-25
US7649771B2 (en) 2010-01-19
US20080151667A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN100576357C (zh) 减小存储单元写入扰乱的方法
DE60130012T2 (de) Beschreibbare verfolgungszellen
CN100472655C (zh) 具有阈值电压控制功能的非易失性存储器
CN101587748B (zh) 非易失性存储器的编程方法
DE4422810C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
CN101281791B (zh) 闪存装置的编程方法
US7031210B2 (en) Method of measuring threshold voltage for a NAND flash memory device
CN1764983B (zh) 编程非易失性集成存储器装置中单元的系统和方法
CN101441892B (zh) 操作闪速存储器装置的方法
DE19724221B4 (de) Nichtflüchtiger Speicher
DE10034743B4 (de) Flash-Speicherbauelement und Programmierverfahren hierfür
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
KR101632428B1 (ko) 전류 검출회로 및 반도체 기억장치
DE102007019789A1 (de) Verfahren zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis, Verfahren zum Ermitteln eines Satzes von Wortleitungsspannung-Identifikatoren in einem integrierten Schaltkreis, Verfahren zum Klassifizieren von Speicherzellen in einem integrierten Schaltkreis, Verfahren zum Ermitteln einer Wortleitungsspannung zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis und integrierte Schaltkreise
US7450417B2 (en) Nonvolatile semiconductor memory device
DE102005047377A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zum Verifizieren von Daten
JP3708912B2 (ja) 半導体集積回路装置
CN102467967A (zh) 用于电可擦写只读存储器的读出电路和读出方法
DE102005032484A1 (de) Nichtflüchtiges Speicherelement und zugehöriges Programmierverfahren
CN100576356C (zh) 减小存储单元写入扰乱的方法
US8576630B2 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells
JP5671335B2 (ja) データ書き込み方法及び不揮発性半導体メモリ装置
JP2008130182A (ja) 不揮発性半導体記憶装置
US20040066692A1 (en) Multi-valued nonvolatile semiconductor storage
CN101369455B (zh) 降低氮化物只读存储器的编程干扰的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20181221