CN100576356C - 减小存储单元写入扰乱的方法 - Google Patents

减小存储单元写入扰乱的方法 Download PDF

Info

Publication number
CN100576356C
CN100576356C CN200610147708A CN200610147708A CN100576356C CN 100576356 C CN100576356 C CN 100576356C CN 200610147708 A CN200610147708 A CN 200610147708A CN 200610147708 A CN200610147708 A CN 200610147708A CN 100576356 C CN100576356 C CN 100576356C
Authority
CN
China
Prior art keywords
storage unit
write
voltage
disorder
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610147708A
Other languages
English (en)
Other versions
CN101206920A (zh
Inventor
缪威权
陈良成
钟灿
刘鉴常
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610147708A priority Critical patent/CN100576356C/zh
Priority to US11/874,902 priority patent/US7668009B2/en
Publication of CN101206920A publication Critical patent/CN101206920A/zh
Application granted granted Critical
Publication of CN100576356C publication Critical patent/CN100576356C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种减小存储单元写入扰乱的方法，包括以下步骤：寻找能保证存储单元正常写入的初始写入条件；挑选初始写入条件中的一个参数作为写入扰乱测试的变量；至少针对该变量的两个变量值，对存储单元进行写入扰乱测试；根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。通过本发明减小存储单元写入扰乱的方法使得存储单元写入操作时的写入扰乱最小，并且操作方便。

Description

减小存储单元写入扰乱的方法
技术领域
本发明涉及半导体存储单元，特别涉及减小存储单元写入扰乱的方法。
背景技术
非易失性(non-volatile)半导体存储器由包括字线和位线的存储单元阵列构成，通常场效应晶体管是存储单元的基本组成单元。字线连接晶体管的栅极，而位线连接晶体管的漏极。通过打开某一字线和位线，就能对于选定的存储单元(selected cell)进行写入操作。在实际应用中发现，当对于某一选定的存储单元进行写入操作时，其相邻的受同一字线控制的存储单元可能也会产生写入操作。这种现象被称为“写入扰乱”。
美国专利号为6469933的发明公开了一种减小存储单元写入扰乱的方法。对于共用字线的相邻存储单元，当存储单元阵列开始进行写入操作时，通过对于需要进行写入操作的存储单元上的位线加接地电压，而对于相邻的不需要进行写入操作的存储单元上的位线加高电压，从而形成互补位线以减小写入扰乱的影响。这种方法的本质是从对存储单元进行写入操作的过程进行控制这一角度来减小写入扰乱，因此不仅要控制需要进行写入操作的存储单元上的位线电压，还要额外控制相邻的不需要进行写入操作的存储单元上的位线电压，所以操作不方便。
发明内容
本发明解决的问题是解决现有技术中减小存储单元写入扰乱操作需要进行控制的地方较多，操作不方便的问题。
为解决上述问题，本发明提供一种减小存储单元写入扰乱的方法，包括以下步骤：
(1)寻找能保证存储单元正常写入的初始写入条件；
(2)挑选初始写入条件中的一个参数作为写入扰乱测试的变量；
(3)至少针对该变量的两个变量值，对存储单元进行写入扰乱测试；
(4)根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
(5)应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
(11)测量存储单元中晶体管的阈值电压初始值；
(12)保持存储单元中晶体管的源极和基极接地，对存储单元中晶体管的栅极施加电压值为10V的电压，设定漏极电压对存储单元进行写入操作；
(13)再次测量存储单元中晶体管的阈值电压；
(14)判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
(15)如阈值电压差值小于标称值，则设定的漏极电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值，返回步骤(12)；
(16)如阈值电压差值达到标称值，则设定的漏极电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值；
(17)记录使存储单元能够正常写入的漏极电压至少2个以及源极、基极和栅极的电压，作为初始写入条件。
与现有技术相比，本发明具有以下优点：通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作，从而在保证存储单元能够正常写入的基础上，使写入扰乱最小，并且在对存储单元进行写入操作的时候不必再进行额外控制，因而操作方便。
附图说明
图1是本发明减小存储单元写入扰乱的方法寻找能保证存储单元正常写入的结果柱状图；
图2是本发明减小存储单元写入扰乱的方法测试源极电压与写入扰乱的关系的结果柱状图；
图3是本发明减小存储单元写入扰乱的方法测试基极电压与写入扰乱的关系的结果线状图；
图4是本发明减小存储单元写入扰乱的方法流程图；
图5是寻找能保证存储单元正常写入的初始写入条件的方法流程图；
图6是写入扰乱测试流程图。
具体实施方式
本发明减小存储单元写入扰乱的方法通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件并应用于存储单元的写入操作中，从而使存储单元进行写入操作时的写入扰乱最小。本发明减小存储单元写入扰乱的方法包括以下步骤：
步骤s1，寻找能保证存储单元正常写入的初始写入条件；
步骤s2，挑选初始写入条件中的一个参数作为写入扰乱测试的变量；
步骤s3，至少针对该变量的两个变量值，对存储单元进行写入扰乱测试；
步骤s4，根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
步骤s5，应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件。
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
步骤s11，测量存储单元中晶体管的阈值电压初始值；
步骤s12，保持存储单元中晶体管的源极和基极接地，对存储单元中晶体管的栅极施加电压值为10V的电压，设定漏极电压对存储单元进行写入操作；
步骤s13，再次测量存储单元中晶体管的阈值电压；
步骤s14，判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
步骤s15，如阈值电压差值小于标称值，则设定的漏极电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值，返回步骤s12；
步骤s16，如阈值电压差值达到标称值，则设定的漏极电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元中晶体管的阈值电压降到初始值；
步骤s17，记录使存储单元能够正常写入的漏极电压至少2个以及源极、基极和栅极的电压，作为初始写入条件。
所述标称值是2.5V。
所述的使存储单元能够正常写入时的漏极电压是3.6V、3.8V、4.0V、4.2V和4.4V。
所述的初始写入条件是存储单元中晶体管的源极和基极接地，栅极施加10V的电压，漏极施加3.6V、3.8V、4.0V、4.2V和4.4V的电压。
所述的写入扰乱测试包括以下步骤，
步骤s41，取所挑选的变量的一个值，保持初始写入条件中的其他参数的值不变，对存储单元进行写入操作；
步骤s42，测量并记录写入扰乱；
步骤s43，判断是否还有未取的变量值；
若还有未取的变量值，则返回步骤s41；
若没有未取的变量值，则写入扰乱测试完成。
所述的最小扰乱写入条件是分别使得存储单元写入扰乱最小的各个写入条件参数的对应值的集合。
所述挑选初始写入条件中的一个参数作为变量是挑选源极电压或基极电压作为变量。
所述源极电压设断开、1V、1.5V和2V四个值；所述基极电压设-1V、0V和1V三个值。
下面通过具体的操作过程来详细说明本发明减小存储单元写入扰乱的方法，如图4所示：
第一步，寻找能保证存储单元正常写入的初始写入条件，如图5所示：
首先，测量存储单元中晶体管的阈值电压初始值；
接着，保持存储单元中晶体管的源极和基极接地，对存储单元中晶体管的栅极施加电压值为10V的电压，设定漏极电压为3.6V对存储单元进行写入操作；
当写入操作完成后，再次测量存储单元的阈值电压；
将再次测量的阈值电压值减去测得的阈值电压初始值得到阈值电压差值，判断阈值电压差值是否大于2.5V；
如图1所示，当漏极电压为3.6V时，对应的阈值电压差值达到了2.5V，说明漏极电压为3.6V时存储单元能够正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值，这样做的目的是保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度；
接下来，仍保持存储中单元晶体管的源极和基极接地，对存储单元中晶体管的栅极施加电压值为10V的电压，再分别设定漏极电压为3.8V、4.0V、4.2V和4.4V，对存储单元进行写入操作，得到如图1所示的各个阈值电压差值，从图中可以看到，当漏极电压为3.8V、4.0V、4.2V和4.4V时，存储单元都能够正常写入。然后记录这5个漏极电压值3.6V、3.8V、4.0V、4.2V和4.4V以及源极、基极接地和栅极的电压，即将存储单元中晶体管源极和基极接地，栅极施加10V的电压，漏极施加3.6V、3.8V、4.0V、4.2V和4.4V的电压作为初始写入条件。
第二步，挑选初始写入条件中的源极电压作为变量；
第三步，设定源极电压为断开、1V、1.5V和2V四个值，对存储单元进行写入扰乱测试，如图6所示：
首先，取源极电压值为断开，保持初始写入条件中的其他参数的值不变，即将基极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极电压值为断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.4V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接着，取源极电压值为1V，保持初始写入条件中的其他参数的值不变，即将基极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极电压值为断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.4V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
然后，取源极电压值为1.5V，保持初始写入条件中的其他参数的值不变，即将基极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极电压值为断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.4V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接下来，取源极电压值为2V，保持初始写入条件中的其他参数的值不变，即将基极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极电压值为断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.4V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
最后，取源极电压值为3V，保持初始写入条件中的其他参数的值不变，即将基极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持源极电压值为断开，保持基极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，分别对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.0V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.2V的电压对存储单元进行写入操作，测量并记录写入扰乱；对漏极施加4.4V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
图2是通过记录的写入扰乱绘制的柱状图，从图2中可以看到，写入扰乱随着施加于存储单元中晶体管的漏极上的脉冲电压的升高而增大，但却随着施加于存储单元中晶体管的源极上的电压的升高而逐渐减小，在存储单元中晶体管的源极上电压为2V时写入扰乱的电压低于0.5V。但在存储单元中晶体管的源极电压继续升高到3V的时候，相邻位线的写入扰乱反而变得很高。因此可以得出结论，在存储单元进行写入操作时，在其他写入条件参数不变的情况下，存储单元中晶体管的源极电压是2V的时候，写入扰乱最小。
接下来返回到第二步，挑选初始写入条件中的基极电压作为变量；
设定基极电压值为-1V、0V和1V三个值；
对存储单元再次进行写入扰乱测试：
首先，取基极电压值为-1V，保持初始写入条件中的其他参数的值不变，即保持源极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持基极电压值为-1V，保持源极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
接着，取基极电压值为0V，保持初始写入条件中的其他参数的值不变，即保持源极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持基极电压值为0V，保持源极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
最后，取基极电压值为1V，保持初始写入条件中的其他参数的值不变，即保持源极接地，对栅极施加脉冲宽度大于2微秒、电压值为10V的电压，对漏极施加脉冲宽度为2微秒，电压值为3.6V的电压对存储单元进行写入操作，测量并记录写入扰乱；接着，只改变漏极电压，保持基极电压值为1V，保持源极接地，保持对栅极施加脉冲宽度为2微秒、电压值为10V的电压，对漏极施加3.8V的电压对存储单元进行写入操作，测量并记录写入扰乱。其中，在每一次改变漏极电压进行写入操作之前都要对存储单元进行一次擦除操作，使存储单元的阈值电压降到初始值以保证后续的写入操作是在存储单元的同一电压状态上进行的，提高测量的精确度。
图3是通过记录的写入扰乱绘制的线状图，从图3中可以看到，随着施加于存储单元中晶体管的漏极上的脉冲电压的升高，写入扰乱也越来越大，而随着施加于存储单元中晶体管的基极上的电压的升高，写入扰乱逐渐减小，在基极电压为1V时，写入扰乱低于2.4V。因此，可以得出结论，在存储单元中晶体管进行写入操作时，在其他写入条件参数不变的情况下，存储单元中晶体管的基极电压为1V的时候，在存储单元进行写入操作的时候，写入扰乱最小。
第四步，综合上述数据结果，在对存储单元进行写入操作时，在存储单元中晶体管的源极施加2V的电压，在存储单元中晶体管的基极施加1V的电压，能够使得写入扰乱最小，因此设定源极施加2V电压，基极施加1V电压为最小扰乱写入条件。
第五步，在对存储单元进行写入操作时，设定源极电压施加2电压，基极电压施加1V电压。
综上所述，本发明减小存储单元写入扰乱的方法通过写入扰乱测试得到使存储单元写入扰乱最小的最小扰乱写入条件，并应用于存储单元的写入操作，从而在保证存储单元能够正常写入的基础上，使写入扰乱最小，并且在对存储单元进行写入操作的时候不必再进行额外的控制，因而操作方便。

Claims (9)

1.一种减小存储单元写入扰乱的方法，其特征在于，包括下列步骤，
(1)寻找能保证存储单元正常写入的初始写入条件；
(2)挑选初始写入条件中的两个参数作为写入扰乱测试的变量；
(3)至少针对该两个参数的两个组合值，对存储单元进行写入扰乱测试；
(4)根据写入扰乱测试结果，得到使存储单元写入扰乱最小的最小扰乱写入条件；
(5)应用得到的最小扰乱写入条件作为存储单元进行写入操作时的写入条件；
所述寻找能保证存储单元正常写入的初始写入条件的步骤包括，
(11)测量存储单元中晶体管的阈值电压初始值；
(12)保持存储单元中晶体管的基极接地，断开源极，对存储单元中晶体管的栅极施加电压值为10V的电压，对漏极施加脉冲宽度为0.5微秒、脉冲个数为1个的脉冲电压，设定脉冲电压值对存储单元进行写入操作；
(13)再次测量存储单元中晶体管的阈值电压；
(14)判断存储单元中晶体管的阈值电压差值是否大于对应于存储单元中晶体管规格的标称值；
(15)如阈值电压差值小于标称值，则设定的漏极脉冲电压值不能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值，返回步骤(12)；
(16)如阈值电压差值达到标称值，则设定的漏极脉冲电压值能够使存储单元正常写入，对存储单元进行擦除操作，使存储单元的阈值电压降到初始值；
(17)记录使存储单元能够正常写入的漏极脉冲电压至少2个和脉冲个数和宽度以及源极、基极和栅极的电压，作为初始写入条件。
2.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的称值是2.5V。
3.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的使存储单元能够正常写入时的漏极电压是3.6V、3.8V、4.0V、4.2V和4.4V。
4.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的初始写入条件是存储单元中晶体管的源极和基极接地，栅极施加10V的电压，漏极施加3.6V、3.8V、4.0V、4.2V和4.4V的电压。
5.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的写入扰乱测试包括以下步骤，
(31)取所述变量的一个值，保持初始写入条件中的其他参数的值不变，对存储单元进行写入操作；
(32)测量并记录写入扰乱；
(33)判断是否还有未取的变量值；
若还有未取的变量值，则返回步骤(31)；
若没有未取的变量值，则写入扰乱测试完成。
6.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，所述的最小扰乱写入条件是分别使得存储单元写入扰乱最小的各个写入条件参数的对应值的集合。
7.如权利要求1所述的减小存储单元写入扰乱的方法，其特征在于，挑选初始写入条件中的参数源极电压或基极电压作为变量。
8.如权利要求7所述的减小存储单元写入扰乱的方法，其特征在于，设定所述的源极电压的值是断开、1V、1.5V和2V四个值。
9.如权利要求7所述的减小存储单元写入扰乱的方法，其特征在于，设定所述的基极电压的值是-1V、0V和1V三个值。
CN200610147708A 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法 Expired - Fee Related CN100576356C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200610147708A CN100576356C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法
US11/874,902 US7668009B2 (en) 2006-12-21 2007-10-18 Method of decreasing program disturb in memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610147708A CN100576356C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法

Publications (2)

Publication Number Publication Date
CN101206920A CN101206920A (zh) 2008-06-25
CN100576356C true CN100576356C (zh) 2009-12-30

Family

ID=39542560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610147708A Expired - Fee Related CN100576356C (zh) 2006-12-21 2006-12-21 减小存储单元写入扰乱的方法

Country Status (2)

Country Link
US (1) US7668009B2 (zh)
CN (1) CN100576356C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576357C (zh) * 2006-12-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 减小存储单元写入扰乱的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359558A (en) * 1993-08-23 1994-10-25 Advanced Micro Devices, Inc. Flash eeprom array with improved high endurance
US5805499A (en) * 1997-02-28 1998-09-08 Advanced Micro Devices, Inc. Channel hot-carrier page write for NAND applications
KR100385226B1 (ko) * 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
US6966016B2 (en) * 2001-04-16 2005-11-15 Advanced Micro Devices, Inc. System and method for erase test of integrated circuit device having non-homogeneously sized sectors
US7161833B2 (en) * 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7085183B2 (en) * 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US7221603B2 (en) * 2005-05-12 2007-05-22 Micron Technology, Inc. Defective block handling in a flash memory device
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7319615B1 (en) * 2006-08-02 2008-01-15 Spansion Llc Ramp gate erase for dual bit flash memory
US7440326B2 (en) * 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting
CN100576357C (zh) * 2006-12-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 减小存储单元写入扰乱的方法

Also Published As

Publication number Publication date
CN101206920A (zh) 2008-06-25
US7668009B2 (en) 2010-02-23
US20080151666A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN100576357C (zh) 减小存储单元写入扰乱的方法
CN101315813B (zh) 用于降低读取干扰的读取闪速存储器件的方法
DE4422810C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
CN101465160B (zh) 半导体存储装置
CN101281791B (zh) 闪存装置的编程方法
DE10034743B4 (de) Flash-Speicherbauelement und Programmierverfahren hierfür
CN101441892B (zh) 操作闪速存储器装置的方法
CN101364443B (zh) 在非易失性存储器件中的软编程方法
KR101632428B1 (ko) 전류 검출회로 및 반도체 기억장치
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
CN107886985B (zh) 非易失性半导体存储装置
DE102007019789A1 (de) Verfahren zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis, Verfahren zum Ermitteln eines Satzes von Wortleitungsspannung-Identifikatoren in einem integrierten Schaltkreis, Verfahren zum Klassifizieren von Speicherzellen in einem integrierten Schaltkreis, Verfahren zum Ermitteln einer Wortleitungsspannung zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis und integrierte Schaltkreise
JP2013084323A (ja) 不揮発性半導体記憶装置
CN101123120A (zh) 一种采用电阻存储介质的一次编程存储器及其操作方法
US7450417B2 (en) Nonvolatile semiconductor memory device
JP3708912B2 (ja) 半導体集積回路装置
US7002846B2 (en) Non-volatile semiconductor memory device with memory transistor
CN100576356C (zh) 减小存储单元写入扰乱的方法
CN102142279A (zh) 半导体存储装置
JPH09293387A (ja) 半導体メモリ
JP2014102868A (ja) Ｎａｎｄ型不揮発性半導体記憶装置
KR20120045202A (ko) 비휘발성 메모리 장치 및 프로그램 방법
US12063774B2 (en) Forming control method applied to resistive random-access memory cell array
JP2008130182A (ja) 不揮発性半導体記憶装置
JP2012142040A (ja) データ書き込み方法及び不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20181221