CN101441892B - 操作闪速存储器装置的方法 - Google Patents

Abstract

本发明涉及一种操作闪速存储器装置的方法，该方法包括：在所述闪速存储器装置的存储器单元上进行第一编程操作；根据所述存储器单元的阈值电压的电平进行区分所述存储器单元的校验操作；以及进行第二编程操作，使得具有低于目标电压的阈值电压的存储器单元的阈值电压与所述阈值电压的电平成反比地增加，其中逐步增加编程电压来重复进行所述校验操作和所述第二编程操作，直到每个存储器单元的阈值电压都高于目标电压。

Description

操作闪速存储器装置的方法

相关申请的交叉引用

本申请要求2007年11月21日提交的韩国专利申请No.10-2007-0119034的优先权，其全部内容通过引用包含于此。

技术领域

本发明涉及操作闪速存储器装置的方法。更具体地，本发明涉及操作闪速存储器装置使存储器单元的阈值电压分布变窄的方法。

背景技术

闪速存储器装置是代表性的非易失性存储器装置，在该装置中即使停止电源供应，数据也不会被擦除。

根据存储器单元阵列的结构，闪速存储器装置分为NOR闪速存储器装置和NAND闪速存储器装置。

NAND闪速存储器装置已经被广泛使用，因为与NOR闪速存储器装置相比，NAND闪速存储器装置具有高集成密度特征。

近来，已开发出用于在NAND闪速存储器装置中的一个存储器单元中存储至少两位数据的技术。

在存储器单元存储一位数据的情况下，存储器单元具有两个阈值电压电平，即，小于0V的电平和高于0V的电平。

然而，在存储器单元存储2位数据的情况下，存储器单元具有四个阈值电压电平，即，一个小于0V的电平和三个高于0V的电平。在此，由于存储器单元具有三个高于0V的阈值电压电平，所以当阈值电压分布宽度宽时，用于区分阈值电压电平的裕度可能不够。因此，具有不同电平的阈值电压分布可能重叠。

在此情况下，由于存储在存储器单元中的数据没有被区分开，所以在存储器单元中可能出现错误。因此，存储器单元应该具有窄的阈值电压分布。在此，由于在给定的范围中存在三个阈值电压分布，所以应该将阈值电压分布配置成具有相当小的宽度。然而，由于闪速存储器装置的编程操作特征，用于使阈值电压分布的宽度变窄的潜力受到限制。

发明内容

本发明的特征是提供一种操作闪速存储器装置的方法，该方法通过在进行编程操作时根据存储器单元的阈值电压电平设置编程操作的不同条件，调节存储器单元的阈值电压分布的宽度。结果，可以使编程的存储器单元的阈值电压分布的宽度变窄。

根据本发明的一个典型实施例的操作闪速存储器装置的方法包括：在存储器单元上进行第一编程操作；根据存储器单元的阈值电压电平进行用于区分存储器单元的校验操作；以及进行第二编程操作，使得具有低于目标电压的阈值电压的存储器单元的阈值电压与阈值电压的电平成反比地增加。其中逐步增加编程电压来重复进行校验操作和第二编程操作，直到每个存储器单元的阈值电压都高于目标电压。

在所述第二编程操作中不增加具有高于目标电压的阈值电压的存储器单元的阈值电压。

根据本发明的另一个典型实施例的操作闪速存储器装置的方法包括：在存储器单元上进行第一编程操作；进行将存储器单元区分为第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的校验操作，其中第一存储器单元的阈值电压低于第一比较电压；第二存储器单元的阈值电压低于第二比较电压并高于第一比较电压；第三存储器单元的阈值电压低于目标电压并高于第二比较电压；第四存储器单元的阈值电压高于目标电压；以及在第一存储器单元、第二存储器单元和第三存储器单元上进行第二编程操作，使得第一存储器单元、第二存储器单元和第三存储器单元的阈值电压与其阈值电压电平成反比地增加。

根据本发明的又一个典型实施例的操作闪速存储器装置的方法包括：在存储器单元上进行第一编程操作；进行将存储器单元区分为第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的校验操作，其中第一存储器单元的阈值电压低于第一比较电压；第二存储器单元的阈值电压低于第二比较电压并高于第一比较电压，且第三存储器单元的阈值电压低于目标电压并高于第二比较电压，第四存储器单元的阈值电压高于目标电压；以及通过对电连接到第一存储器单元至第四存储器单元的第一位线至第四位线施加第一位线电压至第四位线电压来进行第二编程操作。

在第二编程操作中不增加具有高于目标电压的阈值电压的存储器单元的阈值电压。

在所述第二编程操作中提供比在所述第一编程操作中施加的第一编程电压高的第二编程电压。

编程电压增加到约14V到约22V的范围内。

编程电压增加约0.1V至约2.0V。

第一比较电压和目标电压之间的差为约0.2V至约0.5V。

第二比较电压被设置为第一比较电压和目标电压之间的中间电平。

以与第一至第四存储器单元的阈值电压成比例的电平，对第一位线至第四位线施加第一位线电压至第四位线电压。

第二位线电压是第一位线电压和第三位线电压之间的中间电平。

在第二编程操作中对电连接到第四存储器单元的位线施加编程禁止电压，使得不进行对第四存储器单元的编程。

重复进行校验操作和第二编程操作，逐步增加编程电压，直到每个存储器单元的阈值电压都高于目标电压。

如上所述，本发明的闪速存储器装置使存储器单元的阈值电压分布的宽度变窄。

结果，用于存储不同数据的存储器单元的阈值电压分布之间的裕度可以变宽。

另外，因为该裕度变宽，所以可以准确地区分存储在存储器单元中的数据。

另外，因为该裕度变宽，所以在读取操作中可以防止出错。

此外，由于根据阈值电压的电平调节阈值电压的改变值，所以可以使编程操作的时间最小化。

附图说明

通过参考以下结合附图的详细说明，本发明的上述及其它特征和优点将是明显的，在附图中：

图1是示出用于描述根据本发明的一个典型实施例操作闪速存储器装置的方法的存储器单元块的视图；

图2A-图2D是示出根据本发明的一个典型实施例，根据闪速存储器装置的操作的存储器单元的阈值电压变化的视图；以及

图3是示出根据本发明的一个典型实施例用于操作闪速存储器装置的电路的视图。

具体实施方式

下面参照附图更详细地解释本发明的优选实施例。

图1是示出用于描述根据本发明的一个典型实施例的操作闪速存储器装置的方法的存储器单元块的视图。

在图1中，NAND闪速存储器装置中的存储器单元阵列具有多个存储器单元块，其中图1只示出了一个存储器单元块。

每个存储器单元块具有单元串ST。

每个单元串ST耦合到对应的位线，其中为了方便，图1只示出三个位线BL1至BL3。

每个单元串ST包括串联耦合的漏极选择晶体管DST(drain selecttransistor)、存储器单元Ca、C1至Cn(n为整数)以及源极选择晶体管SST(source select transistor)。在此，漏极选择晶体管DST的漏极耦合到对应的位线，源极选择晶体管SST的源极耦合到公共源极线CSL(common source line)。另外，漏极选择晶体管DST的栅极耦合到漏极选择线DSL(drain select line)，源极选择晶体管SST的栅极耦合到源极选择线SSL(source select line)。

存储器单元的栅极耦合到对应的字线WL0-WLn。在此，共享一个字线例如WL0的存储器单元Ca、Cb和Cc形成一个页Page0。

在NAND闪速存储器装置中，以页为单位进行将数据存储在特定存储器单元中的编程操作。也就是说，不同的数据被同时存储在一个页Page0中包括的存储器单元Ca、Cb和Cc中。

通过使用增量步脉冲编程(incremental step pulse programming，ISPP)方法来进行该编程操作。

具体来说，当进行编程操作时，增加存储器单元的阈值电压。然后判断存储器单元的阈值电压是否增加到目标电压。

在存储器单元的阈值电压小于目标电压的情况下，要施加到字线WL0的编程电压根据ISPP增加给定的电平，然后再使用增加后的编程电压进行编程操作。

在上述ISPP方法中，重复进行编程操作，增加编程电压直到存储器单元的阈值电压达到高于目标电压的电压。

在页Page0中包括共享字线WL0的存储器单元Ca-Cc，其中存储器单元Ca-Cc的编程速度不同。

具体来说，在通过施加编程脉冲进行编程操作的情况下，在对应的页中可以包括第一存储器单元和第二存储器单元，其中由于快的编程速度，第一存储器单元的阈值电压被较大地改变，而由于慢的编程速度，第二存储器单元的阈值电压被较小地改变。因此，尽管存储器单元的阈值电压增加到大于目标电压的电压，但是第一存储器单元的阈值电压可能比目标电压大很多，而第二存储器单元的阈值电压可能略高于目标电压。结果，编程后的存储器单元的阈值电压分布的宽度变宽。

本实施例的闪速存储器装置通过根据阈值电压和目标电压的差不同地设置编程操作的条件来调节存储器单元的编程速度，即，改变阈值电压的值，从而可以使编程后的存储器单元的阈值电压分布的宽度变窄。将参照附图详细说明这一点。

图2A-图2D是示出根据本发明的一个典型实施例，根据闪速存储器装置的操作的存储器单元的阈值电压的变化的视图。图3是示出根据本发明的一个典型实施例用于操作闪速存储器装置的电路的视图。

在图2A中，在进行编程操作之前，根据擦除操作擦除存储器单元块中的存储器单元，从而存储器单元的阈值电压形成一个阈值电压分布A。在此，在用于存储2位数据的编程操作中，在一个存储器单元中存储高位数据的情况下，存储器单元的阈值电压分布可以具有各种电平，图中没有示出。

以下描述的编程操作可以应用于存储低位数据的LSB编程操作或者应用于存储高位数据的MSB编程操作。

通过ISPP方法进行编程操作，并且存储器单元的阈值电压应该增加到高于目标电压Vtg的电压。在编程操作中，设置小于目标电压Vtg的第一比较电压V1和第二比较电压V2。在此，第一比较电压V1小于第二比较电压V2，并且将第一比较电压V1和目标电压Vtg的电压差设置为0.2V至0.5V。第二比较电压V2和目标电压Vtg的电压差可以对应于第一比较电压V1和目标电压Vtg的电压差的一半。换句话说，第二比较电压V2和目标电压Vtg的电压差为0.1V至0.25V。

参考图2B和图3，在共享所选择的字线例如WL0的存储器单元Ca-Cc上进行第一编程操作。在此，可能存在其阈值电压被保持而不根据所存储的数据被编程的存储器单元。然而，假定共享所选择的字线WL0的每个存储器单元Ca-Cc都被编程。

在通过ISPP方法的编程操作中最初进行的第一编程操作中应对每个存储器单元Ca-Cc进行编程，从而将0V的位线电压VBL1-VBL3施加到对相应的位线，并且向所选择的字线WL0提供第一编程电压。结果，在字线WL0和存储器单元的体(bulk)例如半导体衬底或P阱之间生成电压差。

在这种情况下，根据该电压差，电子从体注入到存储器单元的浮动栅并存储在存储器单元中。结果，根据第一编程操作增加存储器单元的阈值电压。

随后通过在第一编程操作后进行校验操作来检测通过第一编程操作增加的存储器单元的阈值电压的电平。

根据该校验操作，可以将存储器单元分为具有小于第一比较电压V1的阈值电压的第一存储器单元A、具有在第一比较电压V1和第二比较电压V2之间的阈值电压的第二存储器单元B、具有在第二比较电压V2和目标电压Vtg之间的阈值电压的第三存储器单元C以及具有高于目标电压Vtg的阈值电压的第四存储器单元D。

根据阈值电压的增加程度可能不存在第四存储器单元D或第三存储器单元C。

为了在校验操作中区分存储器单元A-D，进行用于比较第一比较电压V1和阈值电压的第一校验操作、用于比较第二比较电压V2和阈值电压的第二校验操作以及用于比较目标电压Vtg和阈值电压的第三校验操作。在此，通过第一编程操作将第一存储器单元A的阈值电压改变少许，即第一存储器单元A是对应于慢编程速度的存储器单元。通过第一编程操作将第四存储器单元D的阈值电压相当大地改变，即第四存储器单元D是对应于快编程速度的存储器单元。

然后，在具有小于目标电压Vtg的阈值电压的存储器单元A、B和C上进行第二编程操作。

参考图2C和图3，在进行校验操作之后在具有小于目标电压Vtg的阈值电压的存储器单元A、B和C上进行第二编程操作。

第二编程操作包括施加具有比第一编程操作中对字线WL0施加的编程电压高的电平的编程电压。

优选通过ISPP方法的编程操作中的编程电压在14V-22V的范围内改变，其中编程电压的值的增加为0.5V-2V。

另一方面，根据存储器单元Ca-Cc的阈值电压的电平调节第二编程操作中阈值电压分布的宽度。

例如，第二编程操作将具有最低阈值电压的第一存储器单元Ca的阈值电压改变，即增加最高，而将具有最高阈值电压的第三存储器单元Cc的阈值电压改变最小。

不对具有高于目标电压Vtg的阈值电压的存储器单元进行编程操作。在此，对电连接到具有高于目标电压Vtg的阈值电压的存储器单元的位线施加编程禁止电压。

根据所施加的编程禁止电压在具有高于目标电压Vtg的阈值电压的存储器单元的体中生成沟道升压(channel boosting)，因此对应的字线和体的电压差变低。结果关于存储器单元不进行编程操作。这是公知的，因此将省略关于上述操作的进一步说明。

具体来说，对耦合到具有第一存储器单元Ca的单元串的位线施加具有最低电压电平的第一位线电压VBL1，对耦合到具有第三存储器单元Cc的单元串的位线提供具有最高电平的第三位线电压VBL3。在此，第一位线电压VBL1可以是0V，而第三位线电压VBL3可以是0.1V至2.0V。将第二位线电压VBL2设定为第一位线电压VBL1和第三位线电压VBL3之间的电压，例如，可以设定为位线电压VBL1和VBL3的中间值。

表1示出在通过ISPP方法进行的编程操作中根据对位线施加的电压改变的阈值电压，其中编程电压的增量值被设定为0.3V。

表1

位线电压[V]	阈值电压的改变值[V]
		0.40V	0.125V
0.80V	0.067V
		1.20V	0.034V
1.60V	0.017V
		2.00V	0.008V

参考表1，当编程操作中对位线施加的电压增加时，存储器单元的阈值电压的改变值相应地减小。这是因为字线和体的电压差随位线电压增加而相应地变低。

因此，为了根据上述现象调节存储器单元Ca-Cc的阈值电压分布的宽度，对第一位线施加0V的第一位线电压VBL1，对第二位线提供0.4V的第二位线电压VBL2，对第三位线施加0.8V的第三位线电压VBL3。

可以改变以上电压设定。然而，优选为第一位线电压VBL1是最小电压而第三位线电压VBL3是最高电压。

在第二编程操作对位线施加上述位线电压VBL1-VBL3的情况下，阈值电压小于目标电压Vtg的第一存储器单元Ca的阈值电压增加得最多；而阈值电压略小于目标电压Vtg的第三存储器单元Cc的阈值电压增加得最少。

因此，尽管第三存储器单元Cc的阈值电压高于目标电压Vtg，第三存储器单元Cc的阈值电压可以不增加很多。

另外，由于位线电压被设定为最大地增加具有最低阈值电压的第一存储器单元Ca的阈值电压，所以可以将通过ISPP方法的编程操作中进行的编程操作的数量最小化。也就是说，可以使通过ISPP方法进行编程操作的时间最小化。

在图2D中，使用第二比较电压V2和目标电压Vtg再次进行比较由第二编程操作改变的存储器单元的阈值电压和第一比较电压V1的校验操作。

根据图2C，在根据校验操作存在具有小于目标电压Vtg的阈值电压的存储器单元的情况下，编程电压增加预定的电平。然后，通过使用增加后的编程电压进行第三编程操作。

重复进行图2C中描述的编程操作和校验操作，直到每个存储器单元的阈值电压都高于目标电压Vtg。

在使用ISPP方法进行上述编程操作的情况下，可以进一步使编程的存储器单元的阈值电压分布的宽度W变窄。

在以上说明中，设定小于目标电压Vtg的两个比较电压V1和V2，并且对位线施加具有不同电平的三个位线电压VBL1-VBL3。然而，在设定上述两个比较电压并对相应的位线施加具有不同电平的上述三个位线电压的情况下，编程的存储器单元的阈值电压分布的宽度可进一步变窄。

在本说明书中任何提及“一个实施例”、“实施例”“典型实施例”等指的是在本发明的至少一个实施例中包括结合该实施例描述的具体性质、结构和特征。在本说明中各处出现的该用语不一定都指同一实施例。此外，当结合任意实施例描述具体性质、结构或特征时，应认为本领域的技术人员可以结合其它实施例实现这些性质、结构或特征。

尽管已经参照本发明的多个说明性实施例描述了本发明，但是应该理解，本领域的技术人员可以设计出落入本公开的原理的精神和范围内的许多其它修改和实施例。更具体地说，在本公开、附图及权利要求的范围内，有可能对组成部分和/或主题组合排列的配置进行各种变化和修改。除了对组成部分和/或配置的变化和修改以外，对本领域的技术人员来说可替代的使用也是明显的。

Claims (25)

1.一种操作闪速存储器装置的方法，该方法包括：

在所述闪速存储器装置的存储器单元上进行第一编程操作；

根据所述存储器单元的阈值电压的电平进行区分所述存储器单元的校验操作；以及

进行第二编程操作，使得具有低于目标电压的阈值电压的存储器单元的阈值电压与所述阈值电压的电平成反比地增加，

其中逐步增加编程电压来重复进行所述校验操作和所述第二编程操作，直到每个存储器单元的阈值电压都高于目标电压。

2.根据权利要求1所述的方法，其中在所述第二编程操作中不增加具有高于所述目标电压的阈值电压的存储器单元的阈值电压。

3.根据权利要求1所述的方法，其中在所述第二编程操作中提供比在所述第一编程操作中施加的第一编程电压高的第二编程电压。

4.根据权利要求3所述的方法，其中所述第二编程电压在约14V至约22V的范围内。

5.根据权利要求4所述的方法，其中在每次第二编程操作中所述第二编程电压增加约0.1V至约2.0V。

6.一种操作闪速存储器装置的方法，该方法包括：

在所述闪速存储器装置的存储器单元上进行第一编程操作；

进行将所述存储器单元区分为第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的校验操作，其中

所述第一存储器单元的阈值电压低于第一比较电压；

所述第二存储器单元的阈值电压低于第二比较电压并高于所述第一比较电压；

所述第三存储器单元的阈值电压低于目标电压并高于所述第二比较电压，

所述第四存储器单元的阈值电压高于所述目标电压；以及

在所述第一存储器单元、所述第二存储器单元和所述第三存储器单元上进行第二编程操作，使得所述第一存储器单元到所述第三存储器单元的阈值电压增加，并且所述阈值电压的增量与其电平成反比。

7.根据权利要求6所述的方法，其中在所述第二编程操作中不增加具有高于所述目标电压的阈值电压的所述存储器单元的阈值电压。

8.根据权利要求6所述的方法，其中在所述第二编程操作中提供比在所述第一编程操作中施加的第一编程电压高的第二编程电压。

9.根据权利要求8所述的方法，其中所述第二编程电压被增加到约14V至约22V的范围内。

10.根据权利要求9所述的方法，其中在每次第二编程操作中所述第二编程电压增加约0.5V至约2.0V。

11.根据权利要求6所述的方法，其中所述目标电压和所述第一比较电压之间的电压差为约0.2V至约0.5V。

12.根据权利要求11所述的方法，其中所述第二比较电压被设定在所述第一比较电压和所述目标电压之间的中间电平处。

13.根据权利要求6所述的方法，其中在所述第二编程操作中对电连接到所述第四存储器单元的位线施加编程禁止电压，使得不进行对所述第四存储器单元的编程。

14.根据权利要求6所述的方法，其中逐步增加编程电压来重复进行所述校验操作和所述第二编程操作，直到每个存储器单元的阈值电压都高于所述目标电压。

15.一种操作闪速存储器装置的方法，该方法包括：

在所述闪速存储器装置的存储器单元上进行第一编程操作；

进行将所述存储器单元区分为第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的校验操作，其中

所述第一存储器单元的阈值电压低于第一比较电压；

所述第二存储器单元的阈值电压低于第二比较电压并高于所述第一比较电压，以及

所述第三存储器单元的阈值电压低于目标电压并高于所述第二比较电压；

所述第四存储器单元的阈值电压高于所述目标电压；以及

通过对电连接到所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元的第一位线、第二位线、第三位线和第四位线施加第一位线电压、第二位线电压、第三位线电压和第四位线电压来进行第二编程操作。

16.根据权利要求15所述的方法，其中在所述第二编程操作中不增加具有高于所述目标电压的阈值电压的所述存储器单元的阈值电压。

17.根据权利要求15所述的方法，其中在所述第二编程操作中提供比在所述第一编程操作中施加的第一编程电压高的第二编程电压。

18.根据权利要求17所述的方法，其中所述第二编程电压被增加到约14V至约22V的范围内。

19.根据权利要求18所述的方法，其中在每次第二编程操作中所述第二编程电压增加约0.5V至约2.0V。

20.根据权利要求15所述的方法，其中所述目标电压和所述第一比较电压之间的差为约0.2V至约0.5V。

21.根据权利要求20所述的方法，其中所述第二比较电压被设定在所述第一比较电压和所述目标电压之间的中间电平处。

22.根据权利要求15所述的方法，其中以与所述第一、第二、第三和第四存储器单元的所述阈值电压电平成比例的电平，分别对所述第一位线、所述第二位线、所述第三位线和所述第四位线施加所述第一位线电压、所述第二位线电压、所述第三位线电压和所述第四位线电压。

23.根据权利要求15所述的方法，其中以所述第一位线电压和所述第三位线电压的中间电平施加所述第二位线电压。

24.根据权利要求15所述的方法，其中在所述第二编程操作中对电连接到所述第四存储器单元的位线施加编程禁止电压，使得不进行对所述第四存储器单元的编程。

25.根据权利要求15所述的方法，其中逐步增加编程电压来重复进行所述校验操作和所述第二编程操作，直到每个存储器单元的阈值电压都高于所述目标电压。

Images