CN1719617A - 两端存储信息的双位闪存单元及其读取方法 - Google Patents
两端存储信息的双位闪存单元及其读取方法 Download PDFInfo
- Publication number
- CN1719617A CN1719617A CN 200510082812 CN200510082812A CN1719617A CN 1719617 A CN1719617 A CN 1719617A CN 200510082812 CN200510082812 CN 200510082812 CN 200510082812 A CN200510082812 A CN 200510082812A CN 1719617 A CN1719617 A CN 1719617A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- voltage
- bit line
- memory unit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种两端存储信息的双位闪存单元的读取方法，属于非挥发性半导体存储器技术领域。与传统的双位闪存读取方法相比，本发明通过衬底和位线的电压组合，在存储单元的沟道内形成足够宽的耗尽层，实现了能够有效读取双位闪存单元中任何一位信息的功能，而且因为读取时候的位线从传统的双位闪存单元的读取时候的1.5V降低到1V，大大地降低了共位线但未被选中的其他存储单元的泄漏电流，选中的存储单元的不同状态下的开关比也有5个数量级以上的提高。在相同工艺条件下，可以保证双位闪存单元的按比例缩小的能力，增加双位闪存技术的存储密度。
Description
技术领域
本发明属于非挥发性半导体存储器技术领域，具体涉及一种两端存储信息的闪存单元的读取方法。
背景技术
半导体存储器是半导体产业的重要组成部分，随着各种移动设备中对数据的存储要求的日益增大，对能在断电情况下仍然保存数据的非挥发性半导体存储器的需求也越来越大。闪存(Flash Memory)具有存储密度高，编程和擦除操作方便，可靠性高等特点，是发展最快的非挥发性半导体存储器。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展，它被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额。研制低功耗、大容量、数据访问速度高的闪存是闪存技术发展的目标。
最常见的闪存是多晶硅浮栅闪存。它的结构单元如图一所示，它包含2层多晶硅栅，上面一层多晶硅1引出接字线，是控制栅，用来控制单元的选通以及单元的编程读出等操作，下面的多晶硅栅7不引出，完全与外界隔绝，因此叫做浮栅。闪存单元是利用浮栅上的存储电荷改变控制栅对应的阈值电压，从而决定单元的存储内容。如果浮栅上没有存储电子电荷，控制栅对应一个较低的阈值电压VT；当浮栅上存储了电子电荷QFG(QFG＜0)，则控制栅阈值电压增大了ΔVT，
ΔVT＝-QFG/CFC (1)
其中CFC是浮栅相对控制栅的等效电容。这样在读取的时候，控制栅上加上一定的读取电压，浮栅中有电子的单元因为阈值电压高而不导通，就是存了信息“0”；当浮栅中没有存储电子的时候，阈值电压低，单元导通，就是存了信息“1”，如图二所示。
随着传统的CMOS超大规模集成电路技术的高速发展，闪存技术也朝着低功耗，低工作电压和高存储密度的方向发展。采用每个闪存存储单元能够存储两位或者两位以上的技术极大的提高了闪存的存储密度。最近提出的两端存储信息的双位闪存技术包括NROM和镜位(Mirror-bit)闪存能够实现每单元存储两位数据，且具有寻址速度快，可靠性高的特点。它们的单元结构和多晶硅浮栅闪存结构类似，只是采用氮化硅层作为存储电荷的浮栅。因为氮化硅利用陷阱存储电荷，电荷是不连续分布的。存储的电荷的不连续分布的另外一个重要的应用是可以使得信息(电子)分别存储在每个单元的两端，从而达到每单元存储两位数据的功能。如图三所示，这两种技术的存储单元采用沟道热电子注入编程方式，可以使得电子9存储在源漏上方的氮化硅8中，具有区域化的特点，擦除采用源漏产生的热空穴注入方式。这两种技术通常的读取方法为：读取的时候采用反向读取，如图四所示，即如果要读取原来编程时漏端上方的那位数据10，则读取的时候把原来编程时的漏端当源端接地，而原来的源端当漏端接位线电压VD，控制上接一个读取电压VR，衬底接地。反过来，为了读另外一位数据的状态，则要再次把源漏端掉过来。但是这种读取方法存在一个弊端是：位线偏压比一般闪存单元读取时的位线的电压偏置(约为1V)要高，为1.5V左右。需要高的位线电压偏置是为了在读取的时候，存储单元的漏端和沟道的PN结处于一个较高的反向偏置下，从而使得靠近漏端一侧沟道内的耗尽层13比低漏电压偏置时的耗尽层12宽，这样把漏端上方的存储的电荷9的影响屏蔽掉，因此读取的数据是由源端上方的氮化硅中存储的电荷决定的。这种高位线电压偏置的读取方法带来的影响是由于漏端导致势垒降低效应更加明显，导致未被选中的但是共位线的存储单元的泄漏电流增大，使得每根位线上可以串联的存储单元的数目收到限制，而且对存储单元尺寸缩小提出减小泄漏电流的更苛刻的要求。在嵌入式闪存的应用中，因为到90纳米的技术代CMOS逻辑电路的工作电压已经降为1.2V，因此高的位线偏压要求在读取的时候采用电荷泵的外围电路来增加电压，从而影响了读取速度。
发明内容
本发明提供一种两端存储信息的双位闪存单元及其读取方法，通过电压脉冲组合，从而实现了在反向读取的同时，可以减小位线的电压到1V并能有效地屏蔽另外一位信息的影响，大大地减小了未选中但是共位线的其他闪存单元的泄漏电流。
本发明的技术内容：一种两端存储信息的双位闪存单元，包括：接负偏压的衬底、源区、漏区、氮化硅浮栅以及多晶硅控制栅，氮化硅浮栅位于源区、漏区上方，电子存储在氮化硅浮栅的两端，根据存储数据的状态，源区或漏区接有位线，位线接正偏压，控制栅接读取电压。
一种两端存储信息的双位闪存单元的读取方法，对双位闪存单元采用反方向读取方式，衬底接负偏压，源区或漏区接有位线，位线接正偏压，控制栅接读取电压，读取的时候，采用负的衬底电压和正的位线电压组合，在闪存单元的沟道内形成足够宽的耗尽层。
存储单元的衬底接负偏压范围可为-0.5V到-1.5V之间。
位线接正偏压，范围可为0.8V到1V之间。
本发明的技术效果：在读取的时候，衬底接负电压(约为-1V)，源端接地，漏端位线的电压偏置约为1V，从而使得产生足够宽的漏端沟道内耗尽层宽度所需的高漏压分成正的漏电压和负的沟道电压两部分组成，这样降低位线电压，减小位线上其他存储单元的泄漏电流，同时保持有效屏蔽漏端所存信息的效果。
本发明可以使得两端存储信息的双位闪存单元(NROM和镜位闪存)未选中但是共位线的闪存单元的泄漏电流减小4个数量级，而且在相同的编程和擦除状态下，阈值窗口比原来的阈值窗口增大10％。由于减小了同一位线上未被选择的闪存单元的泄漏电流，且这种读取方法和工艺无关，因此可以应用到每一个技术代的双位闪存技术中，增加位线上可以串联的单元数，在很大程度上解决了缩小存储单元尺寸带来的泄漏电流的问题，使得双位闪存技术中可以持续按比例缩小，增加闪存的存储密度，从而降低存储成本。
附图说明
下面结合附图，对本发明做出详细描述。
图1为现有闪存存储单元的结构示意图；
图2为现有闪存单元的阈值漂移和浮栅中存储电荷的关系示意图；
图3为两端存储信息的双位闪存单元(NROM和镜位闪存)结构示意图；
图4为两端存储信息的双位闪存单元的读取原理示意图；
其中，1-多晶硅控制栅；2-阻挡氧化层；3-隧穿氧化层；4-源；5-衬底；6-漏；7-多晶硅浮栅；8-氮化硅层；9-存储的电子；10-要读取的那位的信息；11-另外一位的信息；12-高漏电压时的耗尽区范围；13-低漏电压时的耗尽区范围。
图5为本发明读取方法的结构示意图；
01-控制栅所接的读取电压VR；02-衬底所接的负偏压VSUB；03-漏端位线所接的电压VD；04-漏端沟道内的耗尽区范围；05-要读取位于的源端上方的信息；06-位于漏端上方需要屏蔽的另外一位的信息；
图6为本发明读取方法和现有读取方法的泄漏电流(Ioff)的比较；
图7为本发明读取方法和现有读取方法的开关电流比(Ion/Iof)的比较；
001-当衬底接地Vsub＝0V；002-当衬底接负偏压Vsub＝-0.5V；003-当衬底接负偏压Vsub＝-1.0V；004-当衬底接负偏压Vsub＝-1.5V。
具体实施方式
参考图五，本发明两端存储信息的双位闪存单元与现有两端存储信息的双位闪存单元的区别在于：存储单元的控制栅所接的读取电压为VR(可根据不同的存储要求而取不同的值)，衬底所接负偏压VSUB，可为-0.5V到-1.5V之间，漏端位线所接的电压VD，可为0.8V到1V之间。在读取时，在漏端和沟道PN结上的方向偏置电压就由漏端的位线电压03和衬底的负偏电压02共同贡献，使得靠近漏端一侧的沟道内耗尽区范围04能够有效地屏蔽另外一位的信息06，因此可以读出所需读取的那位信息05。同样的，如果需要读出06的信息，屏蔽05的影响，只需将原来接地的源端接位线，漏端接地，衬底和位线电压都不变。
图六和图七是本发明和原有读取方法的效果比较结果图，001是原有读取方法的情况，此时衬底接地Vsub＝0V；002，003和004是当衬底的负偏压分别为Vsub＝-0.5V，-1.0V和-1.5V的情形。图6表明，003情形所示的位线电压VD为1.0V，衬底偏压为Vsub＝-1.0V的本发明读取方法所导致的单个共位线但未被选中的存储单元泄漏电流Ioff比001情形所示的位线电压VD为1.5V，衬底偏压为Vsub＝0V原来的读取方法所导致的泄漏电流小4个数量级。这表明本发明中因为读取时候位线电压的降低，可以有效地降小泄漏电流的影响。从图7可以看出003情形所示的位线电压VD为1.0V，衬底偏压为Vsub＝-1.0V的本发明读取方法对开态和关态存储单元读出的开关电流比Ion/Ioff比001情形所示的位线电压VD为1.5V，衬底偏压为Vsub＝0V原来的读取方法所读出的开关电流比大5个数量级。这说明本发明通过衬底和位线的电压偏置组合的读取方法能够有效地屏蔽另外一位信息的影响，可以很好地区分两端存储信息的双位存储单元的逻辑状态。
在双位闪存技术中，由于读取时候位线的高电位引起的漏压导致势垒降低(DIBL)效应使得共位线但未被选中的存储单元的泄漏电流增加是限制双位闪存单元缩小尺寸的主要障碍之一。本发明能够使得双位闪存技术在读取的时候，把位线降低到1V左右，有效地降低了泄漏电流的影响，从而增强了双位闪存的按比例缩小能力，保证了增加双位闪存的存储密度，降低存储成本的可行性。
Claims (4)
1、一种两端存储信息的双位闪存单元，包括：接负偏压的衬底、源区、漏区、氮化硅浮栅以及多晶硅控制栅，氮化硅浮栅位于源区、漏区上方，电子存储在氮化硅浮栅的两端，根据存储数据的状态，源区或漏区接有位线，位线接正偏压，控制栅接读取电压。
2、一种两端存储信息的双位闪存单元的读取方法，其特征在于：对双位闪存单元采用反方向读取方式，衬底接负偏压，源区或漏区接有位线，位线接正偏压，控制栅接读取电压，读取的时候，采用负的衬底电压和正的位线电压组合，在闪存单元的沟道内形成足够宽的耗尽层。
3、如权利要求2所述的两端存储信息的双位闪存单元的读取方法，其特征在于：存储单元的衬底接负偏压范围为-0.5V到-1.5V之间。
4、如权利要求2或3所述的两端存储信息的双位闪存单元的读取方法，其特征在于：位线接正偏压，范围为0.8V到1V之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510082812 CN1719617A (zh) | 2005-07-08 | 2005-07-08 | 两端存储信息的双位闪存单元及其读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510082812 CN1719617A (zh) | 2005-07-08 | 2005-07-08 | 两端存储信息的双位闪存单元及其读取方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1719617A true CN1719617A (zh) | 2006-01-11 |
Family
ID=35931402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510082812 Pending CN1719617A (zh) | 2005-07-08 | 2005-07-08 | 两端存储信息的双位闪存单元及其读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1719617A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101432820A (zh) * | 2006-04-05 | 2009-05-13 | 斯班逊有限公司 | 用于擦除及程序化内存器件的方法 |
| CN101441892A (zh) * | 2007-11-21 | 2009-05-27 | 海力士半导体有限公司 | 操作闪速存储器装置的方法 |
| CN101178932B (zh) * | 2006-11-06 | 2012-01-25 | 旺宏电子股份有限公司 | 读取双位存储单元的方法 |
-
2005
- 2005-07-08 CN CN 200510082812 patent/CN1719617A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101432820A (zh) * | 2006-04-05 | 2009-05-13 | 斯班逊有限公司 | 用于擦除及程序化内存器件的方法 |
| CN101178932B (zh) * | 2006-11-06 | 2012-01-25 | 旺宏电子股份有限公司 | 读取双位存储单元的方法 |
| CN101441892A (zh) * | 2007-11-21 | 2009-05-27 | 海力士半导体有限公司 | 操作闪速存储器装置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429767B2 (en) | High performance multi-level non-volatile memory device | |
| CN100477231C (zh) | 存储单元以及电荷陷入层存储单元的阵列的操作方法 | |
| US6504755B1 (en) | Semiconductor memory device | |
| US20110038214A1 (en) | Gate-separated type flash memory with shared word line | |
| US7420844B2 (en) | Non-volatile semiconductor memory device | |
| CN103794250A (zh) | 一种存储单元的操作方法及具有该存储单元的集成电路 | |
| KR20040068552A (ko) | 반도체 디바이스 | |
| CN1790717A (zh) | 非挥发性存储单元以及相关操作方法 | |
| CN101490837B (zh) | 非易失性半导体存储器及其驱动方法 | |
| CN1277314C (zh) | 互补非易失性存储电路 | |
| KR100666184B1 (ko) | 하부 비트라인들과 상부 비트라인들이 전압제어블락을공유하는 3-레벨 불휘발성 반도체 메모리 장치 | |
| US6304484B1 (en) | Multi-bit flash memory cell and programming method using the same | |
| US20020163031A1 (en) | Dual-bit flash memory built from a discontinuous floating gate | |
| CN1937078B (zh) | 多重操作模式的非易失性存储器 | |
| CN1719617A (zh) | 两端存储信息的双位闪存单元及其读取方法 | |
| US6751125B2 (en) | Gate voltage reduction in a memory read | |
| JP5640848B2 (ja) | 不揮発性半導体メモリ | |
| CN101124672B (zh) | 非易失性半导体存储装置 | |
| US6504759B2 (en) | Double-bit non-volatile memory unit and corresponding data read/write method | |
| US7312495B2 (en) | Split gate multi-bit memory cell | |
| CN101667582B (zh) | 一种浮栅为sonos结构的闪存 | |
| CN101677017A (zh) | 一种存储器阵列中的非挥发存储单元的运作方法 | |
| US20080057643A1 (en) | Memory and method of reducing floating gate coupling | |
| CN102789812A (zh) | 基于阻变栅介质的nor型存储单元、阵列以及其操作方法 | |
| KR20090012932A (ko) | 불휘발성 메모리 장치 및 프로그래밍 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |