CN1277314C

CN1277314C - 互补非易失性存储电路

Info

Publication number: CN1277314C
Application number: CN02103097.9A
Authority: CN
Inventors: 宫城雅记
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2001-02-13
Filing date: 2002-02-10
Publication date: 2006-09-27
Anticipated expiration: 2022-02-10
Also published as: TW518762B; US6515907B2; US20020110022A1; CN1371129A; JP2002237191A

Abstract

一种利用FLOTOX(浮栅隧道氧化物)型电可重写存储元件的非易失性存储电路，包括：经第一行选择晶体管和列选择晶体管连接到第一非易失性存储元件的漏极的第一数据线，经第二行选择晶体管和列选择晶体管连接到第二非易失性存储元件的漏极的第二数据线；其中第一非易失性存储元件的栅极连接到第二非易失性存储元件的漏极；第二非易失性存储元件的栅极连接到第一非易失性存储元件的漏极；第一数据线经第一电流负载电路与读出放大器电路的第一输入端相连；第二数据线经第二电流负载电路与读出放大器电路的第二输入端相连；第一非易失性存储元件的源极和第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以及以存储连续构成互补对的正负逻辑状态的方式同时利用第一和第二非易失性存储元件来存储1位数据。

Description

互补非易失性存储电路

技术领域

本发明一般涉及电可重写非易失性存储电路。更具体地说，本发明针对能够缩短数据重写时间的FLOTOX(浮栅隧道氧化物)型非易失性存储电路。

技术背景

图5中示出一种传统的FLOTOX型非易失性存储器。在这种FLOTOX型非易失性存储器中，由电压比较电路构成的读出放大器电路1把连接到各电流负载电路的一个实存储元件6两端的端电压与一个虚存储元件12两端的端电压相比较，以便判断数据等于“0”还是等于“1”。电流负载电路分别由NMOS(N型金属氧化物半导体)晶体管2和3、以及NMOS晶体管8和9构成。

现在参考附图对这种传统非易失性存储电路进行描述。

实存储元件6可以有两个值，也就是说，增强状态和耗尽状态。“IN+”的电压随该实存储元件6的状态而变化，并且这个“IN+”相当于读出放大器电路1设在实存储单元6一方的输入节点。结果，将此电压与相当于该读出放大器电路1设在虚单元一方的另一个输入节点的“IN-”的参考电压相比较，以便判断数据等于“0”还是“1”。

此时，在实存储单元6的控制栅上加偏置电压(CGBIAS)。该偏置电压大致等于在实存储单元6进入增强状态时的阈值电压与实存储单元6进入耗尽状态时的另一阈值电压之间定义的中间值。

实存储元件6通过同时操作列选择晶体管4和行选择晶体管5从存储阵列中存在的大量存储单元中选择所需的1位。在这种情况下，当采用串行输入/输出型非易失性存储器时，可能还要另外采用位选择晶体管。一般而言，在利用这种FLOTOX型非易失性存储器构成阵列的情况下，一对实存储元件6和行选择晶体管5(即选择栅晶体管)同时组成的两个元件可起到1位存储单元的作用。

在数据写入FLOTOX型存储单元的情况下，当存储单元进入增强状态时，将控制栅设置在18V到22V的高电压，同时将漏极设置为0V，使得利用FN(福勒-诺德海姆隧穿)隧道电流、经由厚度大约为80到120埃的隧道氧化膜、将电子注入浮栅。为了让存储单元进入耗尽状态，将控制栅设置为0V，并将漏极设置为18V到22V的高电压，使得类似地利用FN隧道电流将空穴注入浮栅。

当大约10到12V的电场加在隧道氧化膜上时，开始出现FN隧道电流，而这个FN隧道电流的大小随隧道氧化膜的厚度而定。

此时，为了让存储单元进入耗尽状态，一旦该存储单元进入增强状态而此后、为了避免在数据写操作期间源极和漏极之间出现漏电流，必须将高电压加在漏极上。在把数据写入存储单元时，由于对以前写入该存储单元的数据未作明确定义，作为写序列，执行所谓的“擦除周期”。也就是说，开始，存储单元无一例外地必须进入增强状态。此后，仅在将要在所谓的“写周期”中进入耗尽状态的存储单元的漏极上加高电压。

一般而言，当把数据连续重写到FLOTOX型非易失性存储器时，其隧道氧化膜的膜质量会退化，增强状态的阈值与耗尽状态的阈值之间的差距会逐渐减小。最终，这个隧道氧化膜会损坏，使得无法读和写数据。而且，在这种已写入数据的存储单元中，已经储存在浮栅中的电子电荷会逐渐被抽出。特别是在高温条件下，这些电子电荷会明显消失。结果，增强状态的阈值电压与耗尽状态的阈值电压之间的差距变小，最终读出放大器无法读出数据。因此，当把数据写入非易失性存储器时，考虑到这些条件，应该以这样的方式深入地写入数据、使得增强状态与耗尽状态两者的阈值电压之间差距可变得足够大。此时，数据可重写次数和数据写入深度可取决于写数据时所加的高电压。数据的写入电压增大时，数据的写入深度变得足够深，同时也增加了读出放大器读取所用到的容差。但是，增加了给予隧道氧化膜的应力，并且减少了总的数据可重写次数。相反，若减小数据写入电压，由于减小了加至隧道氧化膜的应力，所以增加了总的数据可重写次数。但是，数据的写入深度变浅。换言之，由于耗尽状态与增强状态的阈值电压之间的差异小，使得输入设在实存储单元一方的读出放大器的输入电压、与输入设在虚单元一方的另一读出放大器的另一输入电压之间的差异减小。结果，数据读取速度被延迟。在最坏的情况下，无法从非易失性存储器中读出数据。

由于总的数据可重写次数与数据写入深度之间存在这种折衷的关系，因此传统的FLOTOX型非易失性存储器具有这种局限性。也就是说，选择用于写数据的高电压为18V到22V，而总的数据可重写次数限制在100000次，最多1000000次。

同时，由于传统的非易失性存储器需要由擦除周期和写周期构成的两个程序、以便把数据写入非易失性存储器，因此延长了数据写入时间。

发明内容

本发明是为解决上述问题而做出的，因此其目的是提供一种非易失性存储电路。也就是说，根据本发明的第一方面的非易失性存储电路的特征在于，这种利用FLOTOX型电可重写非易失性存储元件的非易失性存储电路包括：第一数据线，它至少经第一单选择晶体管连接第一非易失性存储元件的漏极；以及第二数据线，它至少经第二单选择晶体管连接第二非易失性存储元件的漏极；其中：第一非易失性存储元件的栅极连接到第二非易失性存储元件的漏极；第二非易失性存储元件的栅极连接到第一非易失性存储元件的漏极；第一数据线同时连接到第一电流负载电路和读出放大器电路的第一输入端；第二数据线同时连接到第二电流负载电路和所述读出放大器电路的第二输入端；第一非易失性存储元件的源极和第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以存储连续构成互补对的正负逻辑状态的方式、同时利用第一非易失性存储元件和第二非易失性存储元件来存储1位数据。因此，即使非易失性存储元件在耗尽状态下的阈值电压与非易失性存储元件在增强状态下的阈值电压之间的差异很小，也必定能够高速地从中读取数据。

同时，根据本发明的第二方面的非易失性存储电路的特征在于，这种FLOTOX型非易失性存储电路包括第一非易失性存储元件、第二非易失性存储元件、第一数据线以及第二数据线，其中：在写入数据时，在第一数据线和第二数据线上以下述方式同时加上互补电压，即在这些第一和第二数据线之一上加上大于或等于10V的高电压，而在其他数据线上加上0V电压，从而把构成互补对的正负逻辑状态同时存储到第一非易失性存储元件和第二非易失性存储元件中。因此，对于这种在写数据时变成耗尽状态的存储单元，该存储单元的前一状态必定为增强状态，所以不再需要擦除周期，因此可以高速地写入数据。

根据本发明的第三方面的非易失性存储电路的特征在于，这种利用FLOTOX型电可重写非易失性存储元件的非易失性存储电路包括：第一数据线，它至少经第一单选择晶体管连接到第一非易失性存储元件的漏极；以及第二数据线，它至少经第二单选择晶体管连接到第二非易失性存储元件的漏极；其中：第一非易失性存储元件的栅极连接到第二非易失性存储元件的漏极；第二非易失性存储元件的栅极连接到第一非易失性存储元件的漏极；第一数据线连接到锁存电路的第一输入端；第二数据线连接到锁存电路的第二输入端；第一非易失性存储元件的源极和第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以存储连续构成互补对的正负逻辑状态的方式，同时利用第一非易失性存储元件和第二非易失性存储元件来存储1位数据。结果，由于可以共用控制写数据所用高电压的电路和暂时锁存数据的锁存电路，所以可通过简单操作来写数据。同时，如果存储单元拥有足够高的电流驱动能力，则不再需要用于读数据的读出放大器电路，使得电路结构可以得到简化。

而且，根据本发明的第四方面的非易失型存储电路的特征在于，这种FLOTOX型非易失性存储电路包括第一非易失性存储元件、第二非易失性存储元件、第一数据线以及第二数据线，其中：选择加在锁存电路上的电源电压为大于或等于10V的这种电压；当写入数据时，在第一数据线和第二数据线上按下述方式加上互补电压，即，在这些第一和第二数据线之一上加上大于或等于10V的高电压，而在另一数据线上加上0V电压，由此，把构成互补对的正负逻辑状态同时存储到第一非易失性存储元件和第二非易失性存储元件中。结果，对于这种在写入数据时变成耗尽状态的存储单元，该存储单元的前一状态必定是增强状态，所以不再需要擦除周期，因此可以高速地写入数据。

而且，根据本发明的第五方面的非易失型存储电路的特征在于，这种FLOTOX型非易失性存储电路包括第一非易失性存储元件、第二非易失性存储元件、第一数据线以及第二数据线，其中：当写入数据时，加在数据线和控制栅上的高电压被选择为大于或等于12V、并且小于或等于18V。使加在隧道氧化膜上的高电压比先有技术中的低，以便减小写入数据时造成的应力。结果，总的数据可重写次数会比传统的非易失性存储电路多些。

本发明提供一种利用FLOTOX型电可重写存储元件的非易失性存储电路，它包括：第一数据线，它经第一行选择晶体管和第一列选择晶体管连接到第一非易失性存储元件的漏极；以及第二数据线，它经第二行选择晶体管和第二列选择晶体管连接到第二非易失性存储元件的漏极；其中：所述第一非易失性存储元件的栅极连接到所述第二非易失性存储元件的所述漏极；所述第二非易失性存储元件的栅极连接到所述第一非易失性存储元件的所述漏极；所述第一数据线经第一电流负载电路与读出放大器电路的第一输入端相连；所述第二数据线经第二电流负载电路与所述读出放大器电路的第二输入端相连；所述第一非易失性存储元件的源极和所述第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以及以存储连续构成互补对的正负逻辑状态的方式、同时利用所述第一非易失性存储元件和所述第二非易失性存储元件来存储1位数据。

本发明又提供一种利用FLOTOX型电可重写存储元件的非易失性存储电路，它包括：第一数据线，它经第一行选择晶体管和第一列选择晶体管连接到第一非易失性存储元件的漏极；以及第二数据线，它经第二行选择晶体管和第二列选择晶体管连接到第二非易失性存储元件的漏极；其中：所述第一非易失性存储元件的栅极连接到所述第二非易失性存储元件的所述漏极；所述第二非易失性存储元件的栅极连接到所述第一非易失性存储元件的所述漏极；所述第一数据线经第一控制晶体管连接到锁存电路的第一输入端；所述第二数据线经第二控制晶体管连接到所述锁存电路的第二输入端；所述第一非易失性存储元件的源极和所述第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以及以存储连续构成互补对的正负逻辑状态的方式、同时利用所述第一非易失性存储元件和所述第二非易失性存储元件来存储1位数据。

附图说明

为了更好地理解本发明，参考结合附图来看的详细描述，图中：

图1是表示根据本发明的实施例1的非易失性存储电路结构的电路图；

图2是表示根据本发明的实施例2的非易失性存储电路结构的电路图；

图3是表示根据本发明的实施例3的非易失性存储电路结构的电路图；

图4是用图表表示根据本发明实施例4的非易失性存储元件的重写特性的图示；以及

图5是说明传统非易失性存储电路的结构的电路图。

具体实施方式

现在参考附图，详细描述根据本发明的实施例1至4的非易失性存储电路。

实施例1

图1是说明根据本发明的实施例1的非易失性存储电路的内部结构的电路图。

根据本发明，用来在其中存储1位数据的存储单元以这样的方式安排，即第一FLOTOX型非易失性存储元件106和第二FLOTOX型非易失性存储元件112构成一对，并且以下述方式存储这1位数据，即当这些第一和第二FLOTOX型非易失性存储元件106和112之一进入耗尽状态时，其他存储元件进入增强状态。应当注意，尽管在图1的非易失性存储电路中只示出一对存储单元，但实际上其中设置了大量的存储单元对，并且可以通过同时操作列选择晶体管104/110和行选择晶体管105/111来选择所需要的存储单元对。

在从这个非易失性存储电路中读数据时，通过同时操作列选择晶体管104/110和行选择晶体管105/111来选择所需要的存储单元对，而且，由第一电流负载电路和第二电流负载电路同时向存储单元提供电流。第一电流负载电路由NMOS晶体管102和103组成，而第二电流负载电路由NMOS晶体管108和109组成。读数据时，RD(读)信号的电平被设置在“H(高)”电平，NMOS晶体管107和113进入导通(ON)状态，所以形成电流可通过其流经存储单元的这种通路。

当在第一和第二电流负载电路的NMOS晶体管103和109的栅极上同时加上大约2V的恒定电压时，电压被箝位，以便在读数据时，在Bit(位)线、BitX线、Data(数据)线以及DataX线上加上过高的电压，而存储在存储单元中的电子电荷不会被抽出。

这时，例如，当非易失性存储元件106进入耗尽状态，而非易失性存储元件112进入增强状态时，因为电流流经非易失性存储元件106，图中所示Bit线和Data线的电位会变得低于图中所示BitX线和DataX线的电位，所以读出放大器电路101输出具有“H”电平的信号。由于处于耗尽状态下的非易失性存储元件106的栅极连接到处于增强状态下的非易失性存储元件112的漏极，并且没有电流流经这个非易失性存储元件112，则BitX线的电位被提高了，使得为非易失性存储元件106的栅极加了偏压。结果，非易失性存储元件106可使电流更容易在其间流过，使得Bit线和Data线的电位都更接近于0。相反，由于处于增强状态的非易失性存储元件112的栅极更接近于0，建立这种正反馈，使得这个非易失性存储元件112几乎不能使电流从中流过。结果，即使在这些非易失性存储元件106和112的写操作浅、其阈值电压间的差异小的情况下，由于建立了这种正反馈，因此可高速地读取数据。

在非易失性存储元件106进入增强状态、而非易失性存储元件112进入耗尽状态的情况下，Bit线和Data线、BitX线和DataX线之间的电位关系以与上面所说明的电位关系相反的方式建立。因此，读出放大器电路101输出具有“L(低)”电平的信号。

实施例2

图2是说明根据本发明的实施例2的非易失性存储电路内部结构的电路图。

在实施例1的非易失性存储电路中另外增设了两个写控制电路114和115，并且这些写控制电路114和115可以控制用来将数据写入实施例2的非易失性存储电路的高电压(Vpp)。

当数据写入这个非易失性存储电路时，RD信号的电平被设置为“L”电平，使得NMOS晶体管107和另一个NMOS晶体管113进入截止(OFF)状态，并且断开电流流经存储单元的源极侧的通路。当Data线的电位变成高电压时，DataX线被设置为0V，而当Data线的电位变成0V时，DataX线被设置为高电压，使得把互补数据同时写入了非易失性存储元件106和非易失性存储元件112。此时，对于加在Data线和DataX线上的高电压，尽管该高电压会取决于隧道氧化膜的厚度，还是需要至少10V或10V以上的高电压来提供FN隧道电流。

在图2中，未示出能够控制用于写入数据的高电压的写控制电路114和115的详细内容。但是，准确地讲，这些写控制电路114和115以这样的方式执行写控制，使得当读数据的电流负载电路被电隔离时，这种用于写数据的高电压(Vpp)就被加到非易失性存储元件的漏极所连的这种数据线(即Data线或DataX线)上。此非易失性存储器会进入耗尽状态。

由于非易失性存储元件106和112的源极都变成高阻抗，数据写入操作可在一个高电压施加周期中完成，而无需考虑数据写入前存储单元的状态。结果，与传统FLOTOX型非易失性存储电路相比，可以在短的时间周期内重写数据。

实施例3

图3是表示根据本发明实施例3的非易失性存储电路内部结构的电路图。

在把数据写入实施例3的非易失性存储电路的情况下，在电压(Vcc)低于或等于10V时，所需数据先被锁存在锁存电路116中，然后，由于锁存电路的电源电压一直增大到高电压(Vpp)，所以可以把该数据存储到存储单元中。

读数据时，可以按照与实施例1类似的方式、通过读出放大器电路读出Data线和DataX线两者之间的电位差。如果在耗尽状态下被操作的非易失性存储元件具有足够高的电流驱动能力而且可以逆转锁存电路116锁存的数据，则不再需要读出放大器电路，同时，用于写入数据的锁存电路和数据读取电路可以共用，以使其简单。这种加到NMOS晶体管103和109的栅极上、被称为“RDBIAS”的信号被选定为大约2V，类似于实施例中读数据的情况，所述NMOS晶体管103和109把锁存电路116与Data线和DataX线隔离。在存储单元中存储的电子电荷不会被多余地抽出的同时，可以从存储单元中读出所需数据。在写入数据时，RDBIAS信号增大到高电压(Vpp)，以便控制、使得加在存储单元上的电压不被箝位。

实施例4

图4是用图表表示根据本发明实施例4的非易失性存储电路的重写特性的图示。图示的横坐标表示数据重写次数，而纵坐标的上半部分表示存储元件进入增强状态时的阈值电压，纵坐标的下半部分表示存储元件进入耗尽状态时可能提供的电流值。一般而言，当FLOTOX型非易失性存储器的数据写入电压(Vpp)被降低时，由于减小了加在隧道氧化膜上的应力，因此增加了总的数据可重写次数。而数据写入深度变浅，FLOTOX型非易失性存储器进入增强状态时的阈值电压降低，并且此非易失性存储器进入耗尽状态时其电流值也减小。

在传统FLOTOX型非易失性存储电路中，数据写入电压(Vpp)被选择得高于或等于18V，以便确保足够高的阈值电压以及单元电流的容差。相反，根据本实施例，当数据写入电压(Vpp)被选择得低于或等于18V时，可以降低对存储单元而言的应力，并且还可增加总的数据重写次数。

在传统存储单元结构和读出放大器电路中，当数据写入深度较浅时，数据读取速度会变慢，或者在最坏的情况下数据无法从存储单元中读出。相反，正如本实施例的非易失性存储电路中说明的，由于彼此具有互补关系的数据被输入到读出放大器电路，即使数据写入深度很浅，也可在读出放大器的输入端产生足够高的电位差。因此，肯定可以高速地从存储单元中读出数据。

类似地，在本实施例中，最好是，在高于或等于12V且低于或等于18V的数据写入电压Vpp下写入数据，以便在一段实际的持续时间内、利用FN隧道电流、经由隧道氧化膜、相对于浮栅注入和/或抽出电子电荷。

如前面详细描述的，根据本发明的非易失性存储电路，若在该非易失性存储电路中准备了两组1位的单元，彼此具有互补关系的数据被写入这两个单元。结果，可以高速地从这些单元中读出数据，并且，高电压的数据写入电压可以选择得低于传统非易失性存储电路的相应电压。同时，与传统非易失性存储电路相比，总的数据可重写次数延长了。此外，由于本发明的非易失性存储电路不再需要擦除周期，因此可以缩短单个的高电压写入数据的时间。在传统非易失性存储电路中，此擦除周期是在重写数据时执行的，也就是说，工作时非易失性存储元件曾进入增强状态。

Claims

1.一种利用FLOTOX(浮栅隧道氧化物)型电可重写存储元件的非易失性存储电路，它包括：

第一数据线，它经第一行选择晶体管和第一列选择晶体管连接到第一非易失性存储元件的漏极；以及

第二数据线，它经第二行选择晶体管和第二列选择晶体管连接到第二非易失性存储元件的漏极；其中：

所述第一非易失性存储元件的栅极连接到所述第二非易失性存储元件的所述漏极；

所述第二非易失性存储元件的栅极连接到所述第一非易失性存储元件的所述漏极；

所述第一数据线经第一电流负载电路与读出放大器电路的第一输入端(IN+)相连；

所述第二数据线经第二电流负载电路与所述读出放大器电路的第二输入端(IN-)相连；

所述第一非易失性存储元件的源极和所述第二非易失性存储元件的源极都分别经开关晶体管连接到地电位；以及

以存储连续构成互补对的正负逻辑状态的方式、同时利用所述第一非易失性存储元件和所述第二非易失性存储元件来存储1位数据。

2.如权利要求1所述的利用FLOTOX型电可重写存储元件的非易失性存储电路，其特征在于包括：

所述第一非易失性存储元件；

所述第二非易失性存储元件；

所述第一数据线；以及

所述第二数据线；其中：

当写入数据时，在所述第一数据线和所述第二数据线上以这样的方式加上互补电压，即在这些第一和第二数据线之一上加上大于或等于10V的高电压，而在另一数据线上加上0V电压，从而把构成互补对的正负逻辑状态同时存储到所述第一非易失性存储元件和所述第二非易失性存储元件中。

3.一种利用FLOTOX型电可重写存储元件的非易失性存储电路，它包括：

所述第一数据线经第一控制晶体管连接到锁存电路的第一输入端；所述第二数据线经第二控制晶体管连接到所述锁存电路的第二输入端；

4.如权利要求3所述的利用FLOTOX型电可重写存储元件的非易失性存储电路，其特征在于包括：

所述第一非易失性存储元件；

所述第二非易失性存储元件；

所述第一数据线；以及

所述第二数据线；其中：

加在所述锁存电路上的电源电压被选择成大于或等于12V而小于或等于18V的电压；以及

当写入数据时，在所述第一数据线和所述第二数据线上以这样的方式加上互补电压，即在这些第一和第二数据线之一上加上大于或等于12V而小于或等于18V的高电压，而在另一数据线上加上0V电压，从而把构成互补对的正负逻辑状态分别存储在所述第一非易失性存储元件和所述第二非易失性存储元件中。

5.如权利要求1所述的利用FLOTOX型电可重写存储元件的非易失性存储电路，其特征在于包括：

所述第一非易失性存储元件；

所述第二非易失性存储元件；

所述第一数据线；以及

所述第二数据线；其中：

在写入数据时，加在所述数据线和非易失性存储元件的所述栅极上的高电压被选择为大于或等于12V而小于或等于18V。