JP4795660B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4795660B2 JP4795660B2 JP2004284123A JP2004284123A JP4795660B2 JP 4795660 B2 JP4795660 B2 JP 4795660B2 JP 2004284123 A JP2004284123 A JP 2004284123A JP 2004284123 A JP2004284123 A JP 2004284123A JP 4795660 B2 JP4795660 B2 JP 4795660B2
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- gate electrode
- gate
- semiconductor device
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 238000003860 storage Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 50
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- 125000006850 spacer group Chemical group 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000010354 integration Effects 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 11
- 239000002784 hot electron Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229940036310 program Drugs 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
電荷蓄積用絶縁膜が書換回数に応じて劣化する。このようなことから、MONOS型不揮発性記憶素子では、消去動作時における電荷蓄積用絶縁膜の劣化により書換回数が制限されている。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明によれば、不揮発性記憶素子を有する半導体装置の高集積化及び書換回数向上を図ることができる。
図1は、マイクロ・コンピュータの平面レイアウト図、
図2は、図1のマイクロ・コンピュータに搭載されたプログラム用不揮発性メモリ・モジュールの一部を示す等価回路図、
図3は、図1のマイクロ・コンピュータに搭載されたプログラム用不揮発性メモリ・モジュールの一部を示す模式的平面図、
図4は、図3のa−a'に沿う模式的断面図、
図5は、図3のb−b'線に沿う模式的断面図、
図6は、図3のc−c'線に沿う模式的断面図、
図7は、図1のマイクロコンピュータに搭載されたデータ用不揮発性メモリ・モジュールの一部を示す模式的平面図、
図8は、図1のマイクロ・コンピュータに搭載されたデータ用不揮発性メモリ・モジュールの一部を示す模式的平面図、
図9は、図8のd−d'線に沿う模式的断面図、
図10は、図8のe−e'線に沿う模式的断面図、
図11は、図8のf−f'線に沿う模式的断面図、
図12は、図1のマイクロ・コンピュータを搭載したICカードを示す模式的平面図である。
このように構成されたマイクロ・コンピュータ20aは、図12に示すように、非接触型のICカード30に搭載される。
図13は、書換回数と書換時間との関係を示す図であり、図14は、消去動作による電荷蓄積用絶縁膜の劣化モデルを示す図である。
このように、本実施例1によれば、マイクロ・コンピュータ20aの書換回数向上及び高集積化を図ることができる。
図17は、マイクロ・コンピュータの平面レイアウト図、
図18は、図17の不揮発性メモリ・モジュールの一部を示す等価回路図、
図19は、図17の不揮発性メモリ・モジュールの一部を示す模式的平面図、
図20は、図19のg−g'線に沿う模式的断面図である。
図21は、図19のh−h'線に沿う模式的断面図である。
また、センスアンプSAがプログラムデータの記憶に使用される不揮発性記憶素子Qm1と、処理データ用の記憶に使用される不揮発性記憶素子Qm2で共通となる構成であるため、実施例1と比較して、不揮発性メモリモジュールの微細化を図ることが出来る。
図22は、マイクロ・コンピュータに搭載されたプログラム用不揮発性メモリ・モジュールの一部を示す模式的平面図、
図23は、図22のi−i'線に沿う模式的断面図、
図24は、図22のj−j'線に沿う模式的断面図、
図25は、図22のk−k'線に沿う模式的断面図、
図26は、マイクロ・コンピュータに搭載されたデータ用不揮発性メモリ・モジュールの一部を示す模式的平面図、
図27は、図26のl−l'線に沿う模式的断面図、
図28は、図26のm−m'線に沿う模式的断面図、
図29は、図26のn−n'線に沿う模式的断面図である。
本実施例3の不揮発性記憶素子Qm3は、メモリ・ゲート電極MG下のチャネル形成領域側(基板1側)から電荷蓄積用絶縁膜5の窒化シリコン膜5b中にホットエレクトロンを注入することによってデータの書き込みが行われ、電荷蓄積用絶縁膜5の下層の酸化シリコン膜5aを通過させて、メモリ・ゲート電極MG下のチャネル形成領域側(基板1側)から電荷蓄積用絶縁膜5の窒化シリコン膜5b中にホットホールを注入させることによってデータの書き換えが行われる。このような不揮発性記憶素子Qm3では、前述の不揮発性記憶素子Qm1と同様に、1000回前後にて書換時間が桁で遅くなるため、製品としての書換動作ができなくなってしまう。これは、消去動作時に電荷蓄積用絶縁膜が劣化することに起因するとされている。不揮発性記憶素子Qm3は、ソース領域端からのホットホール注入によってデータの消去を行っているため、図30に示すように、主に酸化シリコン膜5aが劣化するものと考えられる。
図31は、不揮発性メモリ・モジュールの一部を示す等価回路図、
図32は、図31の不揮発性メモリ・モジュールの一部を示す模式的平面図、
図33は、図32のo−o'線に沿う模式的断面図、
図34は、図32のp−p'線に沿う模式的断面図、
図35は、図32のq−q'線に沿う模式的断面図、
図36は、図31の不揮発性メモリ・モジュールへのサブビット線の接続を示す模式的平面図である。
20a,20b…マイクロ・コンピュータ(半導体装置)、21…プログラム用不揮発性メモリ・モジュール、22…データ用不揮発性メモリ・モジュール、23…周辺回路モジュール、24…RAMモジュール、25…論理演算回路モジュール、26…不揮発性メモリ・モジュール、
41…p型半導体領域、42…ゲート絶縁膜、43…p型半導体領域、44…n型半導体領域、45…サイドウォールスペーサ、46a,46b…n型半導体領域、
CG…コントロール・ゲート電極、MG…メモリ・ゲート電極、Mc1,Mc2…メモリセル、Qm1〜Qm7…不揮発性記憶素子。
Claims (15)
- 半導体基板の主面に電荷蓄積用絶縁膜を介在してゲート電極が設けられた第1及び第2の不揮発性記憶素子を有し、
前記第1の不揮発性記憶素子は、プログラムを構成するデータの記憶に使用され、
前記第2の不揮発性記憶素子は、前記プログラムの実行によって処理されたデータの記憶に使用され、かつ、ゲート幅が前記第1の不揮発性記憶素子のゲート幅よりも広いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記電荷蓄積用絶縁膜は、窒化膜を含む膜であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1及び第2の不揮発性記憶素子の各々のゲート電極は、ゲート配線の一部で形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の不揮発性記憶素子のゲート電極は、第1のゲート配線の一部で形成され、
前記第2の不揮発性記憶素子のゲート電極は、前記第1のゲート配線とは異なる第2のゲート配線の一部で形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1及び第2の不揮発性記憶素子のゲート幅は、前記半導体基板の主面に形成された素子分離領域で規定されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1及び第2の不揮発性記憶素子の各々のゲート電極は、メモリ・ゲート電極であり、
前記第1及び第2の不揮発性記憶素子の各々は、前記半導体基板の主面上にゲート絶縁膜を介在して設けられたコントロール・ゲート電極を有することを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第2の不揮発性記憶素子のメモリ・ゲート電極下におけるゲート幅は、前記第1の不揮発性記憶素子のメモリ・ゲート電極下におけるゲート幅よりも広いことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第2の不揮発性記憶素子のコントロール・ゲート電極下におけるゲート幅は、前記第1の不揮発性記憶素子のコントロール・ゲート電極下におけるゲート幅よりも広いことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第2の不揮発性記憶素子のメモリ・ゲート電極下におけるゲート幅は、前記第1の不揮発性記憶素子のメモリ・ゲート電極下におけるゲート幅よりも広く、
前記第2の不揮発性記憶素子のコントロール・ゲート電極下におけるゲート幅は、前記第1の不揮発性記憶素子のコントロール・ゲート電極下におけるゲート幅よりも広いことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第1及び第2の不揮発性記憶素子の各々のメモリ・ゲート電極下におけるゲート幅、並びに前記第1及び第2の不揮発性記憶素子の各々のコントロール・ゲート電極下におけるゲート幅は、前記半導体基板の主面に形成された素子分離領域で規定されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第1及び第2の不揮発性記憶素子の各々のメモリ・ゲート電極は、第1のゲート配線の一部で形成され、
前記第1及び第2の不揮発性記憶素子の各々のコントロール・ゲート電極は、第2のゲート配線の一部で形成されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第1の不揮発性記憶素子のメモリ・ゲート電極は、第1のゲート配線の一部で形成され、
前記第2の不揮発性記憶素子のコントロール・ゲート電極は、第2のゲート配線の一部で形成され、
前記第2の不揮発性記憶素子のメモリ・ゲート電極は、前記第1のゲート配線とは異なる第3のゲート配線の一部で形成され、
前記第2の不揮発性記憶素子のコントロール・ゲート電極は、前記第2のゲート配線とは異なる第4のゲート配線の一部で形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記電荷蓄積用絶縁膜は、窒化膜を含む膜で形成され、
前記第1及び第2の不揮発性記憶素子は、前記電荷蓄積用絶縁膜の窒化膜から前記ゲート電極に電子を放出させることによってデータの書き換えが行われることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記電荷蓄積用絶縁膜は、窒化膜を含む膜で形成され、
前記第1及び第2の不揮発性記憶素子は、前記メモリ・ゲート電極MG下のチャネル形成領域側から前記電荷蓄積用絶縁膜の窒化膜中にホットホールを注入させることによってデータの書き換えが行われることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1および第2の不揮発性記憶素子は、共通のセンスアンプに接続されていることを特徴とした半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284123A JP4795660B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置 |
CNB2005100828003A CN100552957C (zh) | 2004-09-29 | 2005-07-07 | 一种半导体器件 |
US11/181,721 US7349250B2 (en) | 2004-09-29 | 2005-07-15 | Semiconductor device |
US12/020,393 US7719052B2 (en) | 2004-09-29 | 2008-01-25 | Semiconductor device |
US12/764,090 US8576634B2 (en) | 2004-09-29 | 2010-04-20 | Semiconductor device comprising a memory cell group having a gate width larger than a second memory cell group |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284123A JP4795660B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007236437A Division JP4937866B2 (ja) | 2007-09-12 | 2007-09-12 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006100531A JP2006100531A (ja) | 2006-04-13 |
JP2006100531A5 JP2006100531A5 (ja) | 2007-11-01 |
JP4795660B2 true JP4795660B2 (ja) | 2011-10-19 |
Family
ID=36145061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004284123A Active JP4795660B2 (ja) | 2004-09-29 | 2004-09-29 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7349250B2 (ja) |
JP (1) | JP4795660B2 (ja) |
CN (1) | CN100552957C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7557008B2 (en) * | 2007-01-23 | 2009-07-07 | Freescale Semiconductor, Inc. | Method of making a non-volatile memory device |
JP2009301600A (ja) * | 2008-06-10 | 2009-12-24 | Panasonic Corp | 不揮発性半導体記憶装置および信号処理システム |
JP2010282987A (ja) | 2009-06-02 | 2010-12-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2013048376A1 (en) | 2011-09-27 | 2013-04-04 | Hewlett-Packard Development Company, L.P. | Circuit that selects eproms individually and in parallel |
US9218881B2 (en) * | 2012-10-23 | 2015-12-22 | Sandisk Technologies Inc. | Flash memory blocks with extended data retention |
US9299697B2 (en) * | 2014-05-15 | 2016-03-29 | Texas Instruments Incorporated | High breakdown voltage microelectronic device isolation structure with improved reliability |
US10147784B2 (en) | 2014-05-15 | 2018-12-04 | Texas Instruments Incorporated | High voltage galvanic isolation device |
JP2016181312A (ja) | 2015-03-23 | 2016-10-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその動作方法 |
JP2017045947A (ja) * | 2015-08-28 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017053794A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 電気化学センサ |
US9922986B2 (en) * | 2016-05-16 | 2018-03-20 | Globalfoundries Inc. | Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof |
JP7072658B2 (ja) * | 2017-12-28 | 2022-05-20 | サンライズ メモリー コーポレイション | 超微細ピッチを有する3次元nor型メモリアレイ:デバイスと方法 |
US11222945B2 (en) | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
US11751391B2 (en) | 2018-07-12 | 2023-09-05 | Sunrise Memory Corporation | Methods for fabricating a 3-dimensional memory structure of nor memory strings |
US11937424B2 (en) | 2020-08-31 | 2024-03-19 | Sunrise Memory Corporation | Thin-film storage transistors in a 3-dimensional array of nor memory strings and process for fabricating the same |
JP7458960B2 (ja) | 2020-11-10 | 2024-04-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6419584A (en) | 1987-07-15 | 1989-01-23 | Hitachi Ltd | Semiconductor memory device |
JPS6419584U (ja) | 1987-07-28 | 1989-01-31 | ||
US5282161A (en) * | 1990-12-31 | 1994-01-25 | Sgs-Thomson Microelectronics S.R.L. | Eeprom cell having a read interface isolated from the write/erase interface |
EP0493640B1 (en) | 1990-12-31 | 1995-04-19 | STMicroelectronics S.r.l. | EEPROM cell with single metal level gate having a (read) interface toward the external circuitry isolated from the (write/erase) interface toward the programming circuitry |
JPH04337666A (ja) * | 1991-05-14 | 1992-11-25 | Citizen Watch Co Ltd | 半導体不揮発性メモリとその書き込み方法 |
JPH0613627A (ja) * | 1991-10-08 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH05275657A (ja) * | 1992-03-26 | 1993-10-22 | Toshiba Corp | 半導体記憶装置 |
KR0169419B1 (ko) * | 1995-09-28 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리의 독출방법 및 장치 |
US5845441A (en) * | 1996-07-01 | 1998-12-08 | Swartz; Paul D. | Premanufactured portable concrete house |
JP2977023B2 (ja) * | 1996-09-30 | 1999-11-10 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US5732017A (en) * | 1997-03-31 | 1998-03-24 | Atmel Corporation | Combined program and data nonvolatile memory with concurrent program-read/data write capability |
US6591327B1 (en) * | 1999-06-22 | 2003-07-08 | Silicon Storage Technology, Inc. | Flash memory with alterable erase sector size |
JP2001110185A (ja) | 1999-10-07 | 2001-04-20 | Mitsubishi Electric Corp | クロック同期型半導体記憶装置 |
JP3913971B2 (ja) | 1999-12-16 | 2007-05-09 | 株式会社東芝 | 磁気メモリ装置 |
US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP4530464B2 (ja) | 2000-03-09 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4058232B2 (ja) * | 2000-11-29 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体装置及びicカード |
JP4083975B2 (ja) * | 2000-12-11 | 2008-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2002237191A (ja) * | 2001-02-13 | 2002-08-23 | Seiko Instruments Inc | 相補型不揮発性記憶回路 |
US6925008B2 (en) | 2001-09-29 | 2005-08-02 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors |
JP2003249578A (ja) | 2001-09-29 | 2003-09-05 | Toshiba Corp | 半導体集積回路装置 |
JP4370749B2 (ja) | 2002-01-07 | 2009-11-25 | ソニー株式会社 | 不揮発性半導体メモリ装置およびその動作方法 |
JP2004158084A (ja) | 2002-11-05 | 2004-06-03 | Renesas Technology Corp | 半導体集積回路装置 |
JP4601287B2 (ja) * | 2002-12-26 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US6815764B2 (en) | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
JP3878573B2 (ja) | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2005020349A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 半導体集積回路および電子システム |
US7158411B2 (en) * | 2004-04-01 | 2007-01-02 | Macronix International Co., Ltd. | Integrated code and data flash memory |
JP2007005448A (ja) * | 2005-06-22 | 2007-01-11 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
JP5191633B2 (ja) * | 2006-04-04 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5205011B2 (ja) * | 2007-08-24 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体装置およびその製造方法 |
-
2004
- 2004-09-29 JP JP2004284123A patent/JP4795660B2/ja active Active
-
2005
- 2005-07-07 CN CNB2005100828003A patent/CN100552957C/zh active Active
- 2005-07-15 US US11/181,721 patent/US7349250B2/en active Active
-
2008
- 2008-01-25 US US12/020,393 patent/US7719052B2/en active Active
-
2010
- 2010-04-20 US US12/764,090 patent/US8576634B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7719052B2 (en) | 2010-05-18 |
JP2006100531A (ja) | 2006-04-13 |
US7349250B2 (en) | 2008-03-25 |
US20080151629A1 (en) | 2008-06-26 |
US8576634B2 (en) | 2013-11-05 |
US20100202205A1 (en) | 2010-08-12 |
CN100552957C (zh) | 2009-10-21 |
CN1755934A (zh) | 2006-04-05 |
US20060077713A1 (en) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8576634B2 (en) | Semiconductor device comprising a memory cell group having a gate width larger than a second memory cell group | |
US7339239B2 (en) | Vertical NROM NAND flash memory array | |
US11233064B2 (en) | Semiconductor device | |
US5412600A (en) | Non-volatile semiconductor device with selecting transistor formed between adjacent memory transistors | |
CN109841629B (zh) | 每位多单元的非易失性存储器单元 | |
KR100881185B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
KR20180035656A (ko) | 반도체 장치 및 그 제조 방법 | |
US20180374924A1 (en) | Semiconductor device and method of manufacturing same | |
JP2019212857A (ja) | 半導体装置およびその製造方法 | |
JP2009130136A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20080191262A1 (en) | Non-volatile memory and fabricating method thereof | |
JP4670187B2 (ja) | 不揮発性半導体メモリ装置 | |
CN110021606B (zh) | 单层多晶硅非挥发性内存单元 | |
US7880214B2 (en) | Nonvolatile semiconductor device | |
JP4810330B2 (ja) | 半導体記憶装置 | |
KR100762262B1 (ko) | 비휘발성 메모리 소자 및 그 형성방법 | |
US10395742B2 (en) | Semiconductor device | |
JP4937866B2 (ja) | 半導体装置 | |
TWI694590B (zh) | 單層多晶矽非揮發性記憶體單元 | |
US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
US6642571B2 (en) | Nonvolatile semiconductor memory | |
JP2006310564A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR100264965B1 (ko) | 비휘발성 반도체 소자 및 그 제조방법 | |
KR20130050678A (ko) | 다중 플로팅 게이트를 갖는 비휘발성 메모리 장치 | |
US20220189979A1 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4795660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |