CN1647213A - 动态参考编程的算法 - Google Patents

动态参考编程的算法 Download PDF

Info

Publication number
CN1647213A
CN1647213A CNA038077426A CN03807742A CN1647213A CN 1647213 A CN1647213 A CN 1647213A CN A038077426 A CNA038077426 A CN A038077426A CN 03807742 A CN03807742 A CN 03807742A CN 1647213 A CN1647213 A CN 1647213A
Authority
CN
China
Prior art keywords
unit
array
flash memory
sector
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038077426A
Other languages
English (en)
Other versions
CN100538897C (zh
Inventor
李宾宽
陈伯苓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1647213A publication Critical patent/CN1647213A/zh
Application granted granted Critical
Publication of CN100538897C publication Critical patent/CN100538897C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种循环双位闪存阵列的方法，该阵列具有复数个排列在复数个扇区(302)中的双位闪存单元(10)，各扇区具有相关参考阵列，该相关参考阵列具有双位闪存单元(10)，这些双位闪存单元(10)连同扇区中的复数个双位闪存单元(10)一起循环。随后则对该相关参考阵列中的双位闪存单元(10)进行编程。

Description

动态参考编程的算法
技术领域
本发明一般涉及存储器系统，而且更特别地涉及具有存储阵列与相关参考阵列的系统。甚至更特别地，本发明涉及一种将双位闪存单元与相关参考阵列擦除的方法，以及一种维持参考阵列功能的方法。
背景技术
闪存是一种在不耗电力的情形下可重写并且可维持其内容的电子存储介质。闪存器件一般具有100K至300K写入次数的寿命。不像可将单一字节擦除的动态随机存取存储器(DRAM)器件以及静态随机存取存储器(SRAM)器件，闪存器件典型地在固定多位区块或者扇区中被擦除和写入。从电可擦除只读存储器(EEPROM)芯片技术发展而来的闪存技术，其可在位置上予以擦除。闪存器件比较便宜且较密实，这意味着闪存器件在每单元区域可维持更多数据。此新类型的EEPROM(电可擦除只读存储器)已经显示为一重要的非易失性存储器，其结合了可擦除可编程只读存储器(EPROM)的密度与EEPROM的电可擦除能力的优点。
传统的闪存器件是以单元结构建构的，其中在每个单元中存储单一位的信息。在此种单一位存储器架构中，各单元基本上包括金属氧化物半导体(MOS)晶体管结构，其在衬底或者P阱中具有源极、漏极和沟道，并且具有覆盖沟道的堆叠的栅极结构。堆叠栅极可能进一步包括形成在衬底或者P阱的表面上的薄栅极介电层(有时称为隧道氧化物层)。堆叠栅极还包括覆盖该隧道氧化物的多晶硅浮栅，以及覆盖该浮栅的层间介电层。层间电介质经常是多层绝缘体，譬如具有两个氧化物层夹着氮化物层的氧化物-氮化物-氧化物(ONO)层。最后，将多晶硅控制栅极则覆盖在层间介电层上。
该控制栅极连接到与一行这样的单元关联的字线，以在典型的NOR组态中形成此单元的扇区。此外，这些单元的漏极区域通过导电的位线而彼此连接。形成在源极与漏极区域之间的单元的沟道，根据通过附着到该堆叠栅极结构的字线而施加到该堆叠栅极结构的电压在沟道内形成的电场，在源极与漏极之间传导电流。在NOR组态中，在一列内的晶体管的各漏极端连接到相同的位线。此外，在一列中各快闪单元的堆叠栅极结构连接到相同的字线。基本上，各单元的源极端连接到共同的源极端。在操作上，使用外围译码器与控制电路经过各自的位线与字线对各快闪单元寻址，以对该单元编程(写入)、读取和擦除。
通过将程序化电压施加到控制栅极，将源极连接到地面以及将漏极连接到程序化电压，来对单一位堆叠的栅极闪存单元进行编程。最后通过该隧道氧化物的高电场导致一种现像，称为″Fowler-Nordheim″隧道效应。在Fowler-Nordheim隧道效应期间内，因为浮栅被层间介电质与隧道氧化物所围绕，所以在隧道区域中的电子经过栅极氧化物，而进入浮栅，并且在浮栅中被捕获。由于捕获了电子，所以该单元的该临限电压则会增加。由捕获的电子所产生的该单元临限电压的此种改变(以及因此的沟道导电性)，使得该单元被编程。
为了将典型的单一位堆叠栅极闪存单元擦除，将电压施加到源极，将控制栅极维持在负电位，并且允许漏极浮动。在这些条件下，形成一个穿过浮栅与源极之间的隧道氧化物的电场。在浮栅中捕获的电子流动朝向并且聚集在覆盖源极区域上的浮栅部分。随后该电子依靠穿过隧道氧化物的Fowler-Nordheim隧道效应从浮栅逸出并进入源极区域内。当电子从浮栅被移除时，该单元被擦除。
在传统的单一位闪存器件中，将执行擦除确认，以决定在一区块中或者单元组中的每个单元是否已经被适当地擦除。现有的单一位擦除确认方法提供用于位或者单元擦除的确认，以及将增补擦除脉冲施加到各个最初的确认失效的单元。之后，再度确认该单元的擦除状态，而且会持续该过程，直到将该单元或者位成功地擦除或者将该单元以不能使用来标示为止。
近来，已经引入双位闪存单元，其允许在单一存储单元中存储两位的信息。单一位堆叠栅极结构采用的传统的编程与擦除确认方法，不适用于此种双位器件。双位闪存结构并没有应用浮栅，譬如ONO闪存器件在ONO层上应用多晶硅层，来提供字线连接。已经发展的传统单一位闪存器件的技术，并不能良好的用于新双位闪存单元。
双位闪存单元使用令人认为是虚拟接地架构的结构，其中一位的源极可用作邻近位的漏极。在读取操作期间内，最靠近被读取位的接合是接地端，而该单元的另一边则为漏极端。这被称为反向读取。在编程和擦除期间使用V漏极电压取代接地电压，将漏极切换返回到最近接合处，其用于读取与确认操作。
已经出现的另一问题是在该单元循环之后的电荷耗损。本发明者已经确定，双位操作的主要挑战源自于在以下两种情形下的电荷耗损与新增位(complimentary bit)干扰的结合：1.在BOL(有效期开始)的CBD(新增位干扰)；以及2.在EOL(有效期结束或者烘烤后)循环后的电荷耗损。测试数据指示出该CBD在靠近BOL处较高，而且这些分布在循环与烘烤(EOL)之后覆加在编程Vt上。该两分布的重叠阻止了对于双重操作的正确工作的正常读取感应设计。换句话说，我们无法决定出在CB或者NB的数据是一或者零，因为当这些分布彼此接近时，我们无法可靠地决定该数据是一或者零。这是由于从该单元读取的数据与静态性参考的比较。另一问题则是，编程单元的电荷耗损(循环后)以及CBD并非处于1对1的关系。循环后的CBD单元仅损失它的编程单元所损耗的全部Vt的大约60％。因此，在循环与烘烤之后，无法使用读取CBD与零的正常感应方法。
由于在循环与烘烤之后，不良的CBD至零窗口，所以必须发展和探究读取的替代性方法。在许多读取替代性方法中，发展出一种方法，称为″平均动态参考方法″，其被判定为最佳的方法，并且解决了许多相关于双位操作的问题。该平均动态参考方法将双位存储单元的可使用寿命延长到设计寿命。该平均动态参考方法使用″平均的″两参考单元，而且只读取各位一次以决定各单元的数据。这些参考单元与该阵列在相同时间被擦除，以致使参考单元与阵列单元有相同的″期龄″，因为它们已经承受了与扇区阵列中的数据单元有相同次数的循环。不过，当扇区中的单元以及该相关参考阵列被擦除时，不可能正确地读取在该参考阵列中的这些单元，因为参考阵列中的这些单元已经同样地被擦除了。
因此，需要的是一种再循环扇区阵列和参考阵列的方法，以便在扇区被擦除之后以及扇区阵列的任何编程进行之前参考阵列是可用的，以立即读取该扇区阵列。
发明内容
根据本发明，可通过双位闪存器件得到前述的与其它目标与优点，该器件具有复数个扇区阵列以及与各扇区阵列有关的参考阵列，该扇区阵列包含复数个双位闪存单元。
根据本发明第一方面，在该相关参考阵列中的双位闪存单元连同在该扇区阵列中的双位闪存单元一起循环，以便在该扇区阵列与相关参考阵列中的所有单元均相同″期龄″。
根据本发明第二方面，该相关参考阵列中的双位闪存单元在被擦除之后立即被编程，以便能够将该参考阵列准备作为正确的参考。
因此所描述的发明提供一种双位闪存阵列，该双位闪存阵列通过允许使用与闪存中的双位存储单元一起循环的双动态参考而允许闪存器件的双位操作，并且本发明提供在将扇区擦除之后，立即准备作为参考的双动态参考阵列。
结合附图依据以下详细说明将较佳地理解本发明。本领域技术人员从以下说明中将容易了解，下文中通过实施本发明最佳具体实施例的说明而来显示与说明本发明的具体实施例。诚如将理解到的是，本发明能够有其它的具体实施例，而且它的许多细节能够以种种明显的态样来修改，所有均不背离本发明的范围。于是，该附图与详细说明在特性上将视为是说明性，而非限制性。
附图说明
本发明令人信服的新颖特征陈述于附加的权利要求中。不管怎样，本发明本身与所使用的较佳模式以及其进一步目的与优点，将通过结合附图而读取时参考说明性具体实施例的以下详细说明而最佳地令人理解，其中：
图1是示范性双位存储器元的侧剖面图，其中可实现本发明的各个方面；
图2显示了一部分阵列的互连情形的示意图；
图3显示了一部分扇区阵列与一部分相关参考阵列的互连情形的示意图；
图4显示了比较电路的示意图，该比较电路可使用来比较从核心单元读取的值与从参考阵列读取的平均数据；
图5是流程图，显示再循环扇区阵列与相关参考阵列中的存储单元的步骤；以及
图6显示了对这些参考单元进行编程的流程图。
具体实施方式
现在详细地参考本发明的具体实施例或者诸具体实施例来实施本发明，这些具体实施例说明了目前由本发明者所构思的最佳模式或者诸多模式。
现在参考附图，图1说明一示范性双位存储单元10，其中可能实施本发明各方面的其中一个或者更多个。存储单元10包含氮化硅层16，其夹在顶部二氧化硅层14与底部二氧化硅层18之间，以形成ONO层30。多晶硅层12存在于ONO层30上，并且为存储单元10提供字线连接。第一位线32行进在第一区域4下的ONO层30下，而且第二位线34行进在第二区域6下的ONO层30下。位线32与34由导电部分24以及选择性氧化物部分22形成。硼心注入物20设置在位线32与34的两端点上，在此诸位线接触底部二氧化硅层18或者沿着全部的晶体管。硼心注入物比P型衬底9更浓密地被掺杂，并且其有助于存储单元10的Vt的控制。该单元10存在于P型衬底9上，P型衬底9上具有则由N+砷注入物所形成的位线32与34的导电部分24，所以形成穿过P型衬底9的沟道8。存储单元10是单一晶体管，具有可互换的源极与漏极组件，源极与漏极组件由存在于P型衬底区域9的N+砷注入物部分24所形成，该晶体管的栅极作为多晶硅字线12的一部分。
氮化硅层16形成电荷捕获层。通过施加适当电压到充当漏极端的位线、到栅极以及将充当源极端的源极位线接地，完成对一单元的编程。该电压沿着沟道产生电场，以导致电子加速并且从衬底层9进入氮化物层16内，这是所熟知的热电子注入。因为电子在漏极得到了大部分能量，所以这些电子被捕获，并且保持储存在靠近该漏极的氮化物层16中。一般而言，该单元10是均匀的，而且该漏极与源极可互换。因为层16氮化硅非导电性，所以第一电荷26可注入到靠近中央区域5的第一端点的氮化物16内，而且第二电荷28可注入到靠近中央区域5的第二端点的氮化硅层16内。因此，假如该电荷没有移动的话，每单元就会有两位，取代每单元一位。
如先前所述，第一电荷26可储存在中央区域5的第一端的氮化硅层16中，第二电荷28则可储存在中央区域5的另一端，以致使每存储单元10可存在两位。双位存储单元10是对称的，其容许漏极与源极可相互交换。于是，当对左位C0编程时，第一位线32可能当作漏极端而且第二位线34则当作源极端。同样地，第二位线34可能当作漏极端，而第一位线32则当作源极端，用来对右位C1编程。
图2与表1说明了一组具体的电压参数，其用于进行读取、编程以及擦除具有第一位C0(新增位)与第二位C1(正常位)的双位存储单元10的一边与两边。
                                表1
操作 单元 栅极 位线0 位线1 批注
读取   C0 4.7v   0v     1.2v至2v 新增位
读取   C1 4.7v   1.2v至2v     0v 正常位
编程   C0 Vpp   5至6v     0v 热电子
编程   C1 Vpp   0v     5至6v 热电子
单边擦除   C0 -6v   6v     0v 热空穴注入
双边擦除   所有单元 -6v   6v     6v 热空穴注入
图3显示了第一扇区302、动态参考A 304以及动态参考B 306的一部分300的互连的图式，其中动态参考A 304与动态参考B 306组成该参考阵列。第一扇区302显示出具有n个单元。应该理解的是，在存储阵列中的扇区可具有其它数目的单元。动态参考A 304与动态参考B 306显示出各具有p个单元。扇区302、动态参考A 304以及动态参考B 306具有双位单元，譬如在具有共同字线的阵列中的单元10(图中仅显示了少数几个)，譬如在一行中连接到双位单元10的WL0、WL1与WLm，以及具有在第一扇区302中的共同位线BL0至BLn、在动态参考A 304中的BL0至BLp以及在动态参考B 306中的BL0至BLp。要注意的是，这些字线为扇区以及参考阵列中的双位单元所共享。控制器/译码器308控制着到各个位线的电压，而字线控制器310控制着到各个字线的电压。在第一扇区中的位线端接在I/O 312。来自I/O 312以及来自动态参考A 304与B 306的数据由一串通道栅极314所控制。
图4显示了比较电路400的图式，其显示核心单元402、来自动态参考A的单元404以及来自动态参考B的单元406。核心单元402具有CB(新增位侧)与NB(正常位侧)。单元404与406同样具有CB侧与NB侧。通道栅极408至418连接到这些单元402、404和406的CB与NB侧。在图4所示的实例中，来自单元402的NB侧的数据与来自动态参考单元404和406的平均数据相比较。通道栅极410、414和416的输出分别被输入到串联放大器420、422和424内。串联放大器420的输出被输入到差动感应放大器426内，串联放大器422至424的输出则输入到差动感应放大器426内，该感应放大器426随后输出核心单元的正确值o/p。
图5是流程图500，显示将该扇区阵列与相关参考阵列中的存储单元擦除的步骤。该擦除过程起始于502。如504所指示的，该擦除过程将对该扇区中与相关参考阵列中的单元进行预先编程。在506，这些单元随后经历擦除过程。软件编程步骤将对在506的擦除步骤期间内已经被过度擦除的任何单元进行修补。根据本发明，这些参考阵列中的适当单元在510被编程。该擦除过程在512结束，在该扇区中的这些单元被擦除并且准备被编程，而在该参考阵列中的这些单元则适当地被编程，并且准备当作参考。现在，假如客户读取最近擦除的扇区的话，该客户则会得到指示擦除位的正确值“1”。
图6是一流程图600，显示出这些参考单元的编程。将这些参考单元排列在两个参考阵列中。一个参考阵列中的单元被编程为10。其它参考阵列中的这些单元被编程为01。如图6中步骤602所示，对一列进行编程，如图6的步骤604所示，对另一列进行编程。
总之，上述的本发明提供了双位闪存阵列，该阵列通过允许使用与闪存中的双位存储单元一起循环的双动态参考而允许闪存器件的双位操作，并且本发明提供在扇区被擦除之后，立即准备作为参考的双动态参考阵列。
本发明提出的具体实施例的先前说明是为了显示与说明目的。并非完全显示了或者欲限制本发明于所揭露出的精确形式。对于上述的说明而有可能做种种的修改或者改变。所选择和说明的本具体实施例用于提供本发明原理的最佳说明及其实际应用，从而使本领域普通技术人员以种种具体实施例和适合于特别使用考虑的各种修饰，来应用本发明。所有此种变更与改变在根据它们为公平、合法、与均等具有的广泛性而诠释的时候，处于由附加权利要求所决定的发明范围内。

Claims (4)

1.一种在双位闪存阵列中循环双位闪存单元(10)的方法，其中该双位闪存阵列包括复数个扇区阵列以及与各扇区阵列相关的参考阵列，该方法包含：
(a)将在扇区阵列中的双位闪存单元(10)以及在该相关参考阵列中的双位闪存单元(10)擦除；以及
(b)对该相关参考阵列中的双位闪存单元(10)进行编程。
2.如权利要求1的方法，其中以m行和n列来组构该扇区阵列，并且以m行与p列来组构该参考阵列，其中进一步以成对的参考单元来组构该p列，该对的其中一个被编程为01，而该对的另外一个被编程为10。
3.如权利要求2的方法，其中步骤(a)包括(c)对扇区阵列与相关参考阵列中的双位闪存单元(10)进行预先编程。
4.如权利要求3的方法，进一步包含(d)对在步骤(a)中被过度擦除的扇区阵列与相关参考阵列中的双位闪存单元(10)进行软件编程。
CNB038077426A 2002-04-08 2003-02-14 动态参考编程的算法 Expired - Lifetime CN100538897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/119,391 US6690602B1 (en) 2002-04-08 2002-04-08 Algorithm dynamic reference programming
US10/119,391 2002-04-08

Publications (2)

Publication Number Publication Date
CN1647213A true CN1647213A (zh) 2005-07-27
CN100538897C CN100538897C (zh) 2009-09-09

Family

ID=29248246

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038077426A Expired - Lifetime CN100538897C (zh) 2002-04-08 2003-02-14 动态参考编程的算法

Country Status (9)

Country Link
US (1) US6690602B1 (zh)
JP (1) JP2005522817A (zh)
KR (1) KR100935948B1 (zh)
CN (1) CN100538897C (zh)
AU (1) AU2003219772A1 (zh)
DE (1) DE10392492B4 (zh)
GB (1) GB2401971B (zh)
TW (1) TWI286754B (zh)
WO (1) WO2003088260A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540199B (zh) * 2008-03-21 2012-07-11 旺宏电子股份有限公司 操作存储器元件的系统及方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6799256B2 (en) * 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
WO2004027392A1 (en) 2002-09-20 2004-04-01 Enventure Global Technology Pipe formability evaluation for expandable tubulars
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
WO2005094178A2 (en) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7262999B2 (en) * 2004-11-24 2007-08-28 Macronix International Co., Ltd. System and method for preventing read margin degradation for a memory array
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
CN1838323A (zh) * 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
WO2006103734A1 (ja) * 2005-03-28 2006-10-05 Fujitsu Limited 不揮発性半導体メモリおよびその読み出し方法並びにマイクロプロセッサ
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
US7190621B2 (en) * 2005-06-03 2007-03-13 Infineon Technologies Ag Sensing scheme for a non-volatile semiconductor memory cell
US7259993B2 (en) * 2005-06-03 2007-08-21 Infineon Technologies Ag Reference scheme for a non-volatile semiconductor memory device
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) * 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
JP2007035179A (ja) * 2005-07-28 2007-02-08 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7289359B2 (en) * 2005-09-09 2007-10-30 Macronix International Co., Ltd. Systems and methods for using a single reference cell in a dual bit flash memory
US7224619B2 (en) * 2005-09-09 2007-05-29 Macronix International Co., Ltd. Method and apparatus for protection from over-erasing nonvolatile memory cells
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
JP4672024B2 (ja) * 2005-12-15 2011-04-20 スパンション エルエルシー 不揮発性記憶装置、および不揮発性記憶装置の制御方法
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
KR100666223B1 (ko) * 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
US20070255889A1 (en) * 2006-03-22 2007-11-01 Yoav Yogev Non-volatile memory device and method of operating the device
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US20080239599A1 (en) * 2007-04-01 2008-10-02 Yehuda Yizraeli Clamping Voltage Events Such As ESD
US7778098B2 (en) * 2007-12-31 2010-08-17 Cypress Semiconductor Corporation Dummy cell for memory circuits
US7940570B2 (en) * 2009-06-29 2011-05-10 Spansion Llc Memory employing separate dynamic reference areas

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
JP3336813B2 (ja) 1995-02-01 2002-10-21 ソニー株式会社 不揮発性半導体メモリ装置
DE69702256T2 (de) 1996-06-24 2001-01-18 Advanced Micro Devices, Inc. Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren
KR100285065B1 (ko) * 1998-06-12 2001-03-15 윤종용 불 휘발성 반도체 메모리 장치
US6538922B1 (en) 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6574139B2 (en) 2001-06-20 2003-06-03 Fujitsu Limited Method and device for reading dual bit memory cells using multiple reference cells with two side read
JP4017118B2 (ja) * 2004-01-23 2007-12-05 パイオニア株式会社 強誘電体を用いた記録媒体、記録装置および再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540199B (zh) * 2008-03-21 2012-07-11 旺宏电子股份有限公司 操作存储器元件的系统及方法

Also Published As

Publication number Publication date
KR20040097313A (ko) 2004-11-17
DE10392492T5 (de) 2005-05-12
JP2005522817A (ja) 2005-07-28
TW200306577A (en) 2003-11-16
US6690602B1 (en) 2004-02-10
GB2401971A (en) 2004-11-24
GB2401971B (en) 2005-06-22
WO2003088260A1 (en) 2003-10-23
AU2003219772A1 (en) 2003-10-27
KR100935948B1 (ko) 2010-01-12
GB0420863D0 (en) 2004-10-20
DE10392492B4 (de) 2018-03-01
CN100538897C (zh) 2009-09-09
TWI286754B (en) 2007-09-11

Similar Documents

Publication Publication Date Title
CN100538897C (zh) 动态参考编程的算法
CN1855510B (zh) 集成电路存储器及其操作方法
JP3709126B2 (ja) 不揮発性半導体メモリ装置の消去方法
CN100470679C (zh) 使用预先擦除步骤擦除闪存的方法
US7319615B1 (en) Ramp gate erase for dual bit flash memory
US8582363B2 (en) Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory
US20020167844A1 (en) Method and apparatus for multiple byte or page mode programming and reading and for erasing of a flash memory array
EP0676816A1 (en) Flash - EEPROM memory array and biasing method thereof
US6856552B2 (en) Semiconductor memory and method of driving the same
JPH09162314A (ja) 不揮発性半導体記憶装置および記憶方法
CN1647215A (zh) 使用双动态参考的用于多位闪存读取的系统和方法
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
WO2010090746A1 (en) Management of over-erasure in nand-based nor-type flash memory
US20090016107A1 (en) Methods of operating nonvolatile memory devices
US7277329B2 (en) Erase method to reduce erase time and to prevent over-erase
US6822910B2 (en) Non-volatile memory and operating method thereof
US7656705B2 (en) Fast single phase program algorithm for quadbit
US5481494A (en) Method for tightening VT distribution of 5 volt-only flash EEPROMS
CN1892908A (zh) 用于对多位电荷俘获存储单元阵列编程的方法
CN1647214B (zh) 用于动态页编程的更新设计
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
CN1226782C (zh) 非易失性存储器元件的操作方法
US20020051387A1 (en) Method of operating split gate-typed non-volatile memory cell and semiconductor memory device having the cells
JP4235115B2 (ja) 改善されたデュアルビットメモリセルについての消去方法
US6934190B1 (en) Ramp source hot-hole programming for trap based non-volatile memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070413

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070413

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070413

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

Effective date of registration: 20070413

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090909