CN101540199B - 操作存储器元件的系统及方法 - Google Patents

操作存储器元件的系统及方法 Download PDF

Info

Publication number
CN101540199B
CN101540199B CN200810183345XA CN200810183345A CN101540199B CN 101540199 B CN101540199 B CN 101540199B CN 200810183345X A CN200810183345X A CN 200810183345XA CN 200810183345 A CN200810183345 A CN 200810183345A CN 101540199 B CN101540199 B CN 101540199B
Authority
CN
China
Prior art keywords
dynamic reference
memory cell
value
cells
reference cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810183345XA
Other languages
English (en)
Other versions
CN101540199A (zh
Inventor
金钟五
权彝振
刘承杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101540199A publication Critical patent/CN101540199A/zh
Application granted granted Critical
Publication of CN101540199B publication Critical patent/CN101540199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Abstract

一种用于操作存储器元件的系统包含：具有若干存储器单元的存储器阵列以及以字符线耦接至存储器单元的一组动态参考单元。动态参考单元中的每一个向相关联的存储器单元提供用于判定相关联的存储器单元中的至少一个的状态的动态参考值。这个动态参考值能够反映出相关联的存储器单元中的至少一个的临限值变化。

Description

操作存储器元件的系统及方法
技术领域
本发明大体上是关于一种存储器元件(memory device)且更特别地是关于一种操作存储器元件的系统以及方法。
部件技术
闪存为一种类型的非挥发性存储器，其可多次被写入以及擦除且可在无功率消耗的情况下保持其内容。氮化物只读存储器(Nitride read onlymemory，NROM)作为闪存的一种类型，可包括用于资料储存的NROM单元(cells)的N列乘M行阵列。每一NROM单元可包括具有形成在P型基板上的源极、漏极以及堆栈栅极结构的金属氧化物半导体(metal oxidesemiconductor，MOS)晶体管。栅极结构可包括覆盖氧化物/氮化物/氧化物(oxide/nitride/oxide，ONO)堆栈层的多晶硅层，其中氮化物层充当电子陷入层(electron trapping layer)。
每一NROM单元可储存资料的一或多个位。举例而言，双位存储器元件允许在单一单元中储存资料的两个位，一位被储存在邻近源极区域的陷入层中且另一个被储存在邻近漏极区域的陷入层中。在陷入层的一区域中存在或不存在负电荷可表示相应位的状态。
在利用ONO堆栈层来储存电荷的多位存储器元件中，应将在程序化以及擦除操作期间添加或移除的电荷限制在单元的各别源极以及漏极区域中。然而，事实上，在源极以及漏极区域中的一个中累积以及移除电荷可能会影响到另一区域中的电荷，因此随时间改变了单元的读取、程序化以及擦除特征。最终，电荷的累积改变了用于判定单元中的各别位的状态的临限电压(threshold voltage)。这归因于单元的两个区域间的交互作用而产生的临限电压偏移，普遍称作位干扰(bit disturb)。另外，在存储器单元的重复循环后的电荷损失(charge loss)亦导致临限电压(尤其是程序临限电压)偏移。由于位干扰及/或电荷损失而发生的临限电压改变，阻止了存储器元件正确地感测单元的每一位的状态。
由将来自存储器单元的值(例如，资料位的电压位准)与参考值(reference value)进行比较，来判定多位单元的每一位的状态(包括程序化状态或处于擦除状态)。大体而言，在初始制造期间将参考单元预程序化并设定为擦除状态以使得可提供稳定的参考值。当来自存储器单元的值大于参考值时，判定存储器单元为处于擦除状态。另一方面，当存储器单元的值小于参考值时，判定存储器单元为处于程序化状态。图1说明一说明存储器元件的感测裕度(sensing margin)的附图。线102表示存储器单元随时间的理想程序临限电压。线104表示在考虑诸如位干扰以及电荷损失的效应的情况下存储器单元的程序临限电压随时间的改变的实例。线106表示存储器单元随时间的理想擦除临限电压。线108表示在考虑诸如位干扰以及电荷损失的效应的情况下存储器单元的擦除临限电压随时间的改变的实例。线110表示在先前技术中由存储器元件的参考单元所提供的参考值，其如图1所示随时间保持恒定值。参看图1，归因于如位干扰及/或电荷损失效应的效应，参考值110与存储器单元的程序临限电压104之间的感测裕度112会随时间而减小，这将增加感测误差的可能性且降低存储器元件的可靠性。
发明内容
本发明的目的在于，提供一种操作存储器组件的系统，该系统包含一组的动态参考单元，以提供一动态参考值，其目的为动态参考值能够反映出相关联的存储单元中的至少一者的临限值(threshold value)的变化。
与本发明一致的一实例提供一种用于操作存储器元件的系统。这种存储器元件可包括：具有若干存储器单元的存储器阵列(memory array)；各自耦接至相应列中的存储器单元中的至少一个的若干字符线(word line)；各自耦接至相应行中的存储器单元中的至少一个的若干位线(bit line)；以及若干动态参考单元(dynamic reference cells)，其各自耦接至字符线中的一个，以提供用于判定相关联的存储器单元中的至少一个的状态的动态参考值。动态参考值能够反映出相关联的存储器单元中的至少一个的临限值(threshold value)的变化。
在另一实例中，一种用于操作存储器元件的系统可包括：具有若干存储器单元的存储器阵列；各自耦接至相应列中的存储器单元中的至少一个的若干字符线；各自耦接至相应行中的存储器单元中的至少一个的若干位线；若干动态参考单元，其各自耦接至字符线中的一个以用于提供用于判定相关联的存储器单元中的至少一个的状态的动态参考值；以及控制电路，其用于程序化动态参考单元，以使得动态参考值能够反映出相关联的存储器单元中的至少一个的临限值变化。
与本发明一致的又一实例提供一种操作存储器元件的方法。方法可包括：程序化动态参考单元；产生能够反映出存储器单元的临限值变化的动态参考值；读取来自存储器单元的单元值；以及根据动态参考值来判定存储器单元的状态。
将理解以上大体描述以及以下详细描述两者均仅为例示性且阐释性的且不限制本发明，如权利要求范围所主张的。
附图说明
以下概述以及对本发明的以下详细描述在结合随附例示性附图进行阅读时将得以更好地理解。然而，应理解，本发明不限于所示精确配置以及手段，其中：
图1为先前技术中的存储器元件的感测裕度的附图。
图2为根据本发明的一种NROM存储器的的例示性实施例的方块图。
图3为展示程序化动态参考单元的例示性过程的流程图。
图4为本发明的例示性实施例的感测裕度的附图。
具体实施方式
图2说明在与本发明一致的实例中的用于操作诸如NROM阵列的存储器元件的系统10的例示性图式。系统10可包括存储器阵列12、一组动态参考单元14、小型单元参考阵列16、若干主感测放大器18、动态参考感测放大器(dynamic reference sensing amplifier)20、若干比较器22以及若干输入/输出(Input/Output，I/O)电路30。
在一实例中，可将系统10提供在单一基板上。这个基板可具有一或多个高密度区域(high density regions)以及低密度周边区域(lowdensity peripheral regions)。可将一或多个M×N存储器阵列12置放在高密度区域中。在一实例中，动态参考单元14与基板的高密度区域中的一个中的存储器阵列12相邻。前述周边区域包括感测放大器(sensingamplifiers)18以及20、比较器(comparators)22以及I/O电路30。在一实例中，亦可将具有若干小型参考单元的小型单元参考阵列(mini-cellreference array)16置放在周边区域中。
存储器阵列12可包括配置在M行以及N列中的若干存储器单元。存储器单元中的每一个可包括具有堆栈栅极结构的MOS晶体管。堆栈栅极结构可包括位于ONO层上的多晶硅层，ONO层具有夹在两个二氧化硅层之间的氮化硅层。位于同一列中的存储器单元可经由字符线24连接，而位于同一行中的存储器单元可经由位线26连接。换言之，系统10可具有各自耦接至相应列中的一或多个存储器单元的若干字符线24以及各自耦接至相应行中的一或多个存储器单元的若干位线26。
该组动态参考单元14可包括经由位线28相互连接的若干动态参考单元。动态参考单元可经置放，以邻接或耦接至存储器阵列12。在一实例中，动态参考单元中的每一个经由一列的字符线耦接至存储器单元。动态参考单元中的每一个为相关联的存储器单元提供动态参考值(诸如一实例中的读取临限电压)以判定存储器单元的状态。由与存储器单元共享相同的字符线，动态参考单元中的每一个可操作经过与相关联的存储器单元相同的循环(cycles)，且由此经历与存储器单元上的效应相同或类似的效应，诸如电荷损失。
小型单元参考阵列16包括耦接至主感测放大器18中的每一个以用于提供静态参考值的至少一小型参考单元。可由存储器制造者以固定值程序化该小型参考单元一次，以使其随时间为实质上稳定的。在一实例中，其中动态参考单元可在系统10的读取模式中提供动态参考值，小型单元参考阵列16可在诸如程序验证模式(program verify mode)的验证模式中，提供用于存储器单元的稳定参考值。在一实例中，动态参考单元可在系统10的读取模式以及验证模式两者中提供用于存储器单元的参考值。
主感测放大器18以及动态参考感测放大器20可被置放在周边区域中。主感测放大器18中的每一个可耦接至位线26中的一个，以用于读取一行的存储器单元中的一个的单元值。动态参考感测放大器20可耦接至位线28，以用于读取动态参考单元中的一个的参考值。
每一比较器22可连接至主感测放大器18、动态参考感测放大器20以及小型单元参考单元中的一个其中之一。在一实例中，可使用比较器22以借着将由相关联的主感测放大器18所提供的单元值与动态参考感测放大器20所提供的动态参考值进行比较，来判定存储器单元的状态。根据上述比较，可判定存储器单元的状态。随后可向I/O电路30中的一个提供比较结果以供输出。
在一些实例中，可预程序化动态参考单元，以使得参考值可视存储器单元的程序化临限电压(Program Vt)而变化。作为一实例，可在存储器系统的制造过程期间进行预程序化。图3为展示程序化动态参考单元的例示性过程的流程图300。参看图3，前述过程可由步骤302(预擦除程序化)开始，其间可选择字符线且可向相关联的存储器单元的氮化物储存层施加诸如约0至10伏特的电荷的负电荷。可在相关联的存储器单元上施加若干电荷脉冲直至单元电压超过验证位准(verification level)为止。超过验证位准所需要的脉冲数目(亦即，脉冲计数)可反映出程序化临限电压的低边界(low boundary)。可将脉冲计数的信息记录在缓存器(regi ster)或熔断器(fuse)中，其亦为负责储存与字符线相关联的操作相关信息的存储器单元类型。
在步骤302之后，在步骤304，可施加诸如约-5伏特至5伏特的电荷的电荷以擦除所有存储器单元中的资料。随后执行步骤306(擦除验证以及过擦除单元侦测)以验证并侦测是否适当地擦除了所有存储器单元中的资料。对于过擦除单元，执行步骤308(后擦除程序化)以向过擦除单元(over-erased cells)施加负电荷。重复进行步骤306以及308，直到将所有存储器单元验证为处于擦除状态为止。此后，在步骤310以在步骤302中获得的每一字符线的脉冲计数的信息来程序化(亦即，写入)动态参考单元而执行对动态参考单元的初始化。
图4为说明与本发明一致的实例的感测裕度的例示性图式。线402表示存储器单元的随时间维持恒定的理想程序临限电压。线404表示存储器单元的程序临限电压随时间的变化，变化可由诸如位干扰以及电荷损失的效应所导致。线406表示存储器单元的同样地随时间保持恒定的理想擦除临限电压。408表示存储器单元的擦除临限电压随时间的变化，变化可由诸如位干扰以及电荷损失的效应所导致。线410说明由动态参考单元提供的动态参考值的实例。在一实例中，动态参考值可随时间变化。举例而言，可根据上文所描述的过程，程序化动态参考值410，以向相关联的存储器提供能够反映出存储器的特征的参考值，参考值可随时间变化。在一实例中，可使参考值与存储器单元的相应程序临限电压404之间的差值随时间维持实质上稳定。换言之，感测裕度412(亦即，程序临限电压404与动态参考410之间的差值)可为实质上稳定的。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定的为准。

Claims (15)

1.一种操作存储器元件的系统，其特征在于，包括：
一存储器阵列，具有多个存储器单元；
多个字符线，各自耦接至相应列中的所述存储器单元中的至少一个；
多个位线，各自耦接至相应行中的所述存储器单元中的至少一个；以及
一组的动态参考单元，每一动态参考单元连接至所述字符线中的一个，以提供一动态参考值，该动态参考值用于判定耦接至对应于该动态参考单元的字符线上的所述存储器单元中的至少一个的状态，
其中该动态参考值能够反映出与相应字符线耦接的所述存储器单元中的至少一个的一临限值的变化；
其中还包括一控制电路，能程序化所述动态参考单元，该控制电路是以连接至相应字符线的该存储器单元中的至少一个的该临限值的低边界，来程序化所述动态参考单元。
2.如权利要求1所述的操作存储器元件的系统，其特征在于，其中该组的动态参考单元邻近该存储器阵列。
3.如权利要求1所述的操作存储器元件的系统，其特征在于，其中该动态参考单元能够使该动态参考值与耦接相应字符线的所述存储器单元中的至少一个的该临限值之间的差值维持稳定。
4.如权利要求1所述的操作存储器元件的系统，其特征在于，还包括一小型单元参考阵列，能提供随时间保持稳定的参考值。
5.如权利要求1所述的操作存储器元件的系统，其特征在于，还包括多个主感测放大器，能够读取耦接至相应字符线的所述存储器单元中的至少一个的单元值。
6.如权利要求1所述的操作存储器元件的系统，其特征在于，还包括一动态参考感测放大器，能够读取来自所述动态参考单元中的一个的动态值。
7.一种操作存储器元件的系统，其特征在于，包括：
一存储器阵列，具有多个存储器单元；
多个字符线，各自耦接至相应列中的所述存储器单元中的至少一个；
多个位线，各自耦接至相应行中的所述存储器单元中的至少一个；
一组的动态参考单元，每一动态参考单元连接至所述字符线中的一个，以提供一动态参考值，该动态参考值用于判定耦接至对应于该动态参考单元的字符线上的所述存储器单元中的至少一个的状态；以及
一控制电路，能程序化所述动态参考单元，
其中该动态参考值能够反映出与相应字符线耦接的所述存储器单元中的至少一个的一临限值的变化，
该控制电路是以连接至相应字符线的所述存储器单元中的至少一个的该临限值的低边界，来程序化所述动态参考单元。
8.如权利要求7所述的操作存储器元件的系统，其特征在于，其中该组的动态参考单元邻近该存储器阵列。
9.如权利要求7所述的操作存储器元件的系统，其特征在于，其中该动态参考单元能够使该动态参考值与耦接相应字符线的所述存储器单元中的至少一个的该临限值之间的差值维持稳定。
10.如权利要求7所述的操作存储器元件的系统，其特征在于，还包括一小型单元参考阵列，能提供随时间保持稳定的参考值。
11.如权利要求7所述的操作存储器元件的系统，其特征在于，还包括多个主感测放大器，能够读取耦接至相应字符线的所述存储器单元中的至少一个的单元值。
12.如权利要求7所述的操作存储器元件的系统，其特征在于，还包括一动态参考感测放大器，能够读取来自所述动态参考单元中的一个的动态值。
13.一种操作存储器元件的方法，其特征在于，所述方法包括以下步骤：
存取具有多个存储器单元的一存储器阵列；
程序化一动态参考单元，该动态参考单元是耦接至各自连接至相应列中的所述存储器单元中的至少一个的多个字符线，而该动态参考单元能提供一动态参考值，该动态参考值能够反映出与一字符线耦接的一存储器单元的一临限值的变化；
读取来自该存储器单元的一单元值；以及
根据该动态参考值来判定该存储器单元的状态；
其中程序化该动态参考单元的步骤包括：
预擦除程序化该存储器单元；
获得该存储器单元的该临限值的一低边界；
以该存储器单元的该临限值的该低边界来程序化该动态参考单元。
14.如权利要求13所述的操作存储器元件的方法，其特征在于，其中程序化该动态参考单元包括：程序化该动态参考单元，以使该动态参考值与该存储器单元的该临限值之间的差值维持稳定。
15.如权利要求13所述的操作存储器元件的方法，其特征在于，其中根据该动态参考值判定该存储器单元的状态包括：将该动态参考值与该单元值进行比较。
CN200810183345XA 2008-03-21 2008-12-02 操作存储器元件的系统及方法 Active CN101540199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/053,411 US8045390B2 (en) 2008-03-21 2008-03-21 Memory system with dynamic reference cell and method of operating the same
US12/053,411 2008-03-21

Publications (2)

Publication Number Publication Date
CN101540199A CN101540199A (zh) 2009-09-23
CN101540199B true CN101540199B (zh) 2012-07-11

Family

ID=41088765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810183345XA Active CN101540199B (zh) 2008-03-21 2008-12-02 操作存储器元件的系统及方法

Country Status (2)

Country Link
US (1) US8045390B2 (zh)
CN (1) CN101540199B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238162B2 (en) 2010-08-25 2012-08-07 Macronix International Co., Ltd. System and method for detecting disturbed memory cells of a semiconductor memory device
TWI451429B (zh) * 2010-09-24 2014-09-01 Macronix Int Co Ltd 偵測半導體記憶裝置中的記憶胞干擾之方法與裝置
CN102592672A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 Flash EEPROM动态参考源电路结构
CN107644666B (zh) * 2017-10-20 2020-09-18 上海华力微电子有限公司 一种自适应闪存写入操作控制方法及电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
CN1647213A (zh) * 2002-04-08 2005-07-27 先进微装置公司 动态参考编程的算法
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400286A (en) * 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
US5390147A (en) * 1994-03-02 1995-02-14 Atmel Corporation Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
US5517453A (en) * 1994-09-15 1996-05-14 National Semiconductor Corporation Memory with multiple erase modes
US6799256B2 (en) * 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
US6813189B2 (en) * 2002-07-16 2004-11-02 Fujitsu Limited System for using a dynamic reference in a double-bit cell memory
US6912160B2 (en) * 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
CN1647213A (zh) * 2002-04-08 2005-07-27 先进微装置公司 动态参考编程的算法
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案

Also Published As

Publication number Publication date
US8045390B2 (en) 2011-10-25
US20090237991A1 (en) 2009-09-24
CN101540199A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
US9704596B1 (en) Method of detecting erase fail word-line in non-volatile memory device
US5659503A (en) Nonvolatile semiconductor memory having an improved reference voltage generating circuit
US8054680B2 (en) Semiconductor device
JP2000011670A (ja) 不揮発性メモリを有する機器
CN101308703B (zh) 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法
CN100593218C (zh) 用于操作闪存装置的方法
CN101504864A (zh) 多级单元编程方法及集成电路装置
CN101540199B (zh) 操作存储器元件的系统及方法
US8072802B2 (en) Memory employing redundant cell array of multi-bit cells
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
CN104751886A (zh) 一种非易失性存储器的掉电保护方法和装置
JP5300771B2 (ja) 不揮発性半導体記憶装置
KR20100018457A (ko) 비휘발성 반도체 메모리 장치의 소거 방법
CN114758689A (zh) 用于非易失性存储器的擦除方法和上电修复方法
CN104217760A (zh) 闪存的配置方法
US8072808B2 (en) Nonvolatile semiconductor memory device
JP2007141286A (ja) 半導体集積回路装置及びその制御方法
JP2006294135A (ja) 半導体記憶装置
JP2012212487A (ja) メモリシステム
EP3176789A1 (en) Memory control method and apparatus
CN110164496B (zh) 半导体存储器元件及其读取方法
US7224619B2 (en) Method and apparatus for protection from over-erasing nonvolatile memory cells
US6587378B2 (en) Apparatus and method for refreshing a flash memory unit
CN104599705A (zh) 存储器件
US8014202B2 (en) Non-volatile semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant