JP2006294135A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006294135A JP2006294135A JP2005114163A JP2005114163A JP2006294135A JP 2006294135 A JP2006294135 A JP 2006294135A JP 2005114163 A JP2005114163 A JP 2005114163A JP 2005114163 A JP2005114163 A JP 2005114163A JP 2006294135 A JP2006294135 A JP 2006294135A
- Authority
- JP
- Japan
- Prior art keywords
- reference cell
- cell
- default
- memory
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000015654 memory Effects 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 abstract description 42
- 238000007689 inspection Methods 0.000 abstract description 29
- 238000009826 distribution Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 238000005259 measurement Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000012216 screening Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】本発明は、データを記憶するメモリーセル側の領域で、検査工程中も書込み/消去を行わず初期状態で残しておくメモリーセルを設け、そのセルを基準としてリファレンスセルのベリファイを行いながら、リファレンスセルのVt設定を行う。
【選択図】図2
Description
図1は、本発明の第1の実施の形態のフラッシュEEPROMのメモリーアレイ周辺部を模式的に描いたものであり、図2は図1のメモリーアレイ101やリファレンスセル105やデフォルトセル106の内部を示した回路図である。図2に示す様にデフォルトセルSM0のコントロールゲートはデフォルトセル用のワード線SWLに接続され、SM0のドレインおよびソースは、それぞれビット線BL0とソース線SL0に接続されている。なお、図20および図21と同じ番号が付与してある部分は同じ構成要素なので説明は省略する。図3はメモリーアレイ(ユーザー領域)101のメモリーセルのVt分布およびリファレンスセル105のVtおよびデフォルトセル106のVtの検査工程中の変化を示し、図4は図2よりリファレンスセルR0のVt設定に必要な部分のみを抽出したもの、図5はVt差分の測定方法とそれに基づくVt復元の方法を示す。
図6は、本発明の第2の実施の形態のフラッシュEEPROMのメモリーアレイ周辺部を模式的に描いたものであり、図7は図6のユーザー領域のメモリーアレイ101やリファレンスセル105やデフォルト領域のメモリーアレイ113の内部を示した回路図である。本実施の形態では第1の実施の形態と異なりデフォルトセルが複数存在するデフォルト領域のメモリーアレイ113が存在する。図7に示す様にデフォルトセルSM0、SM1、...SMmのコントロールゲートはデフォルトセル用のワード線SWLに接続され、それらデフォルトセルSM0〜SMmのドレインおよびソースは、それぞれビット線とソース線に接続されている。図7には1ワード線分のデフォルトセルしか明示されていないが、それは一例にすぎず、複数のデフォルトセル用ワード線を持ち、デフォルトセルをマトリックス状に配置したデフォルト領域のメモリーアレイにすることも可能である。また、図20および図21と同じ番号が付与してある部分は同じ構成要素なので説明は省略する。図8はメモリーアレイ(ユーザー領域)101のメモリーセルのVt分布およびリファレンスセル105のVtおよびメモリーアレイ(デフォルト領域)113のデフォルトセルのVt分布の検査工程中の変化を示し、図9は図7よりリファレンスセルR0のVt設定に必要な部分のみを抽出したもの、図10と図11はリファレンスセルR0とのVt差分が特定の範囲にあるデフォルト領域のメモリーセルの測定方法と、それに基づくVt復元の方法を示す。
図12は本発明の第3の実施の形態のメモリーアレイ(ユーザー領域)101のメモリーセルのVt分布およびリファレンスセル105のVtおよびメモリーアレイ(デフォルト領域)113のデフォルトセルのVt分布の検査工程中の変化を示し、図13は図7よりリファレンスセルR0のVt設定に必要な部分のみを抽出したもの、図14と図15はVt復元の方法を示す。なお、構成は実施の形態2と同じなので、メモリーアレイ周辺部の模式図やその図中のブロック内部の回路図は、第2の実施の形態で示した図6および図7と同じである。
図16は本発明の第4の実施の形態の、Vt復元の方法を示すものである。なお、構成は実施の形態2と同じなので、メモリーアレイ周辺部の模式図やその図中のブロック内部の回路図は、第2の実施の形態で示した図6および図7と同じである。また、Vt分布の検査工程中の変化は実施の形態3の図12と同じである。
これまで実施の形態1〜4までに述べてきた動作はDC電流の測定によるベリファイが無く、チップ内部のセンスアンプSAを使ってベリファイ動作を行うので、図17に示すようにフェイル解析用メモリー116やリファレンスセルR0への書込やベリファイの一連の動作を制御するシーケンサー回路117を内蔵することによって、チップ内部で完結させることができる。また、フェイル解析用メモリー116の具体例としては、SRAMやDRAMなどの不揮発性メモリーが考えられる。
これまで実施の形態1〜4までに述べてきた動作はリファレンスセルR0のワード線RWLとデフォルトセルSM0〜SMmのワード線SWLに与える電位が異なっていた。このことは、2つの電源回路が必要なことを意味し、チップ面積の増加につながる。それに対し、図18に示すようにリファレンスセルR0側のビット線RBLに、付加電流を流す回路LM0を設けて、実施の形態3や4での、リファレンスセルR0のワード線RWLの電位に対しデフォルトセルSM0〜SMmのワード線SWLの電位を低くして行うリード動作において、付加電流回路LM0に適切な電流を流せば、それら2つのワード線RWLとSWLの電位を同じくして、Vt復元を行うことができる。なお、付加電流回路LM0として、図18に示す様にNMOSトランジスタ1個で構成することも可能であるが、より適切な付加電流を流すため、その他の回路を用いることも容易に想像できる。ただし、電流付加回路の条件は熱ストレスによって特性の変化しないものにする必要がある。
102 ロウデコーダー
103 コラムデコーダー
104 センスアンプ
105 リファレンスセル
106 デフォルトセル
107 ユーザー領域の初期Vt分布
108 リファレンスセルの初期Vt
109 デフォルトセルの初期Vt
110 リファレンスセルのVt初期設定後のVt
111 ユーザー領域の検査とスクリーニング実施後のVt分布
112 リファレンスセルの検査とスクリーニング実施後のVt
113 メモリーアレイ(デフォルト領域)
114 デフォルト領域の初期Vt分布
115 デフォルト領域の中でリファレンスセルVtの基準となるセルのVt分布
116 フェイル解析用メモリー
117 シーケンサー回路
Sub 基板
FG フローティングゲート
CG コントロールゲート
S ソース
D ドレイン
M00〜Mnm メモリーセル
WL1〜WLn ワード線
BL1〜BLm ビット線
SL ソース線
R0 リファレンスセル
RWL リファレンスセル用ワード線
RBL リファレンスセル用ビット線
SA センスアンプ
SM0 デフォルトセル
SWL デフォルトセル用ワード線
LM0 付加電流回路
Claims (9)
- 静電荷を蓄える場所が存在し、前記静電荷を蓄える場所の電荷量によってデータを記憶するメモリーセルを有し、前記メモリーセルからデータを読み出すときの判定の基準となる電圧もしくは電流を発生させるリファレンスセルとして、前記メモリーセルと同様に、静電荷を蓄える場所の電荷量によってデータを記憶するメモリーセルを用い、前記リファレンスセルの閾値を調整するために、前記リファレンスセルからデータを読み出すときの判定の基準となる電圧もしくは電流を発生させるリファレンスセルのリファレンスセルを有し、前記リファレンスセルのリファレンスセルによって発生される電圧もしくは電流を基準として、前記リファレンスセルの閾値を変化させる半導体記憶装置。
- 前記リファレンスセルのリファレンスセルとして、前記メモリーセルと同様に、静電荷を蓄える場所の電荷量によってデータを記憶するメモリーセルを用いる請求項1記載の半導体記憶装置。
- 前記リファレンスセルのリファレンスセルを複数個用いる請求項1記載の半導体記憶装置。
- 前記リファレンスセルのリファレンスセルの閾値の範囲を限定して用いる請求項3記載の半導体記憶装置。
- 前記リファレンスセルを基準として、前記リファレンスセルのリファレンスセルの読み出しを行ったとき、前記リファレンスセルのリファレンスセル毎の0/1判定の結果に基づいて、前記リファレンスセルの閾値を調整する請求項3記載の半導体記憶装置。
- 前記リファレンスセルを基準として、前記リファレンスセルのリファレンスセルの読み出しを行ったとき、その0/1判定された前記リファレンスセルのリファレンスセルの個数に基づいて、前記リファレンスセルの閾値を調整する請求項3記載の半導体記憶装置。
- 前記リファレンスセルの閾値調整の間に、前記リファレンスセルに印加するバイアス電圧を変化させる請求項3記載の半導体記憶装置。
- 前記リファレンスセルの閾値調整時に行う一連の動作を制御する制御回路を有する請求項1記載の半導体記憶装置。
- 前記リファレンスセルに接続しているビット線に、前記リファレンスセルの閾値調整時に、電流を付加する回路を有する請求項1記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114163A JP2006294135A (ja) | 2005-04-12 | 2005-04-12 | 半導体記憶装置 |
US11/402,011 US7330374B2 (en) | 2005-04-12 | 2006-04-12 | Nonvolatile semiconductor memory device, such as an EEPROM or a flash memory, with reference cells |
CNB2006100740961A CN100472662C (zh) | 2005-04-12 | 2006-04-12 | 半导体存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114163A JP2006294135A (ja) | 2005-04-12 | 2005-04-12 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294135A true JP2006294135A (ja) | 2006-10-26 |
Family
ID=37077812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114163A Withdrawn JP2006294135A (ja) | 2005-04-12 | 2005-04-12 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7330374B2 (ja) |
JP (1) | JP2006294135A (ja) |
CN (1) | CN100472662C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8331157B2 (en) | 2009-09-16 | 2012-12-11 | Panasonic Corporation | Semiconductor memory device |
KR101458210B1 (ko) * | 2007-03-29 | 2014-11-04 | 플래시 실리콘, 인코포레이션 | 자기-적응 및 자기-조정 다중 레벨 비휘발성 메모리 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008047416A1 (fr) * | 2006-10-18 | 2008-04-24 | Spansion Llc | Circuit de détection de tension |
JP2008192232A (ja) * | 2007-02-05 | 2008-08-21 | Spansion Llc | 半導体装置およびその制御方法 |
JP2012069193A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその制御方法 |
US9589639B1 (en) | 2015-11-04 | 2017-03-07 | International Business Machines Corporation | Multiple FET non-volatile memory with default logical state |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
TW338165B (en) * | 1996-09-09 | 1998-08-11 | Sony Co Ltd | Semiconductor nand type flash memory with incremental step pulse programming |
KR100331847B1 (ko) | 1999-06-29 | 2002-04-09 | 박종섭 | 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법 |
US6449190B1 (en) * | 2001-01-17 | 2002-09-10 | Advanced Micro Devices, Inc. | Adaptive reference cells for a memory device |
US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
JP2004039075A (ja) | 2002-07-02 | 2004-02-05 | Sharp Corp | 不揮発性半導体メモリ装置 |
-
2005
- 2005-04-12 JP JP2005114163A patent/JP2006294135A/ja not_active Withdrawn
-
2006
- 2006-04-12 CN CNB2006100740961A patent/CN100472662C/zh not_active Expired - Fee Related
- 2006-04-12 US US11/402,011 patent/US7330374B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101458210B1 (ko) * | 2007-03-29 | 2014-11-04 | 플래시 실리콘, 인코포레이션 | 자기-적응 및 자기-조정 다중 레벨 비휘발성 메모리 |
US8331157B2 (en) | 2009-09-16 | 2012-12-11 | Panasonic Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US20060239093A1 (en) | 2006-10-26 |
CN100472662C (zh) | 2009-03-25 |
US7330374B2 (en) | 2008-02-12 |
CN1848298A (zh) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
TWI402849B (zh) | 用於控制記憶體之系統及方法 | |
US6510082B1 (en) | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP4921953B2 (ja) | 半導体集積回路装置及び半導体記憶装置のテスト方法 | |
US20090003071A1 (en) | Semiconductor storage device and read voltage correction method | |
JP6102146B2 (ja) | 半導体記憶装置 | |
US7330374B2 (en) | Nonvolatile semiconductor memory device, such as an EEPROM or a flash memory, with reference cells | |
JPH10302482A (ja) | 半導体メモリ | |
TW201546810A (zh) | Nand型快閃記憶體及其程式化方法 | |
JP4698605B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2004103161A (ja) | 不揮発性半導体メモリ | |
JP2006139895A (ja) | Nand型フラッシュメモリ素子の消去検証方法及びそのnand型フラッシュメモリ素子 | |
US8045390B2 (en) | Memory system with dynamic reference cell and method of operating the same | |
JP4805733B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
JPWO2007013154A1 (ja) | 半導体装置およびその制御方法 | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
TW440846B (en) | Semiconductor memory | |
US20100046293A1 (en) | Memory cell block of nonvolatile memory device and method of managing supplementary information | |
JP2735498B2 (ja) | 不揮発性メモリ | |
US11551768B2 (en) | Read and verify methodology and structure to counter gate SiO2 dependence of non-volatile memory cells | |
KR20100013954A (ko) | 반도체 메모리 소자의 테스트 방법 | |
US8064262B2 (en) | Semiconductor device and method using stress information | |
JP5538196B2 (ja) | 不揮発性半導体記憶装置 | |
JP5081755B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101006 |