JP2008192232A - 半導体装置およびその制御方法 - Google Patents

Abstract

【課題】読み出しマージンの低下やチップ面積の増大することなく、チャージゲインによるレファレンスレベルのシフトを抑制すること。
【解決手段】本発明は、不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセル２８と、第１レファレンスセル２８の第１レファレンスレベルが変化した場合、第１レファレンスレベルを調整する調整回路３０と、を具備する半導体装置である。本発明によれば、読み出しマージンの低下やチップ面積の増大することなく、チャージゲインによるレファレンスレベルのシフトを抑制することができる。
【選択図】図３

Description

本発明は半導体装置およびその制御方法に関し、特に不揮発性メモリセルを有する半導体装置およびその制御方法に関する。

近年、データの書換えが可能な半導体装置である不揮発性メモリが広く利用されている。代表的な不揮発性メモリであるフラッシュメモリにおいては、メモリセルを構成するトランジスタが電荷蓄積層に電荷を蓄積させることにより、データを記憶する。電荷蓄積層としてフローティングゲートを用いるフローティングゲート型フラッシュメモリと窒化シリコン層からなるトラップ層に電荷を蓄積させるＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silicon）型フラッシュメモリがある。

不揮発性メモリセルへのデータの書き込み（すなわち、電荷蓄積層への電荷の蓄積）は、電荷蓄積層へのホットエレクトロンの注入により行う。具体的には、例えばメモリセルを構成するトランジスタのソースとドレインとの間に高電圧を印加し、コントロールゲートに正電圧を印加する。これにより、ソースとドレインとの間で生じたホットエレクトロンが電荷蓄積層に注入され蓄積される。そして、電荷蓄積層に注入された電荷（電子）によりメモリセルを構成するトランジスタの閾値電圧が大きくなる。この閾値電圧を電流により測定することにより書き込まれたデータを読み出す。

従来例として、ＮＯＲ型の不揮発性メモリを例に説明する。図１はＮＯＲ型の不揮発性メモリセルアレイ付近のデータを読み出す際に用いられる回路のブロック図である。メモリセルアレイ１０には不揮発性メモリセル１２がマトリックス状に配置されている。メモリセル１２を構成するトランジスタのゲートはワードラインＷＬに、ソースはソースラインＳＬに、ドレインはビットラインＢＬにそれぞれ接続される。Ｘデコーダ２２はワードラインＷＬを選択し、Ｙデコーダ２２はＹセレクト回路１４を介しビットトラインＢＬを選択する。これにより、データを読み出すメモリセル１２が選択される。Ｙセレクト回路１４に選択されたビットラインＢＬはカスコード回路１６に接続される。カスコード回路は選択されたメモリセル１２を流れる電流を電圧に変換する。センスアンプ１８はメモリセル１２を流れる電流とレファレンスセル２８を流れる電流とを比較しメモリセル１２のデータが“０”か“１”を判断する。入出力回路２０はセンスされたデータを外部に出力する。このようにして、不揮発性メモリセル１２のデータが読み出される。なお、レファレンスセル２８の電流を電圧に変換するカスコード回路は図示していない。

特許文献１には、複数のレファレンスセルを有し、読み出しサイクル毎にレファレンスセルが切り替わる不揮発性メモリが開示されている。
特開２００４−８７０４７号公報

レファレンスセル２８は通常１個のため複数のメモリセル１２のデータを読み出す度に、レファレンスセル２８のデータが読み出される。つまりレファレンスセル２８のゲートに電圧が印加される。ゲートに電圧が印加されると微少ながら少しずつ電荷蓄積層に電荷が蓄積される。このようにして、レファレンスセル２８に電荷が蓄積される。この現象はチャージゲインあるいはソフトプログラムといわれている。図２はレファレンスセル２８のトランジスタのドレイン電流−ゲート電圧（Ｉ−Ｖ）特性を示す図である。初期状態のＩ−Ｖ特性に対し、読み出しサイクルを繰り返すと、電荷蓄積層に電荷が蓄積されるためＩ−Ｖ特性が正側に移動する。しきい値電圧ＶｔｈもＶｒｅａｄからＶｒｅａｄ´に正に移動してしまう。レファレンスセル２８のデータ読み出し時のゲート電圧をＶ０としたとき、初期のレファレンスセル２８の電流はＩｉｎに対し、読み出しサイクル後はＩｓｈとなってしまう。

読み出し時にレファレンスセル２８のゲートに印加する電圧を低電圧化することにより、チャージゲインは抑制することができる。しかし、読み出しマージンが小さくなってしまう。また、特許文献１のように、複数のレファレンスセルを有し、読み出しサイクル毎にレファレンスセルが切り替わることにより、レファレンスセル１個あたりのチャージゲインを削減することができる。しかしながら、複数のレファレンスセルが必要となり、チップ面積が大きくなってしまう。

本発明は上記課題に鑑みなされたものであり、読み出しマージンの低下やチップ面積の増大することなく、チャージゲインによるレファレンスレベルのシフトを抑制することを目的とする。

本発明は、不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセルと、前記第１レファレンスセルの第１レファレンスレベルが変化した場合、前記第１レファレンスレベルを調整する調整回路と、を具備する半導体装置である。本発明によれば、第１レファレンスセルの第１レファレンスレベルがチャージゲインによりシフトした場合も、第２レファレンスセルを用い初期の第１レファレンスレベルに戻すことができる。

上記構成において、前記第１レファレンスレベルと比較するために用いる第２レファレンスセルを具備し、前記調整回路は、第２レファレンスセルの第２レファレンスレベルと前記第１レファレンスレベルとを比較し、比較結果に基づき前記第１レファレンスレベルを調整する構成とすることができる。この構成によれば、簡単に第１レファレンスレベルを調整するタイミングを決めることができる。

上記構成において、前記調整回路は、前記第１レファレンスレベルと前記第２レファレンスレベルとの差が所定量以上大きくなった場合、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する構成とすることができる。この構成によれば、第１レファレンスセルのチャージゲインが許容できなくなる前に、第１レファレンスレベルを調整することができる。

上記構成において、前記調整回路は、前記不揮発性メモリセルのプログラムまたは読み出し回数に応じ、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する構成とすることができる。この構成によれば、チャージゲインにより第１レファレンスレベルがシフトしそうなタイミングで、前記第１レファレンスレベルを調整することができる。

上記構成において、前記不揮発性メモリセルを有するメモリセルアレイのワードラインのうち一部の選択回数に応じ、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する構成とすることができる。この構成によれば、選択回数を積算する回数を少なくすることができる。

上記構成において、前記調整回路は、前記ワードラインの一部の選択回数が所定回数に達した場合、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する構成とすることができる。

上記構成において、前記調整回路は、前記第１レファレンスレベルが外部より設定された後、前記第１レファレンスレベルに基づき前記第２レファレンスレベルを設定する構成とすることができる。この構成によれば、例えば試験中は、第１レファレンスセルを設定するだけでよく、第２レファレンスセルを設定するための試験時間を短縮させることができる。

上記構成において、前記調整回路は、前記第２レファレンスレベルを前記第１レファレンスレベルと同じに設定する構成とすることができる。

上記構成において、前記第１レファレンスセルは前記不揮発性メモリセルからデータを読み出す際に用いる構成とすることができる。不揮発性メモリにおいては、書き込み回数より読み出し回数を多く保証している。この構成によれば、より重要なデータを読み出す際のレファレンスレベルのシフトを抑制することができる。

本発明は、不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセルの第１レファレンスレベルと第２レファレンスセルの第２レファレンスレベルとを比較するステップと、前記比較結果に基づき第１レファレンスレベルを調整するステップと、を有する半導体装置の制御方法である。本発明によれば、第１レファレンスセルの第１レファレンスレベルがチャージゲインによりシフトした場合も、第２レファレンスセルを用い初期の第１レファレンスレベルに戻すことができる。

上記構成において、ワードラインの一部の選択回数を積算するステップと、前記選択回数が所定回数に達した場合、前記第１レファレンスレベルと前記第２レファレンスレベルとを比較するステップおよび前記第１レファレンスレベルを調整するステップを実行する構成とすることができる。

本発明によれば、読み出しマージンの低下やチップ面積の増大することなく、チャージゲインによるレファレンスレベルのシフトを抑制することができる。

以下、図面を参照に本発明の実施例について説明する。

図３は実施例１に係る不揮発性メモリのブロック図である。図１の従来例と比較し、レファレンスセル２８の代わりに、第１レファレンスセル２８、第２レファレンスセル３６および調整回路３０を有している。調整回路３０は、比較回路３２およびトリミング回路３４等を有している。その他の構成は従来例と同じであり説明を省略する。

図４は実施例１の制御を示すフローチャート、図５は第１レファレンスセル２８のＩ−Ｖ特性を示す図である。図５より、初期状態では、第１レファレンスセル２８の電流レベルＩｉｎ（第１レファレンスレベル）と第２レファレンスセル３６の電流レベルＩ２(第２レファレンスレベル）とはほぼ同じである。その後、第１レファレンスセル２８の読み出しを非常に多く行うことにより、チャージゲインが生じ第１レファレンスセル２８の電流レベルはＩｓｈとなる。図４を参照に、調整回路３０は、例えばメモリセルアレイ１０からのデータ読み出し回数等により、第１レファレンスセル２８の電流レベル（第１レファレンスレベル）と第２レファレンスセル３６の電流レベル（第２レファレンスレベル）とを比較するか判断する（ステップＳ１０）。比較しない場合は終了する。比較する場合は、比較回路３２が、第１レファレンスセル２８の電流Ｉｓｈと第２レファレンスセル３６の電流Ｉ２とを取得する（ステップＳ１２、ステップＳ１４）。調整回路３０は、（Ｉ２−Ｉｓｈ）が所定の値ＩＬより大きいか判断する。Ｎｏの場合、終了する。Ｙｅｓの場合、図４のステップＳ１８および図５を参照に、トリミング回路３４は第２レファレンスセル３６の電流レベルＩ２を基準に第１レファレンスセル２８の電流レベルを調整し、電流レベルをほぼ初期値のＩａｊとする。なお、比較回路３２は第１レファレンスセル２８と第２レファレンスセル３６の電流レベルとを電圧に変換した後に比較しても良い。

実施例１によれば、第１レファレンスセル２８は、メモリセル１２へのデータの読み出しに用いるセルであり、図４のステップＳ１６およびステップＳ１８のように、調整回路３０は、第１レファレンスセル２８の電流レベルである第１レファレンスレベルが変化した場合、電流レベル（第１レファレンスレベル）を調整する。これにより、第１レファレンスセル２８の第１レファレンスレベルがチャージゲインによりシフトした場合も、第２レファレンスセル３６を用い初期の電流レベルに戻すことができる。

また、第１レファレンスセル２８の第１レファレンスレベルと比較するための第２レファレンスセル３６を有し、調整回路３０は、第２レファレンスセル３６の第２レファレンスレベルと第１レファレンスレベルとを比較し、比較結果に基づき、第１レファレンスレベルを調整することが好ましい。第２レファレンスセル３６を用い第２レファレンスレベルと第１レファレンスレベルとの比較結果に基づき第１レファレンスレベルを調整することにより簡単に、第１レファレンスレベルを調整するタイミングを決めることができる。

さらに、調整回路３０は、第１レファレンスレベルＩｓｈと第２レファレンスレベルＩ２との差が所定量ＩＬ以上大きくなった場合、第２レファレンスレベルと第１レファレンスレベルとを比較することが好ましい。これにより、第１レファレンスセル２８のチャージゲインが許容できなくなる前に、第１レファレンスレベルを調整することができる。

第１レファレンスレベルと第２レファレンスレベルとを比較する頻度（ステップＳ１０においてＹｅｓとする頻度）は、多すぎると第２レファレンスセル３６もチャージゲインにより電流レベルが変化してしまう。一方少なすぎると、第１レファレンスレベルが大きく変化してしまう。これらを勘案して頻度を設定することが好ましい。調整回路３０は、メモリセルアレイ１０の読み出し回数に応じ、第２レファレンスレベルと第１レファレンスレベルとを比較することができるが、一定時間毎や電源投入回数を基準に第１レファレンスレベルを調整してもよい。

実施例２は特定のワードラインＷＬに選択回数を積算するカウンタ回路を有する例である。図６は実施例２のブロック図である。実施例１の図３に比較し、特定のワードラインＷＬにカウンタ回路４０が接続されている。カウンタ回路４０は特定のワードラインＷＬの選択回数を積算し、選択回数が所定回数に達した場合に調整回路３０に信号を出力する。調整回路３０は、図４のステップＳ１０において、カウンタ回路４０からの信号を入力していれば、Ｙｅｓと判断する。つまり、調整回路３０は、メモリセルアレイ１０のワードラインＷＬの一部の選択回数に応じ、ステップＳ１２からＳ１８を行い第２レファレンスレベルと第１レファレンスレベルとを比較する。メモリセルアレイ１０の読み出し回数をカウントするためには、大きなカウント回路が必要となる。そこで、ワードラインのうち一部のワードラインを選択する回数をカウントすることにより、カウント回路４０を小さくすることができる。例えば、ワードラインＷＬが５１２本の場合、ワードラインの一部として１本とすれば、カウント回数は約１／５００で済むこととなる。カウントするワードラインの一部は、１本でなくとも複数であってもよい。

実施例３は第２レファレンスセル３６の第２レファレンスレベルを設定する例である。図７は実施例３に係る不揮発性メモリのブロック図である。実施例１の図３と比較し、比較回路３２の比較結果に基づき、第２レファレンスセル３６の第２レファレンスレベルを設定するトリミング回路３８を有している。その他の構成は実施例１と同じであり説明を省略する。

図８を参照に、不揮発性メモリの例えば出荷試験時に外部より第１レファレンスセル２８の第１レファレンスレベルを初期値Ｉｉｎに設定する（ステップＳ２０）。その後、トリミング回路３８が比較回路３２の結果に基づき第２レファレンスセル３６の第２レファレンスレベルをＩ２に設定する（ステップＳ２２）。このように、調整回路３０は、第１レファレンスレベルが外部より設定された後、第１レファレンスレベルに基づき第２レファレンスレベルを設定する。これにより、出荷試験時に外部から第２レファレンスセル３６を設定する必要がなくなる。よって、出荷試験時は第１レファレンスセル２８を設定するだけでよく、第２レファレンスセル３６を設定する短縮させることができる。

また、調整回路３０は、第２レファレンスレベルを第１レファレンスレベルと同じに設定することが好ましい。これにより、図４のステップＳ１８において、第１レファレンスレベルを初期値Ｉｉｎに戻すことができる。

第１レファレンスセル２８はメモリセル１２にデータをプログラムする場合に用いるレファレンスセルであってもよい。しかし、不揮発性メモリは書き込み回数より読み出し回数の方を多く保証しているため、データ読み出し用のレファレンンスセルのチャージゲインの問題が大きい。よって、第１レファレンスセル２８はメモリセル１２からデータを読み出す際に用いるレファレンスセルであることが好ましい。また、第１レファレンスレベルおよび第２レファレンスレベルは電流レベルであったが、電圧レベルであってもよい。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である

図１は、従来の不揮発性メモリにおけるメモリセルアレイ付近のブロック図である。 図２は従来のチャージゲインによるレファレンスレベルのシフトを説明するための図である。 図３は実施例１に係る不揮発性メモリのブロック図である。 図４は実施例１に係る不揮発性メモリの動作を示すフローチャートである。 図５は実施例１に係る不揮発性メモリのレファレンスレベルを示す図である。 図６は実施例２に係る不揮発性メモリのブロック図である。 図７は実施例３に係る不揮発性メモリのブロック図である。 図８は実施例３に係る不揮発性メモリの動作を示すフローチャートである。

符号の説明

１０ メモリセルアレイ
１２ メモリセル
１８ センスアンプ
２８ レファレンスセル、第１レファレンスセル
３０ 調整回路
３２ 比較回路
３４ トリミング回路
３６ 第２レファレンスセル
３８ トリミング回路
４０ カウント回路

Claims (11)

1. 不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセルと、
   前記第１レファレンスセルの第１レファレンスレベルが変化した場合、前記第１レファレンスレベルを調整する調整回路と、を具備する半導体装置。
2. 前記第１レファレンスレベルと比較するために用いる第２レファレンスセルを具備し、
   前記調整回路は、第２レファレンスセルの第２レファレンスレベルと前記第１レファレンスレベルとを比較し、比較結果に基づき前記第１レファレンスレベルを調整する請求項１記載の半導体装置。
3. 前記調整回路は、前記第１レファレンスレベルと前記第２レファレンスレベルとの差が所定量以上大きくなった場合、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する請求項２記載の半導体装置。
4. 前記調整回路は、前記不揮発性メモリセルのプログラムまたは読み出し回数に応じ、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する請求項２または３記載の半導体装置。
5. 前記調整回路は、前記不揮発性メモリセルを有するメモリセルアレイのワードラインのうち一部の選択回数に応じ、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する請求項４記載の半導体装置。
6. 前記調整回路は、前記ワードラインの一部の選択回数が所定回数に達した場合、前記第２レファレンスレベルと前記第１レファレンスレベルとを比較する請求項５記載の半導体装置。
7. 前記調整回路は、前記第１レファレンスレベルが外部より設定された後、前記第１レファレンスレベルに基づき前記第２レファレンスレベルを設定する請求項１から６のいずれか一項記載の半導体装置。
8. 前記調整回路は、前記第２レファレンスレベルを前記第１レファレンスレベルと同じに設定する請求項７記載の半導体装置。
9. 前記第１レファレンスセルは前記不揮発性メモリセルからデータを読み出す際に用いる請求項１から８のいずれか一項記載の半導体装置。
10. 不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセルの第１レファレンスレベルと第２レファレンスセルの第２レファレンスレベルとを比較するステップと、
    前記比較結果に基づき第１レファレンスレベルを調整するステップと、を有する半導体装置の制御方法。
11. ワードラインの一部の選択回数を積算するステップと、
    前記選択回数が所定回数に達した場合、前記第１レファレンスレベルと前記第２レファレンスレベルとを比較するステップおよび前記第１レファレンスレベルを調整するステップを実行する請求項１０記載の半導体装置の制御方法。

Images