JP3833970B2 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリ Download PDFInfo
- Publication number
- JP3833970B2 JP3833970B2 JP2002167314A JP2002167314A JP3833970B2 JP 3833970 B2 JP3833970 B2 JP 3833970B2 JP 2002167314 A JP2002167314 A JP 2002167314A JP 2002167314 A JP2002167314 A JP 2002167314A JP 3833970 B2 JP3833970 B2 JP 3833970B2
- Authority
- JP
- Japan
- Prior art keywords
- cell transistor
- cell
- rewrites
- bit line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体メモリに係り、特に書き換え回数書き込み制御回路に関するもので、例えばNAND型フラッシュメモリに使用されるものである。
【０００２】
【従来の技術】
図２は、NAND型フラッシュメモリのセルアレイに用いられているNANDセルとして、あるセルブロックBLOCKmの一部のNANDセルを取り出してその一例を示す等価回路図である。
【０００３】
このNANDセルは、１６個のメモリセルCT0 〜CT15が直列に接続され、その一端側および他端側がそれぞれ対応してドレイン側選択ゲートトランジスタDGT およびソース側選択ゲートトランジスタSGT を介してビット線BLi(BLn,BLn+1,…) およびソース線SLに接続されている。各メモリセルCT0 〜CT15は、浮遊ゲートおよび制御ゲートの二層ゲート構造を有するセルトランジスタが用いられており、その制御ゲートにはワード線WLi(WL0 〜WL15) が接続されている。
【０００４】
また、ドレイン側選択ゲートトランジスタDGT の制御ゲートにはドレイン側選択ゲート線SGD が接続され、ソース側選択ゲートトランジスタSGT の制御ゲートにはソース側選択ゲート線SGS が接続されている。
【０００５】
ここで、NAND型フラッシュメモリおよびNANDセルの動作の一例を簡単に説明しておく。
【０００６】
NANDセルの書き込み（プログラム）／消去は、セルトランジスタのトンネル酸化膜にＦＮトンネル電流を通し、浮遊ゲートに電子を注入または放出することにより行う。
【０００７】
即ち、書き込み時には、ビット線BLi の電位を接地電位（gnd,0V）にし、選択ワード線に書き込み電圧Vpgm（例えば20V ）を与え、選択セルトランジスタの浮遊ゲートとチャネル部との間の高電界によって浮遊ゲートに電子を注入する。この時、選択セルトランジスタと直列に接続されているドレイン側選択ゲート線SGD には電源電圧Vdd が与えられてドレイン側選択ゲートトランジスタDGT は導通状態にあり、非選択ワード線には非選択ワード線書き込み電圧Vpass(例えば10V ）が与えられて非選択セルトランジスタは導通状態にあり、ビット線BLi の電位を選択セルトランジスタのチャネル部へ十分に転送する。なお、ソース側選択ゲート線SGS には0Vが与えられてソース側選択ゲートトランジスタSGT は非導通状態になっている。
【０００８】
書き込みは、１本のワード線に共通に接続された複数のセルトランジスタを単位とする１ページに対して一括で行うので、同時に書き込まれる複数のセルトランジスタの中には、データが“１”のもの（浮遊ゲートに電子を注入せずに消去状態を保つセルトランジスタ）も存在する。
【０００９】
上記したデータが“１”の選択セルトランジスタに対する書き込みの最初には、セルトランジスタのチャネルにビット線電位Vdd が転送された後、ワード線の電位がVpgmまたはVpass になると、チャネル部の電位はゲート容量によって持ち上げられる。この時、選択セルトランジスタのチャネル部の電位がVdd ＋Vth より高くなると、選択セルトランジスタと直列に接続されているドレイン側選択ゲートトランジスタDGT は、ゲート線SGD にVdd が与えられるので非導通状態になる。
【００１０】
選択セルトランジスタのチャネル部の電位はワード線・浮遊ゲート間の容量と浮遊ゲート・チャネル部間の容量との比によるが、9V程度まで持ち上げられることになる。これにより、選択セルトランジスタの浮遊ゲートとチャネル部の間の電界が弱まるので、ＦＮトンネル電流は電界の二乗に比例して減少し、通常の書き込み時間では書き込みが行われず、消去状態を保つ。
【００１１】
１ページ一括の書き込みを行うために、各ビット線に対応してセンスアンプを兼ねたデータレジスタが接続されており、それぞれ書き込みデータを一時的に保持するように構成されている。
【００１２】
図８は、NAND型フラッシュメモリに用いられているセンスアンプ兼データレジスタの１個分の一例を取り出して詳細に示す回路図である。
【００１３】
このセンスアンプ兼データレジスタは、２つのインバータが交叉接続されてなるデータレジスタ（ラッチ回路）REG の一対の入出力ノードに、一対のセンス入力用トランジスタSA0,SA1およびカラム選択の信号CSL により駆動される一対の入出力ゲートトランジスタCST が接続されている。上記一対のセンス入力用トランジスタSA0,SA1のソース共通接続ノードはセンス増幅用のNMOSトランジスタSAT
を介してgnd に接続されている。
【００１４】
また、データレジスタREG の一方の入出力ノードには、書き込み信号PROGRAMによって制御される書き込み制御トランジスタWTを介した後、一対の偶数側ビット線および奇数側ビット線に共通に接続されている。この場合、一対の偶数側ビット線および奇数側ビット線は、それぞれ対応して偶数側ビット線選択制御トランジスタEBT 、奇数側ビット線選択制御トランジスタOBT により選択的に書き込み制御トランジスタWTに接続される。
【００１５】
データレジスタREG の他方の入出力ノードには、データレジスタを“１”状態にリセットするためのリセットトランジスタRTが接続されており、このリセットトランジスタRTはリセット信号RST によって制御される。
【００１６】
次に、図８を参照して書き込み、消去、読み出し動作を簡単に説明する。
【００１７】
書き込み時には、一対の入出力線IO,/IOから一対の入出力ゲートトランジスタCST を介して入力された書き込みデータがデータレジスタREG に一時的に保持される。この書き込みデータは書き込み信号PROGRAM の制御によって制御される書き込み制御トランジスタWTおよび選択された偶数側のビット線選択制御トランジスタEBT または奇数側のビット線選択制御トランジスタOBT を介して偶数側または奇数側のビット線に転送される。この際、書き込みデータが“０”の場合にはビット線に0Vが転送され、書き込みデータが“１”の場合にはビット線にVdd が転送される。
【００１８】
消去は、メモリセルのウェルを消去電圧Vera（例えば21V ）にし、ワード線を0Vとすることにより、浮遊ゲート中の電子を基板へ引き抜くことによって行う。消去はブロック単位で行うが、消去しない非選択ブロックのワード線は浮遊状態にしておく。ウェルの電圧がVeraにされると、基板と浮遊ゲートを介したワード線との容量結合によって、浮遊ゲートは高い電圧にブートされる。そのため、非選択ブロックでは、浮遊ゲートと基板との間の電界が弱まり、消去されない。
【００１９】
読み出しは、書き込みと同じくページ単位で行う。読み出しの最初に、データレジスタREG はリセット信号RST によって“１”状態にリセットされる。そして、読み出しの最初にプリチャージ信号PRECHARGE によって制御されるプリチャージ用のPMOSトランジスタPRT およびリード信号READがゲートに与えられるNMOSトランジスタRTを介してビット線がプリチャージされる。この際、ビット線のプリチャージ電圧をVdd または読み出しの高速化を図るためにVdd より低い電位に設定するように、リード信号READの電圧を制御することによって決める。
【００２０】
また、プリチャージ用のPMOSトランジスタPRT の一端の電位によって活性化制御用のNMOSトランジスタENT がオン状態に制御される。
【００２１】
その後、選択ワード線を0Vにしたままで、図２中に示したドレイン側選択ゲートトランジスタDGT およびソース側選択ゲートトランジスタSGT をオンさせ、ビット線の電位が放電されるかどうかを判定する。この時、選択セルトランジスタと直列に接続されたセルトランジスタには十分にセル電流を流すように、それに対応するワード線には読み出し電圧Vread （例えば3.5V）が与えられる。
【００２２】
選択セルトランジスタのデータが“１”である場合（消去されている場合）には、そのトランジスタの閾値が負にまで低くなっているので、ワード線が0Vであってもセル電流が流れ、ビット線は放電される。
【００２３】
選択セルトランジスタのデータがデータが“０”である場合（書き込まれている場合）には、そのトランジスタの閾値は0V以上に高くなっているので、選択セルトランジスタは非導通になり、ビット線の電位はプリチャージされたまま保持される。
【００２４】
その後、リード信号READによりNMOSトランジスタRTをオンさせ、ビット線の電圧をセンス増幅用のNMOSトランジスタENT で受け、センス信号SENSE0によってセンス入力用のNMOSトランジスタSAをオンさせてデータレジスタREG に一時的に保持させる。データレジスタREG に取り込まれたデータは、シリアルに読み出される。
【００２５】
ところで、ビット線の微細化が進むに連れ、隣接するビット線間の寄生容量が大きくなり、誤読み出しを防ぐためにビット線シールド技術が採用されている。ここで、ビット線シールド技術について簡単に説明する。
【００２６】
上述したように、読み出し時にはビット線を浮遊にしてプリチャージ電位がセル電流によって放電されるかどうかを見ている。デザインルールが緩やかで、ビット線の幅が広く、隣接するビット線の間隔も広い時には、ビット線の寄生容量はその大部分が基板に対するものであり、隣接ビット線の動作は読み出しに影響を与えることはない。
【００２７】
しかし、微細化が進み、ビット線が細くなりビット線間隔が狭くなると、ビット線の寄生容量は隣接するビット線間の容量が支配的になる。そういった状況で、注目するビット線上のメモリセルにはデータ“０”が書き込まれており、隣接する２つのビット線には“１”が書き込まれている場合を考える。
【００２８】
この場合、注目するビット線は放電されずプリチャージ電位が保持されるはずであるが、隣接する２本のビット線は放電されるので、ビット線間の容量結合によって注目するビット線の電位も下がってしまい、“１”と誤読み出しされてしまう。
【００２９】
これを防ぐために用いられるビット線シールド技術では、選択ビット線は物理的には1 本おきとし、選択されないビット線は電位を接地電位gnd に固定する。これにより隣接ビット線間の寄生容量の電位差は固定されているので、誤読み出しが起こることはない。
【００３０】
なお、上記したビット線シールド技術では、偶数列のビット線および奇数列のビット線はそれぞれ対応して信号BL-even またはBL-oddによって選ばれる。また、1 本のワード線に接続されるメモリセルの数は２倍に増えるが、アドレッシングによって、外部から見たページサイズは変更しないよう制御している。
【００３１】
上述したようにフラッシュメモリの書き込み／消去では、セルトランジスタの本来は絶縁膜である酸化膜に電子を通しているので、書き込み／消去を繰り返すうちに酸化膜の特性が変化し、書き込み／消去特性が劣化していく。
【００３２】
NAND型フラッシュメモリの場合には、書き換え（書き込み／消去）回数が増えるにつれて、消去時の閾値が高くなってしまう現象が生じる。これは、酸化膜中に電子トラップ（トラップ準位）が発生し、ここにトラップされた電子がトンネル電流を妨げるからである。
【００３３】
書き換え回数が増えていっても初期と同様の消去特性を得るためには、より高い消去電圧Veraまたはより長い消去時間が必要となる。通常は、書き換えが進んでもメモリセルの特性劣化がデバイスの劣化として見えないよう、マージンをとって消去電圧／時間を設定している。
【００３４】
しかし、マージンをとって消去電圧／時間を設定することは、初期のメモリセルにとっては過剰なストレスとなり、劣化を速めてしまうという悪循環が生じる。そこで、過剰なストレスを与えずに、それぞれの時点での最適な条件で消去を行うためには、書き換え回数にしたがって電圧または時間を調整していく方法が考えられる。
【００３５】
この方法を実現するためには、書き換え回数をレジスタに記憶しておき、その書き換え回数に応じてコントローラで内部電圧等を調整することが考えられる。この書き換え回数を記憶しておくレジスタは、デバイスの電源を切っても情報を保持しなければならないので、不揮発性である必要がある。
【００３６】
特にフラッシュメモリでは、仕様的に10万回から100 万回の書き換えを許容しており、この大きな書き換え回数をデジタル的に計数し、例えばメモリセルと同様の多数の記憶素子（例えば20ビットの不揮発性レジスタ）に記憶する制御が必要になり、回路規模が大きくなる。
【００３７】
【発明が解決しようとする課題】
上記したように従来のフラッシュメモリは、書き換え回数にしたがって書き込み／消去特性の劣化に対応して電圧／時間等を調整するために、大きな書き換え回数をデジタル的に計数して多数の不揮発性レジスタに記憶する制御が必要になり、回路規模が大きくなるという問題があった。
【００３８】
本発明は上記の問題点を解決すべくなされたもので、書き換え回数をメモリセルと同様の記憶素子にアナログ的に記憶することにより、少ない回路数で書き換え制御を可能にした不揮発性半導体メモリを提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明の第１の不揮発性半導体メモリは、複数に分割されたメモリセルアレイと、前記複数のメモリセルアレイのうちで非選択アレイ中の一部に割り当てられた書き換え回数記憶領域のセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって書き換え回数を記憶させる書き換え回数書き込み制御回路とを具備することを特徴とする。
【００４０】
本発明の第２の不揮発性半導体メモリは、メモリセルアレイと、前記メモリセルアレイにおける偶奇一対のビット線毎に共通に接続される複数のセンスアンプ兼データレジスタと、選択されたメモリセルアレイの一部に割り当てられた書き換え回数記憶領域における偶奇一対のビット線のうちの一方のビット線に接続されているセルトランジスタに対してデータが書き込まれる際には他方のビット線に接続されているセルトランジスタにに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって書き換え回数を記憶させる書き換え回数書き込み制御回路とを具備することを特徴とする。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図である。
【００４３】
図１のNAND型フラッシュメモリは、図２を参照して前述したNANDセルのアレイを有し、通常の大容量のNAND型フラッシュメモリと同様に、ビット線容量を小さく抑えて高速読み出しを図るために、メモリセルアレイ１０が複数（本例では２つ）のセルアレイ０、セルアレイ１に分割されている。また、前述したビット線シールド技術が採用されている。
【００４４】
そして、アナログ的に書き換え回数を記憶するための回数記憶領域として、非選択アレイ中の一部（１ブロックまたは１ページ）を割り当てるものであり、本例では、回数記憶ブロック１０ａを割り当てた場合を例にとって説明する。
【００４５】
メモリセルアレイ１０のロウ選択を行うロウデコーダ(Row Decoder) １１のうち、回数記憶ブロック１０に対応するロウデコーダ１１ａには、２つのメモリセルアレイを区別するブロックアドレスの最上位ビットBLKADD-MSBとその反転ビット/BLKADD-MSB がそれぞれ対応して入力されており、アレイ毎の書き換え回数を当該アレイとは別の側のアレイに独立に記憶するように制御している。
【００４６】
なお、１２はメモリセルアレイ１０の各カラムに対応して設けられたセンスアンプ(Sense Amp.)、１３はメモリセルアレイ１０のカラム選択を行うカラムデコーダ(Column Decoder)である。
【００４７】
上記センスアンプ１２は、後述する書き込み方法の各実施例に応じて、図８を参照して前述したようなセンスアンプ兼データレジスタ、あるいは、図９を参照して後述するようなセンスアンプ兼データレジスタが用いられる。
【００４８】
回数記憶ブロック１０ａに書き換え回数を記憶させるために、回数記憶ブロック１０ａのセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって記憶させる。
【００４９】
このような弱い電界で書き込みを行ってアナログ的に書き換え回数を記憶させると、記憶の精度は低下するが、消去条件の制御をするためには書き換え回数が１桁増えたことを検知できる程度の精度で十分である。
【００５０】
セルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行う方法として、セルトランジスタに与える電圧関係として図３（ａ）、（ｂ）に示すような二種類が考えられる。
【００５１】
図３（ａ）は、選択セルトランジスタに“１”書き込みストレスを利用して書き込みを行う場合の電圧関係を示す。
【００５２】
選択セルトランジスタに対する通常の書き込みでは、“１”書き込みセルは、選択セルトランジスタのチャネル電圧を持ち上げて（バックゲートに〜9Vのブート電圧を与えて）書き込みを禁止している。この際、電子は少ないながらもセルトランジスタの浮遊ゲートに注入されるので、書き込みが繰り返されれば、セルトランジスタの閾値は高くなっていく。
【００５３】
そこで、選択セルトランジスタに“１”書き込みストレスを与えて書き込みを行うために、選択セルトランジスタに直列に接続されているドレイン側選択ゲートトランジスタのゲート（ドレイン側選択ゲート線SGD ）およびビット線にそれぞれVdd を与え、選択セルトランジスタのゲート（選択ワード線）にVpgm（例えば20V ）を与える。
【００５４】
図３（ｂ）は、選択セルトランジスタにVpass ストレスを利用して書き込みを行う場合の電圧関係を示す。
【００５５】
選択セルトランジスタに対する通常の書き込みでは、選択セルトランジスタに直列に接続されている非選択セルトランジスタのゲート（非選択ワード線）にVpass が与えられることにより、ビット線の電圧を選択セルトランジスタのチャネルへ転送し、チャネル電圧を0Vにしている。
【００５６】
この際、Vpass はVpgmの約半分の電圧（例えば10V ）であるので、選択セルトランジスタの浮遊ゲートとチャネルの間の電界は弱く、通常の書き込み時間ではセルトランジスタの閾値は動かない。しかし、書き込みが繰り返されれば、電子は少しずつセルトランジスタの浮遊ゲートに注入されれるので、セルトランジスタの閾値は変化していく。
【００５７】
上述した二種類の弱い電界での書き込み方法は、実際のメモリセルの書き込み特性に応じて選択される。もし、実際のメモリセルの書き込み特性がアナログ的に記憶するのに適当でなければ、電圧の調整が必要であるかもしれない。
【００５８】
なお、回数記憶ブロックのデータは、デバイスの通常の使用中に消去されてはならない。そこで、例えば図１４を参照して後述するように、回数記憶ブロックに対応するロウデコーダに消去選択禁止制御用のフューズ素子を備え、デバイスの出荷時にメモリセルのデータを消去した後に上記フューズ素子を切断しておけば、デバイスの通常の使用中の消去時に回数記憶ブロックが選択されることはなく、そのデータが消えることはない。
【００５９】
＜図１中の回数記憶ブロックに対する書き込み方法の第１の実施例＞
図４は、図１中の回数記憶ブロックに対する書き込み方法の第１の実施例を説明するために示す回路である。
【００６０】
図４において、１０ａは図１中のセルアレイの回数記憶ブロックであり、NANDセルNAND群を有する。SAREG はセルアレイの一対のビット線毎に対応して設けられているセンスアンプ兼データレジスタの１個分を簡略的に示している。このデータレジスタSAREG は、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００６１】
上記データレジスタSAREG の一方の入出力ノードは、書き込み制御トランジスタ（図示せず）を介して、セルアレイの一対のビット線（偶数側ビット線および奇数側ビット線）に共通に接続されている。この場合、一対のビット線は、それぞれNANDセルに接続されている偶数側ビット線選択制御トランジスタEBT 、奇数側ビット線選択制御トランジスタOBT により選択的にデータレジスタSAREG に接続される。
【００６２】
さらに、一対のビット線は、それぞれ対応してビット線電位選択トランジスタEPST,OPST を介してビット線シールド電源に共通に接続されている。このビット線シールド電源は、読み出し時にはgnd 、書き込み時にはVdd となる。
【００６３】
図４に示す書き込み方法は、図３（ｂ）に示したVpass ストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロックのワード線にはVpass を与え、セルトランジスタに直列に接続されているビット線にはビット線シールド電源からgnd を与える。
【００６４】
この場合、一対のビット線選択制御トランジスタEPST,OPST をそれぞれオフ状態に制御し、一対のビット線電位選択トランジスタEBT,OBT をそれぞれオン状態に制御する。
【００６５】
本例では、セルトランジスタに書き換え回数を記憶する時のビット線の電圧設定のためにビット線シールド電源を用いており、この電源を選択する制御ロジック（本例ではビット線電位選択トランジスタ）があれば、特別な電源回路は付加しなくても実現できる。
【００６６】
なお、書き換え回数を記憶するには、書き込み回数または消去回数どちらを記憶してもよいが、書き込みは同一ページに複数回に分割して書き込むことが許されているので、消去回数を記憶する方が望ましい。メモリセルのデータを書き換える場合には、ブロック内のデータを全て消去する必要があるので、より正確な書き換え回数を得ることができる。
【００６７】
＜図１中の回数記憶ブロックに対する書き込み方法の第２の実施例＞
図５は、図１中の回数記憶ブロックに対する書き込み方法の第２の実施例を説明するために示す回路である。図５において、図４中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００６８】
図５に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、セルトランジスタに直列に接続されているビット線にはビット線シールド電源からVdd を与える。
【００６９】
＜図１中の回数記憶ブロックに対する書き込み方法の第３の実施例＞
図６は、図１中の回数記憶ブロックに対する書き込み方法の第３の実施例を説明するために示す回路である。図６において、図４中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図９を参照して後述する“０”リセット機能を有する回路が用いられている。
【００７０】
図６に示す書き込み方法は、図３（ｂ）に示したVpass ストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpass を与え、セルトランジスタに直列に接続されているビット線にはセンスアンプからgnd を与える。この場合、ビット線に接続されているセンスアンプ兼データレジスタを“０”書き込み状態にリセットしておき、偶数側ビット線選択制御トランジスタおよび奇数側ビット線選択制御トランジスタをそれぞれオン状態に制御することにより実現できる。
【００７１】
＜図１中の回数記憶ブロックに対する書き込み回路の第４の実施例＞
図７は、図１中の回数記憶ブロックに対する書き込み方法の第４の実施例を説明するために示す回路である。図７において、図６中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００７２】
図７に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、セルトランジスタに直列に接続されているビット線にはセンスアンプからVdd を与える。この場合、非選択アレイのセンスアンプ兼データレジスタの全てを“１”書き込み状態にリセットしておくようにリセット信号RST1を与えることにより実現できる。
【００７３】
図８は、図１のNAND型フラッシュメモリで“０”リセット機能を有さないセンスアンプ兼データレジスタが使用される場合の１個分の一例を取り出して詳細に示す回路図である。このセンスアンプ兼データレジスタは、従来例で説明した通りである。
【００７４】
図９は、図１のNAND型フラッシュメモリで“０”リセット機能を有するセンスアンプ兼データレジスタが使用される場合の１個分の一例を取り出して詳細に示す回路図である。
【００７５】
このセンスアンプ兼データレジスタは、図８を参照して前述したセンスアンプ兼データレジスタと比べて、データレジスタREG の一方の入出力ノードに、データレジスタREG を“０”書き込み状態にリセットするためにリセット信号RST0によって制御されるリセットトランジスタRT0 が追加されている点が異なり、その他は同じであるので図８中と同一符号を付している。
【００７６】
したがって、書き込み回数を記憶する場合には、非選択アレイのセンスアンプ兼データレジスタの全てを一括して“０”書き込み状態にしておくようにリセット信号RST0を与えることによりビット線にgnd を転送することができる。
【００７７】
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図である。
【００７８】
このNAND型フラッシュメモリでは、第１の実施形態のNAND型フラッシュメモリと比べて、一対をなす２本のビット線（偶数側ビット線および奇数側ビット線）が１個のセンスアンプに共通に接続されており、ビット線シールド技術が使われている点は同じである。
【００７９】
しかし、選択セルアレイの中の１ブロック（または１ページ）をアナログ的に書き換え回数を記憶するための回数記憶領域（本例では回数記憶ブロック１０ａ）として割り当て、センスアンプに接続されている２本のビット線のうちの1 本を回数記憶用に使用する点が異なる。
【００８０】
＜図１０中の回数記憶ブロックに対する書き込み方法の一実施例＞
図１１は、図１０中の回数記憶ブロックに対する書き込み方法の一実施例を説明するために示す回路である。図１１において、図５中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路、あるいは図９を参照して前述した“０”リセット機能を有する回路が用いられている。
【００８１】
図１１に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、選択セルトランジスタに直列に接続されているビット線にはビット線シールド電源からVdd を与える。
【００８２】
即ち、選択セルアレイにおいて例えば偶数側ビット線を回数記憶用に使用する場合を例にとると、奇数側のビット線に書き込む時に回数記憶ブロック１０ａのワード線にVpgmを与える。この時、偶数側のビット線にはVdd が与えられていて書き込みが禁止されているので、'1' 書き込みストレスの状態になる。
【００８３】
奇数側の書き込みデータが“０”の場合には、回数記憶ブロック１０ａの奇数側のセルトランジスタにはデータが書き込まれ、セルトランジスタの閾値は高くなっていくが、動作に影響を与えることはない。また、浮遊ゲート中の電子が増えていくと浮遊ゲートとチャネルの間の電界は弱まっていくので、電子の注入量は飽和していく。
【００８４】
上記した第２の実施形態のNAND型フラッシュメモリによれば、メモリセルアレイが複数に分割されていない場合でも、回数記憶ブロック１０ａに対する書き換え回数の記憶動作を実現することができる。
【００８５】
＜各実施形態における書き換え回数を読み出し回路＞
前記各実施形態で説明した書き込み方法により回数記憶ブロックの複数のセルトランジスタにアナログ的に書き換え回数が記憶されると、通常は図１２に示すように、セルトランジスタの閾値はある幅を持った正規分布の形をしている。
【００８６】
前記回数記憶ブロックの複数のセルトランジスタから書き換え回数を読み出して書き換え回数を判定する際、（１）複数のセルトランジスタの閾値分布の中心をデバイス外部のコントローラで判定する方法、（２）例えば図１３に示すように、電圧比較回路１３１とカウンタ１３２をデバイス内部に備えておき、閾値分布の内容をカウンタ１３２で判定する方法などが考えられる。
【００８７】
書き換え回数を読み出すためには、読み出し時の選択ワード線の電圧を変化させていくと、その電圧以下の閾値を持つセルトランジスタはセンスアンプ兼データレジスタで“１”と読み出され、ワード線電圧以上の閾値を持つセルトランジスタはセンスアンプ兼データレジスタで“０”と読み出される。
【００８８】
まず、前者（１）の方法について説明する。
【００８９】
ワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データを例えば１ページ分の読み出しデータとしてシリアルにデバイス外部に出力し、“１”と読み出されたセルトランジスタの数と“０”と読み出されたセルトランジスタの数をデバイス外部のコントローラで計数し、複数のセルトランジスタの閾値分布の中心を判定することにより書き換え回数を判定することが可能になる。
【００９０】
この際、“１”と読み出されたセルトランジスタの数が回数記憶ブロックのセルトランジスタの全数の半分を超えた時点のセルトランジスタ数が書き換え回数であると判定（多数決判定）することができる。
【００９１】
このような方法によれば、書き換え回数を読み出すために、メモリデバイス内に特別な回路は必要なく、通常と同じ読み出し回路だけで実現できる。
【００９２】
次に、後者（２）の方法について、図１３を参照しながら説明する。
【００９３】
回数記憶ブロックのセルトランジスタの制御ゲートに接続されているワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データをシリアルに読み出し、出力データの“１”／“０”判定を電圧比較回路１３１で行う。この判定の結果がデータ“０”であった場合に電圧比較回路１３１の出力回数をカウンタ１３２で計数していき、ワード線の電圧以下の閾値を持つセルトランジスタの個数が回数記憶ブロックのセルトランジスタの全数の半数を超えた時点のワード線の電圧に基づいて書き換え回数を判定することが可能になる。
【００９４】
例えば256 カラムの回数記憶ブロックを用いるNAND型フラッシュメモリには、256 の半分に相当する128 の計数容量を有する８ビットのフリップフロップ回路DFF0〜DFF8からなる書き換え回数読み出し用のカウンタ１３２と、センスアンプの出力データの“１”／“０”判定を行う電圧比較回路１３１とをデバイス内部に備えておき、判定を行う。
【００９５】
この場合、回数記憶ブロックのセルトランジスタの制御ゲートに接続されているワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データをシリアルに読み出し、出力データの“１”／“０”判定を電圧比較回路１３１で行う。この判定の結果がデータ“０”であった場合に電圧比較回路１３１の出力回数（ワード線の電圧以下の閾値を持つセルトランジスタの個数）をカウンタ１３２で計数していき、カウンタ１３２の最上位ビットが低レベルから高レベルに反転した時点のワード線の電圧に基づいて書き換え回数を判定することができる。
【００９６】
図１４は、図１中あるいは図１０中の回数記憶ブロック１０ａに対応するロウデコーダ１１ａが消去選択禁止制御用のフューズ素子Ｆを備えた一例を示す回路図である。
【００９７】
このロウデコーダは、ブロックアドレス信号Block Address が入力するアンドゲート１４１と、相補的な消去制御信号ERASE,/ERASEにより活性化制御され、前記アンドゲートの出力を反転する第１のインバータ１４２と、ラッチ制御信号LATCH により活性化制御され、前記アンドゲート１４１の出力をラッチし、ラッチ出力がリセット信号RESET によりリセットされるラッチ回路部１５と、相補的な消去制御信号/ERASE,ERASEにより前記第１のインバータ１４２とは相補的に活性化制御され、前記ラッチ回路部１５の出力を反転する第２のインバータ１４３と、この第２のインバータ１４３および前記第１のインバータ１４２の各出力がワイヤードオア接続された信号を反転する第３のインバータ１４４とを有する。
【００９８】
この第３のインバータ１４４の出力（ロウデコーダの出力電圧）は、図示しない電圧変換回路を経て、NANDセルのセルトランジスタのゲート（ワード線）、選択ゲートトランジスタのゲート（選択ゲート線）に供給される。
【００９９】
前記ラッチ回路部１５は、ラッチ制御信号LATCH がゲートに入力する活性化制御用のNMOSトランジスタ１５１と、２個のインバータが逆並列接続されてなり、入力端が前記NMOSトランジスタ１５１の一端に接続されたラッチ回路１５２と、このラッチ回路１５２の出力端とgnd ノードとの間に接続され、リセット信号RESET がゲートに入力するリセット用のNMOSトランジスタ１５３と、活性化制御用のNMOSトランジスタ１５１の他端に一端が接続されたラッチ入力制御用のNMOSトランジスタ１５４と、このラッチ入力制御用のNMOSトランジスタ１５４の他端とgnd ノードとの間に接続された消去選択禁止用のフューズ素子Ｆとからなる。
【０１００】
上記フューズ素子Ｆが導通状態の時は、ラッチ入力制御用のNMOSトランジスタ１５４の動作が可能になり、ロウデコーダは消去時のデコード動作が可能になる。これに対して、フューズ素子Ｆが非導通（切断）状態の時は、ラッチ入力制御用のNMOSトランジスタ１５４の動作が不可能になり、ロウデコーダは消去時のデコード動作が不可能になり、消去時に回数記憶ブロックを選択することはない。
【０１０１】
なお、前記各実施形態では、回数記憶領域として、非選択アレイ中の１ブロック（あるいは１ページ）、または、選択アレイ中の１ブロック（あるいは１ページ）中の奇数側ビット線あるいは偶数側ビット線に接続されているナンドセルを割り当てた例を説明したが、これに限らず、１個のセルトランジスタの両端側にそれぞれ１個の選択ゲートトランジスタを接続した回数記憶専用セルの１行分あるいは数行分をアレイに追加して設け、この回数記憶専用セルに対して前記各実施形態と同様な要領で書き換え回数を記憶させるようにしてもよい。
【０１０２】
また、前記各実施形態では、NAND型フラッシュメモリを説明したが、本発明はこれに限らず、他の不揮発性半導体メモリにも適用することが可能である。
【０１０３】
【発明の効果】
上述したように本発明の不揮発性半導体メモリによれば、書き換え回数をメモリセルと同様の記憶素子にアナログ的に記憶することにより、従来必要であった多数のレジスタ等を備えなくても、少ない回路数で書き換え制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図。
【図２】 NAND型フラッシュメモリのセルアレイに用いられているNANDセルの一例を示す等価回路図。
【図３】図１中の回数記憶ブロックのセルトランジスタに対して“１”書き込みストレスを利用して書き込みを行う場合とVpass ストレスを利用して書き込みを行う場合の二種類の電圧関係を示す回路図。
【図４】図１中の回数記憶ブロックに対する書き込み方法の第１の実施例を説明するために示す回路図。
【図５】図１中の回数記憶ブロックに対する書き込み方法の第２の実施例を説明するために示す回路図。
【図６】図１中の回数記憶ブロックに対する書き込み方法の第３の実施例を説明するために示す回路図。
【図７】図１中の回数記憶ブロックに対する書き込み方法の第４の実施例を説明するために示す回路図。
【図８】図１のNAND型フラッシュメモリで“０”リセット機能を有さないセンスアンプが使用される場合の１個分の一例を取り出して示す回路図。
【図９】図１のNAND型フラッシュメモリで“０”リセット機能を有するセンスアンプが使用される場合の１個分の一例を取り出して詳細に示す回路図。
【図１０】本発明の第２の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図。
【図１１】図１０中の回数記憶ブロックに対する書き込み方法の一実施例を説明するために示す回路図。
【図１２】本発明のNAND型フラッシュメモリにおいてセルトランジスタにアナログ的に書き換え回数が記憶された場合のセルトランジスタの閾値の分布の一例（正規分布）を示す特性図。
【図１３】本発明のデバイス内部に設けられた書き換え回数読み出し回路の一例を示す回路図。
【図１４】図１中あるいは図１０中の回数記憶ブロックに対応するロウデコーダが消去選択禁止フューズを備えた一例を示す回路図。
【符号の説明】
１０…メモリセルアレイ、
１０ａ…回数記憶ブロック、
１１、１１ａ…ロウデコーダ、
１２…センスアンプ、
１３…カラムデコーダ。
【発明の属する技術分野】
本発明は、不揮発性半導体メモリに係り、特に書き換え回数書き込み制御回路に関するもので、例えばNAND型フラッシュメモリに使用されるものである。
【０００２】
【従来の技術】
図２は、NAND型フラッシュメモリのセルアレイに用いられているNANDセルとして、あるセルブロックBLOCKmの一部のNANDセルを取り出してその一例を示す等価回路図である。
【０００３】
このNANDセルは、１６個のメモリセルCT0 〜CT15が直列に接続され、その一端側および他端側がそれぞれ対応してドレイン側選択ゲートトランジスタDGT およびソース側選択ゲートトランジスタSGT を介してビット線BLi(BLn,BLn+1,…) およびソース線SLに接続されている。各メモリセルCT0 〜CT15は、浮遊ゲートおよび制御ゲートの二層ゲート構造を有するセルトランジスタが用いられており、その制御ゲートにはワード線WLi(WL0 〜WL15) が接続されている。
【０００４】
また、ドレイン側選択ゲートトランジスタDGT の制御ゲートにはドレイン側選択ゲート線SGD が接続され、ソース側選択ゲートトランジスタSGT の制御ゲートにはソース側選択ゲート線SGS が接続されている。
【０００５】
ここで、NAND型フラッシュメモリおよびNANDセルの動作の一例を簡単に説明しておく。
【０００６】
NANDセルの書き込み（プログラム）／消去は、セルトランジスタのトンネル酸化膜にＦＮトンネル電流を通し、浮遊ゲートに電子を注入または放出することにより行う。
【０００７】
即ち、書き込み時には、ビット線BLi の電位を接地電位（gnd,0V）にし、選択ワード線に書き込み電圧Vpgm（例えば20V ）を与え、選択セルトランジスタの浮遊ゲートとチャネル部との間の高電界によって浮遊ゲートに電子を注入する。この時、選択セルトランジスタと直列に接続されているドレイン側選択ゲート線SGD には電源電圧Vdd が与えられてドレイン側選択ゲートトランジスタDGT は導通状態にあり、非選択ワード線には非選択ワード線書き込み電圧Vpass(例えば10V ）が与えられて非選択セルトランジスタは導通状態にあり、ビット線BLi の電位を選択セルトランジスタのチャネル部へ十分に転送する。なお、ソース側選択ゲート線SGS には0Vが与えられてソース側選択ゲートトランジスタSGT は非導通状態になっている。
【０００８】
書き込みは、１本のワード線に共通に接続された複数のセルトランジスタを単位とする１ページに対して一括で行うので、同時に書き込まれる複数のセルトランジスタの中には、データが“１”のもの（浮遊ゲートに電子を注入せずに消去状態を保つセルトランジスタ）も存在する。
【０００９】
上記したデータが“１”の選択セルトランジスタに対する書き込みの最初には、セルトランジスタのチャネルにビット線電位Vdd が転送された後、ワード線の電位がVpgmまたはVpass になると、チャネル部の電位はゲート容量によって持ち上げられる。この時、選択セルトランジスタのチャネル部の電位がVdd ＋Vth より高くなると、選択セルトランジスタと直列に接続されているドレイン側選択ゲートトランジスタDGT は、ゲート線SGD にVdd が与えられるので非導通状態になる。
【００１０】
選択セルトランジスタのチャネル部の電位はワード線・浮遊ゲート間の容量と浮遊ゲート・チャネル部間の容量との比によるが、9V程度まで持ち上げられることになる。これにより、選択セルトランジスタの浮遊ゲートとチャネル部の間の電界が弱まるので、ＦＮトンネル電流は電界の二乗に比例して減少し、通常の書き込み時間では書き込みが行われず、消去状態を保つ。
【００１１】
１ページ一括の書き込みを行うために、各ビット線に対応してセンスアンプを兼ねたデータレジスタが接続されており、それぞれ書き込みデータを一時的に保持するように構成されている。
【００１２】
図８は、NAND型フラッシュメモリに用いられているセンスアンプ兼データレジスタの１個分の一例を取り出して詳細に示す回路図である。
【００１３】
このセンスアンプ兼データレジスタは、２つのインバータが交叉接続されてなるデータレジスタ（ラッチ回路）REG の一対の入出力ノードに、一対のセンス入力用トランジスタSA0,SA1およびカラム選択の信号CSL により駆動される一対の入出力ゲートトランジスタCST が接続されている。上記一対のセンス入力用トランジスタSA0,SA1のソース共通接続ノードはセンス増幅用のNMOSトランジスタSAT
を介してgnd に接続されている。
【００１４】
また、データレジスタREG の一方の入出力ノードには、書き込み信号PROGRAMによって制御される書き込み制御トランジスタWTを介した後、一対の偶数側ビット線および奇数側ビット線に共通に接続されている。この場合、一対の偶数側ビット線および奇数側ビット線は、それぞれ対応して偶数側ビット線選択制御トランジスタEBT 、奇数側ビット線選択制御トランジスタOBT により選択的に書き込み制御トランジスタWTに接続される。
【００１５】
データレジスタREG の他方の入出力ノードには、データレジスタを“１”状態にリセットするためのリセットトランジスタRTが接続されており、このリセットトランジスタRTはリセット信号RST によって制御される。
【００１６】
次に、図８を参照して書き込み、消去、読み出し動作を簡単に説明する。
【００１７】
書き込み時には、一対の入出力線IO,/IOから一対の入出力ゲートトランジスタCST を介して入力された書き込みデータがデータレジスタREG に一時的に保持される。この書き込みデータは書き込み信号PROGRAM の制御によって制御される書き込み制御トランジスタWTおよび選択された偶数側のビット線選択制御トランジスタEBT または奇数側のビット線選択制御トランジスタOBT を介して偶数側または奇数側のビット線に転送される。この際、書き込みデータが“０”の場合にはビット線に0Vが転送され、書き込みデータが“１”の場合にはビット線にVdd が転送される。
【００１８】
消去は、メモリセルのウェルを消去電圧Vera（例えば21V ）にし、ワード線を0Vとすることにより、浮遊ゲート中の電子を基板へ引き抜くことによって行う。消去はブロック単位で行うが、消去しない非選択ブロックのワード線は浮遊状態にしておく。ウェルの電圧がVeraにされると、基板と浮遊ゲートを介したワード線との容量結合によって、浮遊ゲートは高い電圧にブートされる。そのため、非選択ブロックでは、浮遊ゲートと基板との間の電界が弱まり、消去されない。
【００１９】
読み出しは、書き込みと同じくページ単位で行う。読み出しの最初に、データレジスタREG はリセット信号RST によって“１”状態にリセットされる。そして、読み出しの最初にプリチャージ信号PRECHARGE によって制御されるプリチャージ用のPMOSトランジスタPRT およびリード信号READがゲートに与えられるNMOSトランジスタRTを介してビット線がプリチャージされる。この際、ビット線のプリチャージ電圧をVdd または読み出しの高速化を図るためにVdd より低い電位に設定するように、リード信号READの電圧を制御することによって決める。
【００２０】
また、プリチャージ用のPMOSトランジスタPRT の一端の電位によって活性化制御用のNMOSトランジスタENT がオン状態に制御される。
【００２１】
その後、選択ワード線を0Vにしたままで、図２中に示したドレイン側選択ゲートトランジスタDGT およびソース側選択ゲートトランジスタSGT をオンさせ、ビット線の電位が放電されるかどうかを判定する。この時、選択セルトランジスタと直列に接続されたセルトランジスタには十分にセル電流を流すように、それに対応するワード線には読み出し電圧Vread （例えば3.5V）が与えられる。
【００２２】
選択セルトランジスタのデータが“１”である場合（消去されている場合）には、そのトランジスタの閾値が負にまで低くなっているので、ワード線が0Vであってもセル電流が流れ、ビット線は放電される。
【００２３】
選択セルトランジスタのデータがデータが“０”である場合（書き込まれている場合）には、そのトランジスタの閾値は0V以上に高くなっているので、選択セルトランジスタは非導通になり、ビット線の電位はプリチャージされたまま保持される。
【００２４】
その後、リード信号READによりNMOSトランジスタRTをオンさせ、ビット線の電圧をセンス増幅用のNMOSトランジスタENT で受け、センス信号SENSE0によってセンス入力用のNMOSトランジスタSAをオンさせてデータレジスタREG に一時的に保持させる。データレジスタREG に取り込まれたデータは、シリアルに読み出される。
【００２５】
ところで、ビット線の微細化が進むに連れ、隣接するビット線間の寄生容量が大きくなり、誤読み出しを防ぐためにビット線シールド技術が採用されている。ここで、ビット線シールド技術について簡単に説明する。
【００２６】
上述したように、読み出し時にはビット線を浮遊にしてプリチャージ電位がセル電流によって放電されるかどうかを見ている。デザインルールが緩やかで、ビット線の幅が広く、隣接するビット線の間隔も広い時には、ビット線の寄生容量はその大部分が基板に対するものであり、隣接ビット線の動作は読み出しに影響を与えることはない。
【００２７】
しかし、微細化が進み、ビット線が細くなりビット線間隔が狭くなると、ビット線の寄生容量は隣接するビット線間の容量が支配的になる。そういった状況で、注目するビット線上のメモリセルにはデータ“０”が書き込まれており、隣接する２つのビット線には“１”が書き込まれている場合を考える。
【００２８】
この場合、注目するビット線は放電されずプリチャージ電位が保持されるはずであるが、隣接する２本のビット線は放電されるので、ビット線間の容量結合によって注目するビット線の電位も下がってしまい、“１”と誤読み出しされてしまう。
【００２９】
これを防ぐために用いられるビット線シールド技術では、選択ビット線は物理的には1 本おきとし、選択されないビット線は電位を接地電位gnd に固定する。これにより隣接ビット線間の寄生容量の電位差は固定されているので、誤読み出しが起こることはない。
【００３０】
なお、上記したビット線シールド技術では、偶数列のビット線および奇数列のビット線はそれぞれ対応して信号BL-even またはBL-oddによって選ばれる。また、1 本のワード線に接続されるメモリセルの数は２倍に増えるが、アドレッシングによって、外部から見たページサイズは変更しないよう制御している。
【００３１】
上述したようにフラッシュメモリの書き込み／消去では、セルトランジスタの本来は絶縁膜である酸化膜に電子を通しているので、書き込み／消去を繰り返すうちに酸化膜の特性が変化し、書き込み／消去特性が劣化していく。
【００３２】
NAND型フラッシュメモリの場合には、書き換え（書き込み／消去）回数が増えるにつれて、消去時の閾値が高くなってしまう現象が生じる。これは、酸化膜中に電子トラップ（トラップ準位）が発生し、ここにトラップされた電子がトンネル電流を妨げるからである。
【００３３】
書き換え回数が増えていっても初期と同様の消去特性を得るためには、より高い消去電圧Veraまたはより長い消去時間が必要となる。通常は、書き換えが進んでもメモリセルの特性劣化がデバイスの劣化として見えないよう、マージンをとって消去電圧／時間を設定している。
【００３４】
しかし、マージンをとって消去電圧／時間を設定することは、初期のメモリセルにとっては過剰なストレスとなり、劣化を速めてしまうという悪循環が生じる。そこで、過剰なストレスを与えずに、それぞれの時点での最適な条件で消去を行うためには、書き換え回数にしたがって電圧または時間を調整していく方法が考えられる。
【００３５】
この方法を実現するためには、書き換え回数をレジスタに記憶しておき、その書き換え回数に応じてコントローラで内部電圧等を調整することが考えられる。この書き換え回数を記憶しておくレジスタは、デバイスの電源を切っても情報を保持しなければならないので、不揮発性である必要がある。
【００３６】
特にフラッシュメモリでは、仕様的に10万回から100 万回の書き換えを許容しており、この大きな書き換え回数をデジタル的に計数し、例えばメモリセルと同様の多数の記憶素子（例えば20ビットの不揮発性レジスタ）に記憶する制御が必要になり、回路規模が大きくなる。
【００３７】
【発明が解決しようとする課題】
上記したように従来のフラッシュメモリは、書き換え回数にしたがって書き込み／消去特性の劣化に対応して電圧／時間等を調整するために、大きな書き換え回数をデジタル的に計数して多数の不揮発性レジスタに記憶する制御が必要になり、回路規模が大きくなるという問題があった。
【００３８】
本発明は上記の問題点を解決すべくなされたもので、書き換え回数をメモリセルと同様の記憶素子にアナログ的に記憶することにより、少ない回路数で書き換え制御を可能にした不揮発性半導体メモリを提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明の第１の不揮発性半導体メモリは、複数に分割されたメモリセルアレイと、前記複数のメモリセルアレイのうちで非選択アレイ中の一部に割り当てられた書き換え回数記憶領域のセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって書き換え回数を記憶させる書き換え回数書き込み制御回路とを具備することを特徴とする。
【００４０】
本発明の第２の不揮発性半導体メモリは、メモリセルアレイと、前記メモリセルアレイにおける偶奇一対のビット線毎に共通に接続される複数のセンスアンプ兼データレジスタと、選択されたメモリセルアレイの一部に割り当てられた書き換え回数記憶領域における偶奇一対のビット線のうちの一方のビット線に接続されているセルトランジスタに対してデータが書き込まれる際には他方のビット線に接続されているセルトランジスタにに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって書き換え回数を記憶させる書き換え回数書き込み制御回路とを具備することを特徴とする。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００４２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図である。
【００４３】
図１のNAND型フラッシュメモリは、図２を参照して前述したNANDセルのアレイを有し、通常の大容量のNAND型フラッシュメモリと同様に、ビット線容量を小さく抑えて高速読み出しを図るために、メモリセルアレイ１０が複数（本例では２つ）のセルアレイ０、セルアレイ１に分割されている。また、前述したビット線シールド技術が採用されている。
【００４４】
そして、アナログ的に書き換え回数を記憶するための回数記憶領域として、非選択アレイ中の一部（１ブロックまたは１ページ）を割り当てるものであり、本例では、回数記憶ブロック１０ａを割り当てた場合を例にとって説明する。
【００４５】
メモリセルアレイ１０のロウ選択を行うロウデコーダ(Row Decoder) １１のうち、回数記憶ブロック１０に対応するロウデコーダ１１ａには、２つのメモリセルアレイを区別するブロックアドレスの最上位ビットBLKADD-MSBとその反転ビット/BLKADD-MSB がそれぞれ対応して入力されており、アレイ毎の書き換え回数を当該アレイとは別の側のアレイに独立に記憶するように制御している。
【００４６】
なお、１２はメモリセルアレイ１０の各カラムに対応して設けられたセンスアンプ(Sense Amp.)、１３はメモリセルアレイ１０のカラム選択を行うカラムデコーダ(Column Decoder)である。
【００４７】
上記センスアンプ１２は、後述する書き込み方法の各実施例に応じて、図８を参照して前述したようなセンスアンプ兼データレジスタ、あるいは、図９を参照して後述するようなセンスアンプ兼データレジスタが用いられる。
【００４８】
回数記憶ブロック１０ａに書き換え回数を記憶させるために、回数記憶ブロック１０ａのセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの閾値のアナログ的な変動量によって記憶させる。
【００４９】
このような弱い電界で書き込みを行ってアナログ的に書き換え回数を記憶させると、記憶の精度は低下するが、消去条件の制御をするためには書き換え回数が１桁増えたことを検知できる程度の精度で十分である。
【００５０】
セルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行う方法として、セルトランジスタに与える電圧関係として図３（ａ）、（ｂ）に示すような二種類が考えられる。
【００５１】
図３（ａ）は、選択セルトランジスタに“１”書き込みストレスを利用して書き込みを行う場合の電圧関係を示す。
【００５２】
選択セルトランジスタに対する通常の書き込みでは、“１”書き込みセルは、選択セルトランジスタのチャネル電圧を持ち上げて（バックゲートに〜9Vのブート電圧を与えて）書き込みを禁止している。この際、電子は少ないながらもセルトランジスタの浮遊ゲートに注入されるので、書き込みが繰り返されれば、セルトランジスタの閾値は高くなっていく。
【００５３】
そこで、選択セルトランジスタに“１”書き込みストレスを与えて書き込みを行うために、選択セルトランジスタに直列に接続されているドレイン側選択ゲートトランジスタのゲート（ドレイン側選択ゲート線SGD ）およびビット線にそれぞれVdd を与え、選択セルトランジスタのゲート（選択ワード線）にVpgm（例えば20V ）を与える。
【００５４】
図３（ｂ）は、選択セルトランジスタにVpass ストレスを利用して書き込みを行う場合の電圧関係を示す。
【００５５】
選択セルトランジスタに対する通常の書き込みでは、選択セルトランジスタに直列に接続されている非選択セルトランジスタのゲート（非選択ワード線）にVpass が与えられることにより、ビット線の電圧を選択セルトランジスタのチャネルへ転送し、チャネル電圧を0Vにしている。
【００５６】
この際、Vpass はVpgmの約半分の電圧（例えば10V ）であるので、選択セルトランジスタの浮遊ゲートとチャネルの間の電界は弱く、通常の書き込み時間ではセルトランジスタの閾値は動かない。しかし、書き込みが繰り返されれば、電子は少しずつセルトランジスタの浮遊ゲートに注入されれるので、セルトランジスタの閾値は変化していく。
【００５７】
上述した二種類の弱い電界での書き込み方法は、実際のメモリセルの書き込み特性に応じて選択される。もし、実際のメモリセルの書き込み特性がアナログ的に記憶するのに適当でなければ、電圧の調整が必要であるかもしれない。
【００５８】
なお、回数記憶ブロックのデータは、デバイスの通常の使用中に消去されてはならない。そこで、例えば図１４を参照して後述するように、回数記憶ブロックに対応するロウデコーダに消去選択禁止制御用のフューズ素子を備え、デバイスの出荷時にメモリセルのデータを消去した後に上記フューズ素子を切断しておけば、デバイスの通常の使用中の消去時に回数記憶ブロックが選択されることはなく、そのデータが消えることはない。
【００５９】
＜図１中の回数記憶ブロックに対する書き込み方法の第１の実施例＞
図４は、図１中の回数記憶ブロックに対する書き込み方法の第１の実施例を説明するために示す回路である。
【００６０】
図４において、１０ａは図１中のセルアレイの回数記憶ブロックであり、NANDセルNAND群を有する。SAREG はセルアレイの一対のビット線毎に対応して設けられているセンスアンプ兼データレジスタの１個分を簡略的に示している。このデータレジスタSAREG は、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００６１】
上記データレジスタSAREG の一方の入出力ノードは、書き込み制御トランジスタ（図示せず）を介して、セルアレイの一対のビット線（偶数側ビット線および奇数側ビット線）に共通に接続されている。この場合、一対のビット線は、それぞれNANDセルに接続されている偶数側ビット線選択制御トランジスタEBT 、奇数側ビット線選択制御トランジスタOBT により選択的にデータレジスタSAREG に接続される。
【００６２】
さらに、一対のビット線は、それぞれ対応してビット線電位選択トランジスタEPST,OPST を介してビット線シールド電源に共通に接続されている。このビット線シールド電源は、読み出し時にはgnd 、書き込み時にはVdd となる。
【００６３】
図４に示す書き込み方法は、図３（ｂ）に示したVpass ストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロックのワード線にはVpass を与え、セルトランジスタに直列に接続されているビット線にはビット線シールド電源からgnd を与える。
【００６４】
この場合、一対のビット線選択制御トランジスタEPST,OPST をそれぞれオフ状態に制御し、一対のビット線電位選択トランジスタEBT,OBT をそれぞれオン状態に制御する。
【００６５】
本例では、セルトランジスタに書き換え回数を記憶する時のビット線の電圧設定のためにビット線シールド電源を用いており、この電源を選択する制御ロジック（本例ではビット線電位選択トランジスタ）があれば、特別な電源回路は付加しなくても実現できる。
【００６６】
なお、書き換え回数を記憶するには、書き込み回数または消去回数どちらを記憶してもよいが、書き込みは同一ページに複数回に分割して書き込むことが許されているので、消去回数を記憶する方が望ましい。メモリセルのデータを書き換える場合には、ブロック内のデータを全て消去する必要があるので、より正確な書き換え回数を得ることができる。
【００６７】
＜図１中の回数記憶ブロックに対する書き込み方法の第２の実施例＞
図５は、図１中の回数記憶ブロックに対する書き込み方法の第２の実施例を説明するために示す回路である。図５において、図４中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００６８】
図５に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、セルトランジスタに直列に接続されているビット線にはビット線シールド電源からVdd を与える。
【００６９】
＜図１中の回数記憶ブロックに対する書き込み方法の第３の実施例＞
図６は、図１中の回数記憶ブロックに対する書き込み方法の第３の実施例を説明するために示す回路である。図６において、図４中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図９を参照して後述する“０”リセット機能を有する回路が用いられている。
【００７０】
図６に示す書き込み方法は、図３（ｂ）に示したVpass ストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpass を与え、セルトランジスタに直列に接続されているビット線にはセンスアンプからgnd を与える。この場合、ビット線に接続されているセンスアンプ兼データレジスタを“０”書き込み状態にリセットしておき、偶数側ビット線選択制御トランジスタおよび奇数側ビット線選択制御トランジスタをそれぞれオン状態に制御することにより実現できる。
【００７１】
＜図１中の回数記憶ブロックに対する書き込み回路の第４の実施例＞
図７は、図１中の回数記憶ブロックに対する書き込み方法の第４の実施例を説明するために示す回路である。図７において、図６中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路あるいは図９を参照して後述する回路が用いられている。
【００７２】
図７に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、非選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、セルトランジスタに直列に接続されているビット線にはセンスアンプからVdd を与える。この場合、非選択アレイのセンスアンプ兼データレジスタの全てを“１”書き込み状態にリセットしておくようにリセット信号RST1を与えることにより実現できる。
【００７３】
図８は、図１のNAND型フラッシュメモリで“０”リセット機能を有さないセンスアンプ兼データレジスタが使用される場合の１個分の一例を取り出して詳細に示す回路図である。このセンスアンプ兼データレジスタは、従来例で説明した通りである。
【００７４】
図９は、図１のNAND型フラッシュメモリで“０”リセット機能を有するセンスアンプ兼データレジスタが使用される場合の１個分の一例を取り出して詳細に示す回路図である。
【００７５】
このセンスアンプ兼データレジスタは、図８を参照して前述したセンスアンプ兼データレジスタと比べて、データレジスタREG の一方の入出力ノードに、データレジスタREG を“０”書き込み状態にリセットするためにリセット信号RST0によって制御されるリセットトランジスタRT0 が追加されている点が異なり、その他は同じであるので図８中と同一符号を付している。
【００７６】
したがって、書き込み回数を記憶する場合には、非選択アレイのセンスアンプ兼データレジスタの全てを一括して“０”書き込み状態にしておくようにリセット信号RST0を与えることによりビット線にgnd を転送することができる。
【００７７】
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図である。
【００７８】
このNAND型フラッシュメモリでは、第１の実施形態のNAND型フラッシュメモリと比べて、一対をなす２本のビット線（偶数側ビット線および奇数側ビット線）が１個のセンスアンプに共通に接続されており、ビット線シールド技術が使われている点は同じである。
【００７９】
しかし、選択セルアレイの中の１ブロック（または１ページ）をアナログ的に書き換え回数を記憶するための回数記憶領域（本例では回数記憶ブロック１０ａ）として割り当て、センスアンプに接続されている２本のビット線のうちの1 本を回数記憶用に使用する点が異なる。
【００８０】
＜図１０中の回数記憶ブロックに対する書き込み方法の一実施例＞
図１１は、図１０中の回数記憶ブロックに対する書き込み方法の一実施例を説明するために示す回路である。図１１において、図５中と同一部分には同一符号を付している。ここでは、センスアンプ兼データレジスタは、図８を参照して前述した回路、あるいは図９を参照して前述した“０”リセット機能を有する回路が用いられている。
【００８１】
図１１に示す書き込み方法は、図３（ａ）に示した“１”書き込みストレスを利用して選択セルトランジスタに対する弱い電界での書き込みを行うものであり、選択アレイの書き込みまたは消去の際に、選択アレイの回数記憶ブロック１０ａのワード線にはVpgmを与え、選択セルトランジスタに直列に接続されているビット線にはビット線シールド電源からVdd を与える。
【００８２】
即ち、選択セルアレイにおいて例えば偶数側ビット線を回数記憶用に使用する場合を例にとると、奇数側のビット線に書き込む時に回数記憶ブロック１０ａのワード線にVpgmを与える。この時、偶数側のビット線にはVdd が与えられていて書き込みが禁止されているので、'1' 書き込みストレスの状態になる。
【００８３】
奇数側の書き込みデータが“０”の場合には、回数記憶ブロック１０ａの奇数側のセルトランジスタにはデータが書き込まれ、セルトランジスタの閾値は高くなっていくが、動作に影響を与えることはない。また、浮遊ゲート中の電子が増えていくと浮遊ゲートとチャネルの間の電界は弱まっていくので、電子の注入量は飽和していく。
【００８４】
上記した第２の実施形態のNAND型フラッシュメモリによれば、メモリセルアレイが複数に分割されていない場合でも、回数記憶ブロック１０ａに対する書き換え回数の記憶動作を実現することができる。
【００８５】
＜各実施形態における書き換え回数を読み出し回路＞
前記各実施形態で説明した書き込み方法により回数記憶ブロックの複数のセルトランジスタにアナログ的に書き換え回数が記憶されると、通常は図１２に示すように、セルトランジスタの閾値はある幅を持った正規分布の形をしている。
【００８６】
前記回数記憶ブロックの複数のセルトランジスタから書き換え回数を読み出して書き換え回数を判定する際、（１）複数のセルトランジスタの閾値分布の中心をデバイス外部のコントローラで判定する方法、（２）例えば図１３に示すように、電圧比較回路１３１とカウンタ１３２をデバイス内部に備えておき、閾値分布の内容をカウンタ１３２で判定する方法などが考えられる。
【００８７】
書き換え回数を読み出すためには、読み出し時の選択ワード線の電圧を変化させていくと、その電圧以下の閾値を持つセルトランジスタはセンスアンプ兼データレジスタで“１”と読み出され、ワード線電圧以上の閾値を持つセルトランジスタはセンスアンプ兼データレジスタで“０”と読み出される。
【００８８】
まず、前者（１）の方法について説明する。
【００８９】
ワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データを例えば１ページ分の読み出しデータとしてシリアルにデバイス外部に出力し、“１”と読み出されたセルトランジスタの数と“０”と読み出されたセルトランジスタの数をデバイス外部のコントローラで計数し、複数のセルトランジスタの閾値分布の中心を判定することにより書き換え回数を判定することが可能になる。
【００９０】
この際、“１”と読み出されたセルトランジスタの数が回数記憶ブロックのセルトランジスタの全数の半分を超えた時点のセルトランジスタ数が書き換え回数であると判定（多数決判定）することができる。
【００９１】
このような方法によれば、書き換え回数を読み出すために、メモリデバイス内に特別な回路は必要なく、通常と同じ読み出し回路だけで実現できる。
【００９２】
次に、後者（２）の方法について、図１３を参照しながら説明する。
【００９３】
回数記憶ブロックのセルトランジスタの制御ゲートに接続されているワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データをシリアルに読み出し、出力データの“１”／“０”判定を電圧比較回路１３１で行う。この判定の結果がデータ“０”であった場合に電圧比較回路１３１の出力回数をカウンタ１３２で計数していき、ワード線の電圧以下の閾値を持つセルトランジスタの個数が回数記憶ブロックのセルトランジスタの全数の半数を超えた時点のワード線の電圧に基づいて書き換え回数を判定することが可能になる。
【００９４】
例えば256 カラムの回数記憶ブロックを用いるNAND型フラッシュメモリには、256 の半分に相当する128 の計数容量を有する８ビットのフリップフロップ回路DFF0〜DFF8からなる書き換え回数読み出し用のカウンタ１３２と、センスアンプの出力データの“１”／“０”判定を行う電圧比較回路１３１とをデバイス内部に備えておき、判定を行う。
【００９５】
この場合、回数記憶ブロックのセルトランジスタの制御ゲートに接続されているワード線の電圧を低い方から高い方へ段階的に変化させていき、各段階でセンスアンプ兼データレジスタの出力データをシリアルに読み出し、出力データの“１”／“０”判定を電圧比較回路１３１で行う。この判定の結果がデータ“０”であった場合に電圧比較回路１３１の出力回数（ワード線の電圧以下の閾値を持つセルトランジスタの個数）をカウンタ１３２で計数していき、カウンタ１３２の最上位ビットが低レベルから高レベルに反転した時点のワード線の電圧に基づいて書き換え回数を判定することができる。
【００９６】
図１４は、図１中あるいは図１０中の回数記憶ブロック１０ａに対応するロウデコーダ１１ａが消去選択禁止制御用のフューズ素子Ｆを備えた一例を示す回路図である。
【００９７】
このロウデコーダは、ブロックアドレス信号Block Address が入力するアンドゲート１４１と、相補的な消去制御信号ERASE,/ERASEにより活性化制御され、前記アンドゲートの出力を反転する第１のインバータ１４２と、ラッチ制御信号LATCH により活性化制御され、前記アンドゲート１４１の出力をラッチし、ラッチ出力がリセット信号RESET によりリセットされるラッチ回路部１５と、相補的な消去制御信号/ERASE,ERASEにより前記第１のインバータ１４２とは相補的に活性化制御され、前記ラッチ回路部１５の出力を反転する第２のインバータ１４３と、この第２のインバータ１４３および前記第１のインバータ１４２の各出力がワイヤードオア接続された信号を反転する第３のインバータ１４４とを有する。
【００９８】
この第３のインバータ１４４の出力（ロウデコーダの出力電圧）は、図示しない電圧変換回路を経て、NANDセルのセルトランジスタのゲート（ワード線）、選択ゲートトランジスタのゲート（選択ゲート線）に供給される。
【００９９】
前記ラッチ回路部１５は、ラッチ制御信号LATCH がゲートに入力する活性化制御用のNMOSトランジスタ１５１と、２個のインバータが逆並列接続されてなり、入力端が前記NMOSトランジスタ１５１の一端に接続されたラッチ回路１５２と、このラッチ回路１５２の出力端とgnd ノードとの間に接続され、リセット信号RESET がゲートに入力するリセット用のNMOSトランジスタ１５３と、活性化制御用のNMOSトランジスタ１５１の他端に一端が接続されたラッチ入力制御用のNMOSトランジスタ１５４と、このラッチ入力制御用のNMOSトランジスタ１５４の他端とgnd ノードとの間に接続された消去選択禁止用のフューズ素子Ｆとからなる。
【０１００】
上記フューズ素子Ｆが導通状態の時は、ラッチ入力制御用のNMOSトランジスタ１５４の動作が可能になり、ロウデコーダは消去時のデコード動作が可能になる。これに対して、フューズ素子Ｆが非導通（切断）状態の時は、ラッチ入力制御用のNMOSトランジスタ１５４の動作が不可能になり、ロウデコーダは消去時のデコード動作が不可能になり、消去時に回数記憶ブロックを選択することはない。
【０１０１】
なお、前記各実施形態では、回数記憶領域として、非選択アレイ中の１ブロック（あるいは１ページ）、または、選択アレイ中の１ブロック（あるいは１ページ）中の奇数側ビット線あるいは偶数側ビット線に接続されているナンドセルを割り当てた例を説明したが、これに限らず、１個のセルトランジスタの両端側にそれぞれ１個の選択ゲートトランジスタを接続した回数記憶専用セルの１行分あるいは数行分をアレイに追加して設け、この回数記憶専用セルに対して前記各実施形態と同様な要領で書き換え回数を記憶させるようにしてもよい。
【０１０２】
また、前記各実施形態では、NAND型フラッシュメモリを説明したが、本発明はこれに限らず、他の不揮発性半導体メモリにも適用することが可能である。
【０１０３】
【発明の効果】
上述したように本発明の不揮発性半導体メモリによれば、書き換え回数をメモリセルと同様の記憶素子にアナログ的に記憶することにより、従来必要であった多数のレジスタ等を備えなくても、少ない回路数で書き換え制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図。
【図２】 NAND型フラッシュメモリのセルアレイに用いられているNANDセルの一例を示す等価回路図。
【図３】図１中の回数記憶ブロックのセルトランジスタに対して“１”書き込みストレスを利用して書き込みを行う場合とVpass ストレスを利用して書き込みを行う場合の二種類の電圧関係を示す回路図。
【図４】図１中の回数記憶ブロックに対する書き込み方法の第１の実施例を説明するために示す回路図。
【図５】図１中の回数記憶ブロックに対する書き込み方法の第２の実施例を説明するために示す回路図。
【図６】図１中の回数記憶ブロックに対する書き込み方法の第３の実施例を説明するために示す回路図。
【図７】図１中の回数記憶ブロックに対する書き込み方法の第４の実施例を説明するために示す回路図。
【図８】図１のNAND型フラッシュメモリで“０”リセット機能を有さないセンスアンプが使用される場合の１個分の一例を取り出して示す回路図。
【図９】図１のNAND型フラッシュメモリで“０”リセット機能を有するセンスアンプが使用される場合の１個分の一例を取り出して詳細に示す回路図。
【図１０】本発明の第２の実施形態に係るNAND型フラッシュメモリの概略構成を示すブロック図。
【図１１】図１０中の回数記憶ブロックに対する書き込み方法の一実施例を説明するために示す回路図。
【図１２】本発明のNAND型フラッシュメモリにおいてセルトランジスタにアナログ的に書き換え回数が記憶された場合のセルトランジスタの閾値の分布の一例（正規分布）を示す特性図。
【図１３】本発明のデバイス内部に設けられた書き換え回数読み出し回路の一例を示す回路図。
【図１４】図１中あるいは図１０中の回数記憶ブロックに対応するロウデコーダが消去選択禁止フューズを備えた一例を示す回路図。
【符号の説明】
１０…メモリセルアレイ、
１０ａ…回数記憶ブロック、
１１、１１ａ…ロウデコーダ、
１２…センスアンプ、
１３…カラムデコーダ。
Claims (12)
- 複数に分割されたメモリセルアレイと、
前記複数のメモリセルアレイのうちで非選択アレイ中の一部に割り当てられた書き換え回数記憶領域のセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの浮遊ゲートへの電子の注入量によってセルトランジスタの閾値をアナログ的に変動させることによって書き換え回数を記憶させる書き換え回数書き込み制御回路
とを具備することを特徴とする不揮発性半導体メモリ。 - メモリセルアレイと、
前記メモリセルアレイにおける偶奇一対のビット線毎に共通に接続される複数のセンスアンプ兼データレジスタと、選択されたメモリセルアレイの一部に割り当てられた書き換え回数記憶領域における偶奇一対のビット線のうちの一方のビット線に接続されているセルトランジスタに対してデータが書き込まれる際には他方のビット線に接続されているセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行い、セルトランジスタの浮遊ゲートへの電子の注入量によってセルトランジスタの閾値をアナログ的に変動させることによって書き換え回数を記憶させる書き換え回数書き込み制御回路
とを具備することを特徴とする不揮発性半導体メモリ。 - 前記書き換え回数記憶領域におけるセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行う際、前記セルトランジスタに直列に接続されているビット線に所定の電源電圧を与え、前記セルトランジスタのゲートに書き込み電圧Vpgmを与えることにより、前記セルトランジスタに対する“１”書き込みストレスを利用して書き込むことを特徴とする請求項１または２記載の不揮発性半導体メモリ。
- 前記書き換え回数記憶領域におけるセルトランジスタに対して通常の書き込みよりも弱い電界で書き込みを行う際、前記セルトランジスタの制御ゲートに書き込み電圧より低い非選択ワード線電圧Vpass を与え、前記セルトランジスタに直列に接続されているビット線には接地電位を与えることにより、
前記セルトランジスタに対するVpass ストレスを利用して書き込むことを特徴とする請求項１または２記載の不揮発性半導体メモリ。 - 前記書き換え回数を記憶させた書き換え回数記憶領域の複数のセルトランジスタから書き換え回数を読み出す際、読み出しデータをデバイス外部に出力することを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ。
- 前記書き換え回数を記憶させた書き換え回数記憶領域の複数のセルトランジスタから書き換え回数を読み出す際、前記セルトランジスタの制御ゲートに接続されているワード線の電圧を変化させていき、前記ワード線の電圧以下の閾値を持つセルトランジスタの個数が書き換え回数記憶領域のセルトランジスタの全数の半数を超えた時点のワード線の電圧に基づいて書き換え回数を判定することを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ。
- 前記書き換え回数を読み出す際に使用するカウンタが予め設けられており、前記書き換え回数を記憶させた書き換え回数記憶領域の複数のセルトランジスタから書き換え回数を読み出す際、前記セルトランジスタの制御ゲートに接続されているワード線の電圧を変化させていき、セルトランジスタが前記ワード線の電圧以下の閾値を持つ場合に前記カウンタを歩進させていき、前記カウンタの最上位ビットが反転した時点のワード線の電圧に基づいて書き換え回数を判定することを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ。
- 前記複数のセルトランジスタから読み出されたデータに基づいてセルトランジスタの閾値分布の中心を判定することにより書き換え回数を判定することを特徴とする請求項５乃至７のいずれか１項に記載の不揮発性半導体メモリ。
- 前記書き換え回数を読み出す際に使用するカウンタが予め設けられており、前記書き換え回数を記憶させた書き換え回数記憶領域の複数のセルトランジスタから書き換え回数を読み出す際、前記セルトランジスタの制御ゲートに接続されているワード線の電圧を変化させていき、書き換え回数の読み出し結果を１ページ分の読み出しデータとしてシリアルにデバイス外部に出力することを特徴とする請求項５記載の不揮発性半導体メモリ。
- 前記書き換え回数記憶領域に対応するロウデコーダは、消去選択を禁止するために使用されるフューズを備えており、当該フューズはデバイスの出荷時にメモリセルのデータを消去した後に切断されることを特徴とする請求項１記載の不揮発性半導体メモリ。
- 前記メモリセルアレイにおける選択ビット線は物理的に１本おきとし、選択されないビット線を所定電位に固定するビット線シールド技術が採用されており、前記ビット線に与える電源電圧あるいは接地電位は、前記ビット線シールド技術で用いられる電源から供給することを特徴とする請求項３または４記載の不揮発性半導体メモリ。
- 前記メモリセルアレイにおけるビット線に対応してセンスアンプ兼データレジスタが設けられており、前記ビット線に与える電源電圧あるいは接地電位は前記センスアンプ兼データレジスタから供給することを特徴とする請求項３または４記載の不揮発性半導体メモリ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167314A JP3833970B2 (ja) | 2002-06-07 | 2002-06-07 | 不揮発性半導体メモリ |
| US10/455,450 US6839276B2 (en) | 2002-06-07 | 2003-06-06 | Non-volatile semiconductor memory |
| US10/957,697 US6914816B2 (en) | 2002-06-07 | 2004-10-05 | Non-volatile semiconductor memory |
| US11/143,709 US7277323B2 (en) | 2002-06-07 | 2005-06-03 | Non-volatile semiconductor memory |
| US11/854,048 US7636255B2 (en) | 2002-06-07 | 2007-09-12 | Non-volatile semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167314A JP3833970B2 (ja) | 2002-06-07 | 2002-06-07 | 不揮発性半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014043A JP2004014043A (ja) | 2004-01-15 |
| JP3833970B2 true JP3833970B2 (ja) | 2006-10-18 |
Family
ID=29706756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167314A Expired - Fee Related JP3833970B2 (ja) | 2002-06-07 | 2002-06-07 | 不揮発性半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6839276B2 (ja) |
| JP (1) | JP3833970B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3833970B2 (ja) * | 2002-06-07 | 2006-10-18 | 株式会社東芝 | 不揮発性半導体メモリ |
| US6888755B2 (en) * | 2002-10-28 | 2005-05-03 | Sandisk Corporation | Flash memory cell arrays having dual control gates per memory cell charge storage element |
| JP2005100527A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
| ITMI20041957A1 (it) * | 2004-10-15 | 2005-01-15 | St Microelectronics Srl | Dispositivo di memoria |
| EP1647991B1 (en) * | 2004-10-15 | 2007-09-19 | STMicroelectronics S.r.l. | A memory device |
| JP4575118B2 (ja) * | 2004-11-24 | 2010-11-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2006196700A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR100585628B1 (ko) * | 2005-01-24 | 2006-06-07 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 구동방법 |
| US7187591B2 (en) * | 2005-06-30 | 2007-03-06 | Intel Corporation | Memory device and method for erasing memory |
| JP4909670B2 (ja) * | 2006-01-24 | 2012-04-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
| US7951669B2 (en) | 2006-04-13 | 2011-05-31 | Sandisk Corporation | Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element |
| JP2008047273A (ja) | 2006-07-20 | 2008-02-28 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
| WO2008029457A1 (fr) * | 2006-09-06 | 2008-03-13 | Fujitsu Limited | Mémoire non volatile |
| KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
| US7679967B2 (en) * | 2007-12-21 | 2010-03-16 | Spansion Llc | Controlling AC disturbance while programming |
| KR101368694B1 (ko) * | 2008-01-22 | 2014-03-03 | 삼성전자주식회사 | 메모리 프로그래밍 장치 및 방법 |
| JP5422976B2 (ja) * | 2008-11-19 | 2014-02-19 | 富士通株式会社 | 半導体記憶装置 |
| KR101038991B1 (ko) | 2009-03-10 | 2011-06-03 | 주식회사 하이닉스반도체 | 메모리 영역의 균등한 사용을 위한 반도체 스토리지 시스템및 그 제어 방법 |
| JP5330136B2 (ja) | 2009-07-22 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置 |
| WO2011102126A1 (ja) * | 2010-02-22 | 2011-08-25 | パナソニック株式会社 | 不揮発性半導体記憶装置及び電子機器 |
| JP2011198437A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8824203B2 (en) * | 2012-07-13 | 2014-09-02 | Micron Technology, Inc. | Multiple step programming in a memory device |
| US8848439B2 (en) * | 2012-08-24 | 2014-09-30 | Lsi Corporation | Threshold optimization for flash memory |
| US9190142B2 (en) | 2014-03-12 | 2015-11-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of controlling the same |
| JP6103787B1 (ja) | 2016-01-18 | 2017-03-29 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| US9762245B1 (en) * | 2016-06-14 | 2017-09-12 | Globalfoundries Inc. | Semiconductor structure with back-gate switching |
| US10559337B1 (en) * | 2018-11-30 | 2020-02-11 | Micron Technology, Inc. | Vertical decoder |
| CN111383694A (zh) * | 2018-12-30 | 2020-07-07 | 北京兆易创新科技股份有限公司 | 非易失性存储器及其操作方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618798A (ja) * | 1984-06-21 | 1986-01-16 | Nec Corp | 不揮発性記憶装置 |
| JP2654215B2 (ja) * | 1990-01-19 | 1997-09-17 | 株式会社東芝 | 半導体メモリシステム |
| JP2865807B2 (ja) * | 1990-05-28 | 1999-03-08 | 株式会社東芝 | 半導体記憶システム |
| KR960002004B1 (ko) * | 1991-02-19 | 1996-02-09 | 가부시키가이샤 도시바 | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치 |
| US6000843A (en) * | 1992-07-03 | 1999-12-14 | Nippon Steel Corporation | Electrically alterable nonvolatile semiconductor memory |
| US5388083A (en) * | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
| JP3184045B2 (ja) * | 1994-06-17 | 2001-07-09 | 株式会社東芝 | 不揮発性半導体メモリ |
| US5818755A (en) * | 1996-10-16 | 1998-10-06 | Fujitsu Limited | Storage apparatus having a nonvolatile storage device capable of retaining data after an incomplete write operation and method of accessing same |
| US6028794A (en) * | 1997-01-17 | 2000-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and erasing method of the same |
| JP3870563B2 (ja) * | 1998-07-22 | 2007-01-17 | 株式会社デンソー | 電子制御装置及び不揮発性メモリの書き換え回数計数方法 |
| JP3561647B2 (ja) * | 1998-12-10 | 2004-09-02 | 三洋電機株式会社 | １チップマイクロコンピュータ |
| US6571312B1 (en) * | 1999-02-19 | 2003-05-27 | Mitsubishi Denki Kabushiki Kaisha | Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory |
| US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US6345001B1 (en) * | 2000-09-14 | 2002-02-05 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| JP4082482B2 (ja) * | 2000-12-11 | 2008-04-30 | 株式会社ルネサステクノロジ | 記憶システムおよびデータ処理システム |
| JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP3833970B2 (ja) * | 2002-06-07 | 2006-10-18 | 株式会社東芝 | 不揮発性半導体メモリ |
-
2002
- 2002-06-07 JP JP2002167314A patent/JP3833970B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-06 US US10/455,450 patent/US6839276B2/en not_active Expired - Fee Related
-
2004
- 2004-10-05 US US10/957,697 patent/US6914816B2/en not_active Expired - Fee Related
-
2005
- 2005-06-03 US US11/143,709 patent/US7277323B2/en not_active Expired - Fee Related
-
2007
- 2007-09-12 US US11/854,048 patent/US7636255B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050047207A1 (en) | 2005-03-03 |
| JP2004014043A (ja) | 2004-01-15 |
| US20050213390A1 (en) | 2005-09-29 |
| US7277323B2 (en) | 2007-10-02 |
| US7636255B2 (en) | 2009-12-22 |
| US20080175057A1 (en) | 2008-07-24 |
| US20030227811A1 (en) | 2003-12-11 |
| US6914816B2 (en) | 2005-07-05 |
| US6839276B2 (en) | 2005-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3833970B2 (ja) | 不揮発性半導体メモリ | |
| US6704239B2 (en) | Non-volatile semiconductor memory device | |
| KR100366741B1 (ko) | 불휘발성 반도체 기억 장치 | |
| KR100704025B1 (ko) | 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치 | |
| US7362616B2 (en) | NAND flash memory with erase verify based on shorter evaluation time | |
| KR100770754B1 (ko) | 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 | |
| JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
| US8547755B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| US8208309B2 (en) | Semiconductor memory device and method of operating the same | |
| US9514826B2 (en) | Programming method for NAND-type flash memory | |
| JP2016110672A (ja) | 不揮発性半導体記憶装置 | |
| JPH1011981A (ja) | 不揮発性半導体記憶装置 | |
| US7558118B2 (en) | NAND flash memory device | |
| US7558126B2 (en) | Nonvolatile semiconductor memory device | |
| US7782676B2 (en) | Method of operating a nonvolatile memory device | |
| US20120140572A1 (en) | Semiconductor memory device and method of operating the same | |
| JP4012144B2 (ja) | 半導体記憶装置 | |
| CN113345503A (zh) | 半导体存储装置以及读出方法 | |
| US20070147120A1 (en) | Page buffer and related reading method | |
| US7800967B2 (en) | Semiconductor memory device and driving method thereof | |
| JP2006351112A (ja) | 半導体装置 | |
| TWI523036B (zh) | 半導體記憶裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |