JPS618798A - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置Info
- Publication number
- JPS618798A JPS618798A JP59127772A JP12777284A JPS618798A JP S618798 A JPS618798 A JP S618798A JP 59127772 A JP59127772 A JP 59127772A JP 12777284 A JP12777284 A JP 12777284A JP S618798 A JPS618798 A JP S618798A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- identifier
- written
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は不揮発性記憶装置に関し、特に%書き込み回数
に制限のある不揮発性記憶素子を使用した不揮発性記憶
装置に関する。
に制限のある不揮発性記憶素子を使用した不揮発性記憶
装置に関する。
(従来技術)
現在、不揮発性記憶素子としては、磁気を使用したもの
と、電荷の保持を利用したものが主として実用化されて
いる。前者は、書き変え回数に実用上はとんど制限がな
いという特徴はあるものの、形状が大きくなり、又、他
の回路と同一の集積回路上に実現するのが困難であると
いう欠点がある。
と、電荷の保持を利用したものが主として実用化されて
いる。前者は、書き変え回数に実用上はとんど制限がな
いという特徴はあるものの、形状が大きくなり、又、他
の回路と同一の集積回路上に実現するのが困難であると
いう欠点がある。
又、後者は集積回路化は容易であるが、現時点では、書
き込み回数に制限があシ、書き込み回数の少ない分野に
しか応用されていない。
き込み回数に制限があシ、書き込み回数の少ない分野に
しか応用されていない。
(発明の目的)
本発明の目的は、かかる実”状にかんがみて、後者の電
荷の保持を利用した様な、書き込み回数に制限のある記
憶素子を使用し、その記憶装置としての書き込み回数を
記憶素子のそれよりも多くする事ができる不揮発性記憶
装置を提供する事にある0 (発明の構成) 本発明の不揮発性記憶装置は、データを記憶するための
任意ビット長の複数語の第1の不揮発性メモリと、該第
1の不揮発性メモリの各語に対応させられ識別子として
使用される第2の不揮発性メモリとを具備する事から構
成される装(本発明の原理) 第1図は本発明の詳細な説明するための原理図でおる。
荷の保持を利用した様な、書き込み回数に制限のある記
憶素子を使用し、その記憶装置としての書き込み回数を
記憶素子のそれよりも多くする事ができる不揮発性記憶
装置を提供する事にある0 (発明の構成) 本発明の不揮発性記憶装置は、データを記憶するための
任意ビット長の複数語の第1の不揮発性メモリと、該第
1の不揮発性メモリの各語に対応させられ識別子として
使用される第2の不揮発性メモリとを具備する事から構
成される装(本発明の原理) 第1図は本発明の詳細な説明するための原理図でおる。
データ・メモリ11は、Wビットで構成された不揮発性
メモリでデータを記憶する。識別子12は、データ・メ
モリ11に対応付けられデータ・メモリ】1と同様の不
揮発性メモリで構成されている。このデータ・メモリと
識別子が対になったものをデータ・セグメントと呼び、
データセグメントの1+1個づつの集合を論理メモリと
呼ぶ事にする。第1図の原理図では、m千1個の論理メ
モ!j20,21.・・・、 2mで構成される不揮発
性記憶装置が示されている。ここで、データメモリの集
合が第1の不揮発性メモリ13を、識別子の集合が第2
の不揮発性メモリ14を構成する0 この第1図の本発明の不揮発性記憶装置は、その外部か
らはWビ、トのメモリがm −1−1アドレス分ある様
に見える。この記憶装置は初期の状態ではそれぞれの論
理メモリのO番目のデータ・セグメントの識別子だけに
、例えば”1″が書き込まれ、その他の識別子には例え
ば0”が書き込まれている。
メモリでデータを記憶する。識別子12は、データ・メ
モリ11に対応付けられデータ・メモリ】1と同様の不
揮発性メモリで構成されている。このデータ・メモリと
識別子が対になったものをデータ・セグメントと呼び、
データセグメントの1+1個づつの集合を論理メモリと
呼ぶ事にする。第1図の原理図では、m千1個の論理メ
モ!j20,21.・・・、 2mで構成される不揮発
性記憶装置が示されている。ここで、データメモリの集
合が第1の不揮発性メモリ13を、識別子の集合が第2
の不揮発性メモリ14を構成する0 この第1図の本発明の不揮発性記憶装置は、その外部か
らはWビ、トのメモリがm −1−1アドレス分ある様
に見える。この記憶装置は初期の状態ではそれぞれの論
理メモリのO番目のデータ・セグメントの識別子だけに
、例えば”1″が書き込まれ、その他の識別子には例え
ば0”が書き込まれている。
今、この様な初期化されている状態の論理メモリ20に
データを書き込む場合を説明する。論理メモリ20にデ
ータを書き込む場合、まずそのデータ・セグメントを順
次読み出し、識別子に1″が書き込まれているデータ・
セグメントを探ス。
データを書き込む場合を説明する。論理メモリ20にデ
ータを書き込む場合、まずそのデータ・セグメントを順
次読み出し、識別子に1″が書き込まれているデータ・
セグメントを探ス。
今の場合は、データ・セグメント15の識別子12にの
みwl“が書き込まれている。11”の書き込まれてい
るデータ・セグメントがみつかると、そのデータ・セグ
メントを識別子を含めて消去する。この時点で識別子1
2の内容は”0@となる。
みwl“が書き込まれている。11”の書き込まれてい
るデータ・セグメントがみつかると、そのデータ・セグ
メントを識別子を含めて消去する。この時点で識別子1
2の内容は”0@となる。
この動作に続いてその次のデータ・セグメント18のデ
ータ・メモリ17に書き込むべきデータを書き込み、そ
れに対応する識別子16に1”を書き込む。この時点で
識別子に11”が書かれているのは、データ・セグメン
ト18だけになる。
ータ・メモリ17に書き込むべきデータを書き込み、そ
れに対応する識別子16に1”を書き込む。この時点で
識別子に11”が書かれているのは、データ・セグメン
ト18だけになる。
この状態で論理メモリ20からデータを読み出すには、
書き込む場合と同様に識別子に911が書かれているデ
ータ・セグメントをみつけだし、そのデータ・メモリの
内容を読み出せばよい。今の場合は、識別子16に!1
11が書き込まれているのでデータ・メモリ17のデー
タを読み出せばよい。読み出す場合は、識別子の操作は
行わない。
書き込む場合と同様に識別子に911が書かれているデ
ータ・セグメントをみつけだし、そのデータ・メモリの
内容を読み出せばよい。今の場合は、識別子16に!1
11が書き込まれているのでデータ・メモリ17のデー
タを読み出せばよい。読み出す場合は、識別子の操作は
行わない。
この様に書き込む場合は、識別子が61′′のデータ・
セグメントをみつけ出しそれを消去してからその次のデ
ータ・セグメントのデータ・メモリにデータを書き込む
と同時にそのデータ・セグメントの識別子に1″を書き
込み、読み出す場合は識別子に“11が書かれているデ
ータ・セグメントのデータ・メモリの内容を読み出す。
セグメントをみつけ出しそれを消去してからその次のデ
ータ・セグメントのデータ・メモリにデータを書き込む
と同時にそのデータ・セグメントの識別子に1″を書き
込み、読み出す場合は識別子に“11が書かれているデ
ータ・セグメントのデータ・メモリの内容を読み出す。
書き込む場合に、もし、n番目のデータ舎セグメントの
識別子に”1″が書かれていた場合には、n番目のデー
タ・セグメントを消去し、O番目のデータセグメントの
データ・メモリにデータを書き込みその識別子に”1”
を書けばよい。
識別子に”1″が書かれていた場合には、n番目のデー
タ・セグメントを消去し、O番目のデータセグメントの
データ・メモリにデータを書き込みその識別子に”1”
を書けばよい。
こうする事により、不揮発性メモリの採機された書き込
み回数がt回だとすれば、/、X(n+1)回の書き込
み回数が採機できる不揮発性記憶装置が実現できる。
み回数がt回だとすれば、/、X(n+1)回の書き込
み回数が採機できる不揮発性記憶装置が実現できる。
(実施例)
以下図面を参照しながら本発明の詳細な説明を行う。
第2図は本発明の一実施例のブロック図である。
コントローラ]、 OOはマイクロプロセッサで構成さ
れ、プログラム・メモリ120に対してアドレス令バス
107上にアドレスを出力し、命令バス106を介して
命令を読み込み実行する。コントローラ100には、8
ピツ)X256語の不揮発性メ%り(以下、NVRAM
という。)1102>f4ビ、トの物理アドレス拳バス
104.8ピツ)i7)物理データ・バス105及びN
VRAMリード/ライト信号108、NVRAM消去信
号109を介して接続されている。コントローラ100
は、外部とはデータ・リード/2イト信号101.4ビ
ツトの論理アドレス・バス102及び7ビツトの論理デ
ータ・バス103を介して接続されている。
れ、プログラム・メモリ120に対してアドレス令バス
107上にアドレスを出力し、命令バス106を介して
命令を読み込み実行する。コントローラ100には、8
ピツ)X256語の不揮発性メ%り(以下、NVRAM
という。)1102>f4ビ、トの物理アドレス拳バス
104.8ピツ)i7)物理データ・バス105及びN
VRAMリード/ライト信号108、NVRAM消去信
号109を介して接続されている。コントローラ100
は、外部とはデータ・リード/2イト信号101.4ビ
ツトの論理アドレス・バス102及び7ビツトの論理デ
ータ・バス103を介して接続されている。
次に本実施例の具体的動作を説明する。第1表にNVR
AM110のメモリ優マツプを示す。
AM110のメモリ優マツプを示す。
NY几AM110は、その物理データ長8ビツトの最上
位ピットを識別子として使用され、下位7ビツトをデー
タ・メモリとして使用される。っまシNVRAM1 ]
01d 1つの物理アドレスで1つのデータ・セグメ
ントを構成する。すなわち、第1図に示す第1及び第2
の不揮発性メモリを構成する。
位ピットを識別子として使用され、下位7ビツトをデー
タ・メモリとして使用される。っまシNVRAM1 ]
01d 1つの物理アドレスで1つのデータ・セグメ
ントを構成する。すなわち、第1図に示す第1及び第2
の不揮発性メモリを構成する。
第1表
注:添字の16は16進を表わす。
又、NVRAM 110は、16の物理アドレスごとに
1つの論理メモリを構成する。つま9 、NVRAM1
410は、外部からはデータ長7ビツトの16語の不揮
発性メモリとして動作する。
1つの論理メモリを構成する。つま9 、NVRAM1
410は、外部からはデータ長7ビツトの16語の不揮
発性メモリとして動作する。
第3図及び第4図にプログラム・メモリ120に格納さ
れるプログラムのフローチャートを示す0なお、第3図
はメインプログラム、第4図は識別子に11″をみつけ
るサブルーチンに対するものである。フローチャート中
の1のない数字は第2図の同一番号の信号線を表わして
いる。又、A。
れるプログラムのフローチャートを示す0なお、第3図
はメインプログラム、第4図は識別子に11″をみつけ
るサブルーチンに対するものである。フローチャート中
の1のない数字は第2図の同一番号の信号線を表わして
いる。又、A。
Bは、コントローラ100内の8ビ、ト長の一時記憶レ
ジスタを示し、“の中に書かれた数字は16進のデータ
を示している。
ジスタを示し、“の中に書かれた数字は16進のデータ
を示している。
第3図及び第4図のフロ・−チャートに示された動作は
、上記の原理の説明で示したものとほとんど同一である
。なお、第3図中のデータの消去及び書き込み時に「一
定時間待つ」という動作を行っているが、これは現在入
手できるほとんどの不揮発性メモリのアクセス時間がマ
イクロプロセッサの動作スピードに較べて遅いためで、
もし、NVRAMの消去及び書き込み時間が十分速けれ
ば、これらの待ち時間は必要ない、又、第4図のサブル
ーチンで物理アドレスにI+ 1 @を加えるというル
ープがあるが、これは、初期化されているNVEAMを
対象としているためで、ループを16回以下くシ返す事
によシ必ず識別子が′1″であるデータ・セグメントが
みつかるからである。
、上記の原理の説明で示したものとほとんど同一である
。なお、第3図中のデータの消去及び書き込み時に「一
定時間待つ」という動作を行っているが、これは現在入
手できるほとんどの不揮発性メモリのアクセス時間がマ
イクロプロセッサの動作スピードに較べて遅いためで、
もし、NVRAMの消去及び書き込み時間が十分速けれ
ば、これらの待ち時間は必要ない、又、第4図のサブル
ーチンで物理アドレスにI+ 1 @を加えるというル
ープがあるが、これは、初期化されているNVEAMを
対象としているためで、ループを16回以下くシ返す事
によシ必ず識別子が′1″であるデータ・セグメントが
みつかるからである。
第3図のフローチャートで示したアルゴリズムでは、識
別子の消去と次のデータ・セグメントの識別子への71
″の書き込みは同時には行われていない。このため、こ
れら2つの動作の間に電源断等の事故があった場合、1
つの論理アドレスのすべてのデータのセグメントの識別
子がO1になってしまう可能性があるが、もしこの様な
事故が発生する可能性がある場合には、先にデータを書
き込み識別子に′1″を書き込んだ後で、その1つ前の
データ・セグメントを消去するというアルゴリズムを採
用すればよい。この場合には、上記の様な事故が発生し
た場合、識別子に11が書き込まれているデータ・セグ
メントが2つ存在する事になるが、この様な場合は、物
理アドレスのすぐ後のデータ・セグメントのデータが最
終のデータであると判断すればよい。なお一度この様に
2つのデータ・セグメントの識別子に11′′が書かれ
ているのを発見した場合は、物理アドレスの前の方のデ
ータ・セグメントを消去するという処理を追加する必要
がある。
別子の消去と次のデータ・セグメントの識別子への71
″の書き込みは同時には行われていない。このため、こ
れら2つの動作の間に電源断等の事故があった場合、1
つの論理アドレスのすべてのデータのセグメントの識別
子がO1になってしまう可能性があるが、もしこの様な
事故が発生する可能性がある場合には、先にデータを書
き込み識別子に′1″を書き込んだ後で、その1つ前の
データ・セグメントを消去するというアルゴリズムを採
用すればよい。この場合には、上記の様な事故が発生し
た場合、識別子に11が書き込まれているデータ・セグ
メントが2つ存在する事になるが、この様な場合は、物
理アドレスのすぐ後のデータ・セグメントのデータが最
終のデータであると判断すればよい。なお一度この様に
2つのデータ・セグメントの識別子に11′′が書かれ
ているのを発見した場合は、物理アドレスの前の方のデ
ータ・セグメントを消去するという処理を追加する必要
がある。
第1表には、識別子が1ビツトで、データが7ピ、トの
データ働セグメントの構成を示したが、これらのビット
数は実施例で使用した値に限る必要はなく、何ビ、トで
もよい。
データ働セグメントの構成を示したが、これらのビット
数は実施例で使用した値に限る必要はなく、何ビ、トで
もよい。
又、実施例では、データ・メモリと識別子を同一の物理
アドレスに割や当てたが、これは説明を簡単に行うため
でアシ、異なる物理アドレスに両者を割、#)当てたと
してもその対応がとれていれば、何ら不都合は生じない
。またデータ・メモリ自身が複数の物理アドレスにまた
がっている場合もプログラムで識別できれば同様の動作
が可能である事はいう壕でもない。
アドレスに割や当てたが、これは説明を簡単に行うため
でアシ、異なる物理アドレスに両者を割、#)当てたと
してもその対応がとれていれば、何ら不都合は生じない
。またデータ・メモリ自身が複数の物理アドレスにまた
がっている場合もプログラムで識別できれば同様の動作
が可能である事はいう壕でもない。
本発明は、独立した装置としてばかシでなく、シリコン
等の基板上に同様の機能を集積した乗積回路としてもよ
い。又、上記集積回路には、これとは別の機能を有する
回路等を組み込んでもよい。
等の基板上に同様の機能を集積した乗積回路としてもよ
い。又、上記集積回路には、これとは別の機能を有する
回路等を組み込んでもよい。
第2図の実施例では、コントローラ100をマイクロプ
ロセッサとしたが、これもマイクロプロセッサに限る必
要はなく、ハード・ワイヤード・ロジ、りで同様の動作
を行う回路を構成してもよい。
ロセッサとしたが、これもマイクロプロセッサに限る必
要はなく、ハード・ワイヤード・ロジ、りで同様の動作
を行う回路を構成してもよい。
なお、第3図及び第4図のフローチャートでは「消去」
という言葉を使用したが、これは現在あるNVRAMで
一般的に使用されているためであシ、書き込みと同時に
消去が可能であれば、これらは書き込みと読み換えられ
る。又、「消去」そのものが不要でいわゆるRAMの様
に機能する畠…ハ(であれば、「消去」の代わりにデー
タを書き込めばよい。
という言葉を使用したが、これは現在あるNVRAMで
一般的に使用されているためであシ、書き込みと同時に
消去が可能であれば、これらは書き込みと読み換えられ
る。又、「消去」そのものが不要でいわゆるRAMの様
に機能する畠…ハ(であれば、「消去」の代わりにデー
タを書き込めばよい。
(発明の効果)
以上、詳細説明したとおシ、本発明によれば、上記の構
成により、不揮発性メモリの採機された書き込み回数以
上にデータを書き変えられる不揮発性半導体装置が得ら
れる。
成により、不揮発性メモリの採機された書き込み回数以
上にデータを書き変えられる不揮発性半導体装置が得ら
れる。
第1図は本発明の詳細な説明するための原理図、第2図
は本発明の一実施例のブロック図、第3図は第2図のプ
ログラム・メモリ120に格納されたメイ/−プログラ
ムのフローチャート、第4図は第2図のメイン・プログ
ラムで使用されるサプルーチ/のフローチャートである
。 11・・・・・・データ争メモリ、12・・・・・・識
別子、13・・・・・・第1の不揮発性メモリ、14・
・・・・・第2の不揮発性メモリ、15・・・・・・デ
ータ・セグメント、16・・・・・・識別子、17・・
・・・・データ・メモリ、18・・・・・・データ・セ
グメy)、20,21.2m・・・・・・論理メモリ、
100・・・・・・コントローラ、110・・・・・・
不揮発性メモリ(UVR,AMバ 120・・・・・・
プロクラム・メモリ。 代理人 弁理士 内 原 1 日 xi 図 22 図 第3圀 第4聞
は本発明の一実施例のブロック図、第3図は第2図のプ
ログラム・メモリ120に格納されたメイ/−プログラ
ムのフローチャート、第4図は第2図のメイン・プログ
ラムで使用されるサプルーチ/のフローチャートである
。 11・・・・・・データ争メモリ、12・・・・・・識
別子、13・・・・・・第1の不揮発性メモリ、14・
・・・・・第2の不揮発性メモリ、15・・・・・・デ
ータ・セグメント、16・・・・・・識別子、17・・
・・・・データ・メモリ、18・・・・・・データ・セ
グメy)、20,21.2m・・・・・・論理メモリ、
100・・・・・・コントローラ、110・・・・・・
不揮発性メモリ(UVR,AMバ 120・・・・・・
プロクラム・メモリ。 代理人 弁理士 内 原 1 日 xi 図 22 図 第3圀 第4聞
Claims (1)
- データを記憶するための任意ビツト長の複数語の第1
の不揮発性メモリと、該第1の不揮発性メモリの各語に
対応させられ識別子として使用される第2の不揮発性メ
モリとを具備する事を特徴とする不揮発性記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59127772A JPS618798A (ja) | 1984-06-21 | 1984-06-21 | 不揮発性記憶装置 |
US06/747,610 US4780855A (en) | 1984-06-21 | 1985-06-21 | System for controlling a nonvolatile memory having a data portion and a corresponding indicator portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59127772A JPS618798A (ja) | 1984-06-21 | 1984-06-21 | 不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS618798A true JPS618798A (ja) | 1986-01-16 |
JPH0411957B2 JPH0411957B2 (ja) | 1992-03-03 |
Family
ID=14968310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59127772A Granted JPS618798A (ja) | 1984-06-21 | 1984-06-21 | 不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4780855A (ja) |
JP (1) | JPS618798A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62289998A (ja) * | 1986-06-06 | 1987-12-16 | Mitsubishi Electric Corp | E↑2prom書込み制御装置 |
JPS63167498A (ja) * | 1986-12-29 | 1988-07-11 | Nec Home Electronics Ltd | 不揮発性メモリにおける書込方法 |
JPS6452199U (ja) * | 1987-09-22 | 1989-03-30 | ||
JPH0310398U (ja) * | 1989-06-12 | 1991-01-31 | ||
JPH0421999A (ja) * | 1990-05-15 | 1992-01-24 | Mitsubishi Electric Corp | 分割型メモリ書き込み方式 |
JPH0462599U (ja) * | 1990-10-05 | 1992-05-28 | ||
US7251717B2 (en) | 2003-06-10 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051889A (en) * | 1987-10-23 | 1991-09-24 | Chips And Technologies, Incorporated | Page interleaved memory access |
US5040153A (en) * | 1987-10-23 | 1991-08-13 | Chips And Technologies, Incorporated | Addressing multiple types of memory devices |
US4924375A (en) * | 1987-10-23 | 1990-05-08 | Chips And Technologies, Inc. | Page interleaved memory access |
US4899272A (en) * | 1987-10-23 | 1990-02-06 | Chips & Technologies, Inc. | Addressing multiple types of memory devices |
US5268319A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
JPH02299039A (ja) * | 1989-05-12 | 1990-12-11 | Toshiba Corp | 半導体メモリ装置 |
EP0398545A1 (en) * | 1989-05-19 | 1990-11-22 | Delco Electronics Corporation | Method and apparatus for storing data in a non-volatile memory |
JPH0370043A (ja) * | 1989-08-08 | 1991-03-26 | Nec Corp | プログラム動作検証方式 |
JPH03250499A (ja) * | 1990-02-27 | 1991-11-08 | Nec Corp | データ記憶回路 |
NL9000940A (nl) * | 1990-04-20 | 1991-11-18 | Nedap Nv | Universeel identificatie label. |
FR2665791B1 (fr) * | 1990-08-13 | 1994-11-10 | Didier Mazingue | Procede de mise a jour d'une memoire eeprom. |
US5663901A (en) | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
JPH05151097A (ja) * | 1991-11-28 | 1993-06-18 | Fujitsu Ltd | 書換回数制限型メモリのデータ管理方式 |
US5359570A (en) * | 1992-11-13 | 1994-10-25 | Silicon Storage Technology, Inc. | Solid state peripheral storage device |
US5471518A (en) * | 1993-08-10 | 1995-11-28 | Novatel Communications Ltd. | Method and apparatus for non-volatile data storage in radio telephones and the like |
US5479609A (en) * | 1993-08-17 | 1995-12-26 | Silicon Storage Technology, Inc. | Solid state peripheral storage device having redundent mapping memory algorithm |
US5664060A (en) * | 1994-01-25 | 1997-09-02 | Information Storage Devices | Message management methods and apparatus |
US5561632A (en) * | 1994-01-26 | 1996-10-01 | Sony Corporation | Nonvolatile semiconductor flash memory |
US5491660A (en) * | 1994-11-18 | 1996-02-13 | Texas Instruments Incorporated | On-chip operation control for memories |
JP3782840B2 (ja) | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5799307A (en) * | 1995-10-06 | 1998-08-25 | Callware Technologies, Inc. | Rapid storage and recall of computer storable messages by utilizing the file structure of a computer's native operating system for message database organization |
KR100259972B1 (ko) * | 1997-01-21 | 2000-06-15 | 윤종용 | 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치 |
KR100259839B1 (ko) | 1997-06-30 | 2000-06-15 | 윤종용 | 삭제 지시자 비트를 이용한 순방향 전력 제어 방법 |
JP3204379B2 (ja) * | 1997-09-29 | 2001-09-04 | エヌイーシーマイクロシステム株式会社 | 不揮発性半導体記憶装置 |
US6028807A (en) * | 1998-07-07 | 2000-02-22 | Intel Corporation | Memory architecture |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
JP2002278850A (ja) * | 2001-03-14 | 2002-09-27 | Nec Corp | 半導体装置 |
US7506097B2 (en) * | 2001-09-25 | 2009-03-17 | Caterpillar, Inc. | Method and apparatus for installing data in a memory on a work machine |
GB0123421D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
JP3833970B2 (ja) * | 2002-06-07 | 2006-10-18 | 株式会社東芝 | 不揮発性半導体メモリ |
US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
JP2007515024A (ja) | 2003-12-17 | 2007-06-07 | レクサー メディア, インコーポレイテッド | 盗難を避けるための電子装置の販売場所におけるアクティブ化 |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
US10877820B1 (en) * | 2019-09-30 | 2020-12-29 | Arm Limited | Application event delivery |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455127A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Microcomputer |
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPS586596A (ja) * | 1981-07-02 | 1983-01-14 | Toshiba Corp | メモリ寿命検出方式 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3685020A (en) * | 1970-05-25 | 1972-08-15 | Cogar Corp | Compound and multilevel memories |
US3733591A (en) * | 1970-06-24 | 1973-05-15 | Westinghouse Electric Corp | Non-volatile memory element |
US3882470A (en) * | 1974-02-04 | 1975-05-06 | Honeywell Inf Systems | Multiple register variably addressable semiconductor mass memory |
JPS5489444A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Associative memory processing system |
US4296467A (en) * | 1978-07-03 | 1981-10-20 | Honeywell Information Systems Inc. | Rotating chip selection technique and apparatus |
US4168541A (en) * | 1978-09-25 | 1979-09-18 | Sperry Rand Corporation | Paired least recently used block replacement system |
US4263664A (en) * | 1979-08-31 | 1981-04-21 | Xicor, Inc. | Nonvolatile static random access memory system |
US4386402A (en) * | 1980-09-25 | 1983-05-31 | Bell Telephone Laboratories, Incorporated | Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack |
-
1984
- 1984-06-21 JP JP59127772A patent/JPS618798A/ja active Granted
-
1985
- 1985-06-21 US US06/747,610 patent/US4780855A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455127A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Microcomputer |
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPS586596A (ja) * | 1981-07-02 | 1983-01-14 | Toshiba Corp | メモリ寿命検出方式 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62289998A (ja) * | 1986-06-06 | 1987-12-16 | Mitsubishi Electric Corp | E↑2prom書込み制御装置 |
JPS63167498A (ja) * | 1986-12-29 | 1988-07-11 | Nec Home Electronics Ltd | 不揮発性メモリにおける書込方法 |
JPS6452199U (ja) * | 1987-09-22 | 1989-03-30 | ||
JPH0310398U (ja) * | 1989-06-12 | 1991-01-31 | ||
JPH0421999A (ja) * | 1990-05-15 | 1992-01-24 | Mitsubishi Electric Corp | 分割型メモリ書き込み方式 |
JPH0462599U (ja) * | 1990-10-05 | 1992-05-28 | ||
US7251717B2 (en) | 2003-06-10 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JPH0411957B2 (ja) | 1992-03-03 |
US4780855A (en) | 1988-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS618798A (ja) | 不揮発性記憶装置 | |
JP3871184B2 (ja) | 半導体記憶装置 | |
US5822245A (en) | Dual buffer flash memory architecture with multiple operating modes | |
US4975872A (en) | Dual port memory device with tag bit marking | |
JPS59135698A (ja) | Eeprom装置 | |
JPH03252993A (ja) | E↑2promの情報書込み装置 | |
US3199082A (en) | Memory system | |
JP2003016788A (ja) | 半導体記憶装置および情報機器 | |
WO1991007754A1 (en) | Read-while-write-memory | |
JPS63124298A (ja) | メモリ装置 | |
JPS6045994A (ja) | Promによる情報記憶方法 | |
JPH043394A (ja) | 半導体不揮発性記憶装置 | |
JPH06215590A (ja) | フラッシュ消去型不揮発性メモリ | |
JPH04360095A (ja) | 半導体記憶回路 | |
JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
JP2702943B2 (ja) | 半導体記憶装置 | |
JPS5877085A (ja) | 半導体メモリ | |
JPH0789439B2 (ja) | 半導体集積回路装置 | |
JPS62289999A (ja) | デ−タの書込方法 | |
JPH0266799A (ja) | データ書き込み方式 | |
JP2522148B2 (ja) | メモリ周辺回路 | |
JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
JPS6010669B2 (ja) | 記憶装置制御方式 | |
JPS5841595B2 (ja) | 半導体記憶回路 | |
JPH03113898A (ja) | 固定記憶装置 |