JPH05151097A - 書換回数制限型メモリのデータ管理方式 - Google Patents

書換回数制限型メモリのデータ管理方式

Info

Publication number
JPH05151097A
JPH05151097A JP31446791A JP31446791A JPH05151097A JP H05151097 A JPH05151097 A JP H05151097A JP 31446791 A JP31446791 A JP 31446791A JP 31446791 A JP31446791 A JP 31446791A JP H05151097 A JPH05151097 A JP H05151097A
Authority
JP
Japan
Prior art keywords
storage area
data
memory
rewriting
rewrites
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31446791A
Other languages
English (en)
Inventor
Noriyuki Matsui
範幸 松井
Hiroyuki Ito
裕之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31446791A priority Critical patent/JPH05151097A/ja
Priority to US07/980,089 priority patent/US5530827A/en
Priority to DE69226847T priority patent/DE69226847T2/de
Priority to EP95113545A priority patent/EP0686976B1/en
Priority to DE69233228T priority patent/DE69233228T2/de
Priority to EP92120081A priority patent/EP0544252B1/en
Publication of JPH05151097A publication Critical patent/JPH05151097A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】本発明は、書換え回数に制限のある記憶装置に
おいて、そのデータの書換え処理を工夫することでその
長寿命化を図ることを目的とする。 【構成】 例えば、ＦＬＡＳＨメモリでは消去回数が１
０4 回を越えると不良ビットが発生するようになり、１
０5 回を越えると急に不良ビットが増加する。そこで、
これを回避するための方法として、同一箇所へのアクセ
ス集中が起こらないよう、使用記憶領域のローテーショ
ンを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばＦＬＡＳＨメモ
リなどのような、書換え回数に制限のあるメモリにおけ
るデータ管理方式に係り、メモリの長寿命化を図ること
のできるデータ管理方式に関する。
【０００２】
【従来の技術】書換えは可能であるがその書換え回数に
制限のある記憶装置として、例えばＥＰＲＯＭ、ＥＥＰ
ＲＯＭ、ＦＬＡＳＨメモリなどが知られている。ＦＬＡ
ＳＨメモリは、安価なメモリとして最近注目されてい
る。
【０００３】これらメモリでは、その書換え回数がＥＰ
ＲＯＭやＥＥＰＲＯＭでは１０5、ＦＬＡＳＨメモリで
は１０4 程度に制限されている。
【０００４】
【発明が解決しようとする課題】以上のような記憶装置
では以下のような解決すべき課題を有する。すなわち、
前記のようなタイプの記憶装置、特にＦＬＡＳＨメモリ
では、 消去回数に制限があるので、できるだけ最大限寿命を
延ばす必要がある。
【０００５】現在のＦＬＡＳＨメモリの消去回数は、保
証値で１０4 回であり、ディスクの消去回数の保証値１
０6 回に比較して２桁低い。ユーザ要求でも書き換え回
数は最低１０6 回は必要であると言われている。ハード
的に保証値を１０4 より多くすることをせずに、できる
だけ長寿命化を図る必要がある。
【０００６】１チップ一括もしくはブロック一括消去
をしなければならない。 ＦＬＡＳＨの名称にもあるように、バイト単位の消去は
出来ずブロックもしくは１チップ一括消去をしなければ
ならない。すなわち、データを書き換える場合でも、一
旦、一括消去をしたあとで書き直さなければならない。
【０００７】以上の２点に関してはメモリカードとして
使用する場合には大きな問題となる。本発明は以上の点
に鑑みなされたもので、書換え回数に制限のある記憶装
置において、そのデータの書換え処理を工夫することで
その長寿命化を図ることを課題とする。
【０００８】
【課題を解決するための手段】消去回数に制限がある点
に関しての対策として本発明では以下のような手段を採
用した。
【０００９】例えば、ＦＬＡＳＨメモリでは消去回数が
１０4 回を越えると不良ビットが発生するようになり、
１０5 回を越えると急に不良ビットが増加する。そこ
で、これを回避するための方法として、有効な手段は同
一箇所へのアクセス集中が起こらないよう、使用記憶領
域のローテーションを行う。
【００１０】例えば、１０個のメモリを搭載し、各メモ
リに均等にアクセスすることにすればその寿命は単純に
言えば１０倍にできる。これを実現するため、本発明で
は、図１の原理図に示したように、書換え回数に制限の
ある書換回数制限型メモリにおいて、複数の記憶領域
（Ｍ）とを備えることを前提とし、各記憶領域（Ｍ）の
書換え回数を管理する管理部１と、管理部１で管理され
る各記憶領域（Ｍ）の書換え回数に基づいてデータ書込
の対象とすべき記憶領域（Ｍ）を選択する制御部２とを
備える。
【００１１】そして、前記制御部２は、管理部１で管理
される各記憶領域（Ｍ）の書換え回数を比較して、最小
書換数記憶領域（ＳＭ）を選択し、以後その最小書換数
記憶領域（ＳＭ）を書換え対象の記憶領域とする。
【００１２】
【作用】理解を容易にするため、ここでは図２のように
第１の記憶領域（Ｍ１）と第２の記憶領域（Ｍ２）とを
備えた書換え回数制限型メモリが存在するものとする。
そして、特定のデータが第１の記憶領域（Ｍ１）に記憶
され、第２の記憶領域（Ｍ２）には何も記憶されていな
いものとする。
【００１３】データの更新要求があり、前記特定のデー
タを書き換える必要が生じたとしよう。これまでの記憶
装置では、前記特定のデータのアドレスを索引して、記
憶装置の同一アドレスの部分を常時書き換えるので、極
端な場合、前記第１の記憶領域（Ｍ１）を１０4 回書換
えてその領域の寿命がなくなると、第２の記憶領域（Ｍ
２）をたとえ一度も使用してなくとも、記憶装置全体が
使用不可能となる。
【００１４】これに対し、本発明では、例えば、書換え
時に記憶領域の内、どの記憶領域の書換え回数が最も少
ないかを検出し以後は、その最小書換数記憶領域（Ｓ
Ｍ）を書換え対象の記憶領域とする。
【００１５】上記例で、第１の記憶領域（Ｍ１）が書き
換え要求により、５回書換えられたとする。これに対
し、第２の記憶領域（Ｍ２）は未使用であるとする。こ
の時点で両記憶領域の書き換え回数を比較すると、当然
第２の記憶領域（Ｍ２）の方が書き換え回数が少ない。
よって、この第２の記憶領域（Ｍ２）がデータ書換えの
対象として選択され、第１の記憶領域（Ｍ１）の内容が
第２の記憶領域（Ｍ２）に複写され、以後使用される。
第１の記憶領域（Ｍ１）は消去され、第２の記憶領域
（Ｍ２）の書き換え回数が第１の記憶領域（Ｍ１）の書
き換え回数を越えるまでは留保される。
【００１６】このように、複数の記憶領域の内、最小書
換数記憶領域（ＳＭ）を常に使用するように、ローテー
ションを行えば、各記憶領域を均等にアクセス可能とな
り、各記憶領域の寿命を最大限に活かすことができる。
【００１７】ところで、この書換え対象とする記憶領域
のローテーションであるが、これは、書換えのアクセス
の度に最小書換数を比較検出して行ってもよいが、より
実際的には、常時そのような判定をするのではなく、前
記制御部２により、最大書換数記憶領域（ＬＭ）の書換
え回数と、前記最小書換数記憶領域（ＳＭ）の書換え回
数とを比較し、その差が所定回数以上、例えば１００回
になったとき、前記書換え対象とすべき記憶領域を最小
書換数記憶領域（ＳＭ）に変更するようにするのが実用
的でありかつ本発明の目的達成の上で十分である。
【００１８】また、本発明で、書換え回数としては、消
去の回数を検出すれは足りる。なお、書換えに際し、以
後書換え対象とすべき最小書換数記憶領域（ＳＭ）の既
存データを整理用記憶領域に複写しておくことが必要で
ある。
【００１９】これは、メモリが一括消去型である点に関
しての対策であり、このようにファイル整理用記憶領域
（ＦＭ）を確保し、ファイル管理を行うことで一括消去
型メモリの問題を回避できる。ファイル整理用記憶領域
（ＦＭ）としては、ＳＲＡＭや予備ＦＬＡＳＨメモリを
別途専用に設けてもよいが、空の記憶領域を探してここ
を使用するようにしてもよい。
【００２０】本発明は、図３に示したように、ラップト
ップ型パソコンに使用するＦＬＡＳＨメモリカードなど
のＩＣメモリカードに適用するのが好適である。この場
合、図４のように前記カード内にマイクロコンピュータ
などによる中央処理装置（ＣＰＵ）を内蔵し、この中央
処理装置（ＣＰＵ）により前記管理部１及び制御部２を
構成するのが好ましい。但し、カードに中央処理装置
（ＣＰＵ）を内蔵せず、記憶素子のみからなるカードと
することも可能であり、その場合、前記管理部１、制御
部２はそのカードを使用する計算機本体側の中央処理装
置（ＣＰＵ）がその機能を担う。
【００２１】また、もちろん、カード型メモリに限定す
る必要はなく、例えば、図５のように、計算機内部に内
蔵されたＦＬＡＳＨメモリ等を用い、これを、計算機本
体の中央処理装置（ＣＰＵ）でデータ管理するようにし
てもよい。
【００２２】そして、本発明で対象とする複数の記憶領
域は、それらが１つの記憶装置、記憶素子中に区分され
て実現されてもよい。すなわち、前記書換回数制限型メ
モリが、複数のブロックに区分された記憶領域を有する
１つの記憶素子からなり、かつ各ブロックはそれぞれ各
ブロック毎に消去、書込が可能である場合である。
【００２３】また、複数の記憶領域それぞれが１つの記
憶装置、記憶素子よりなるよう構成されてもよい。すな
わち、前記書換回数制限型メモリが、独立した複数の記
憶素子からなり、各記憶素子が前記各記憶領域を構成す
る場合である。
【００２４】次に、前記管理部１における書換え回数管
理方法として、各記憶領域にそれぞれの書換え回数を書
き込むことが考えられるが、これ以外に、各記憶領域と
それに対応した書換え回数を本発明に係る記憶装置とは
別の例えば主記憶装置に設けた管理テーブルに登録して
管理するようにしてもよい。
【００２５】前記制御部２は各記憶領域に書き込まれた
書換え回数、あるいは管理テーブルに登録された書換え
回数を読み取って比較する。本発明にあっては、さらに
データの追記書き込み方式を採用することで、記憶装置
の長寿命化を図ることができる。追記書き込み方式と
は、書き換え命令がきても実際には書き換えを行わず、
そのデータを無効にして、新たなデータを空き領域に追
加していく方式である。この方式を採用するにはデータ
をブロック単位で管理する方式がメモリ使用効率上有効
である。これに加えて、前記のような均等アクセスを保
証する為に消去回数管理を行い、使用チップあるいは使
用記憶領域のローテーションを行えばよい。
【００２６】すなわち、データの追記書き込み方式を採
用するとき、前記制御部２に、書換え制御時に書き換え
るべきデータが無効である旨を示す消去可能フラグを書
き換えるべき記憶領域に立てて前記書き換えるべきデー
タを実際には消去しないで単なる無効とするデータ無効
処理部３と、空き記憶領域に新データを追記するデータ
追記部４とを備える。
【００２７】一方、ファイル整理部５と、ファイル整理
用記憶領域（ＦＭ）とを備え、ファイル整理部５は、消
去可能フラグの最も多い記憶領域を選択して有効データ
部分をファイル整理用記憶領域（ＦＭ）に複写した後、
消去可能フラグの最も多い記憶領域を一括消去し、その
消去回数を書換え回数として前記管理部１で管理する。
その後、消去回数に応じて前記のように使用チップある
いは使用記憶領域のローテーションを行えばよい。
【００２８】ファイル整理用記憶領域（ＦＭ）として
は、ＳＲＡＭや予備ＦＬＡＳＨメモリを別途専用に設け
てもよいが、空の記憶領域を探してここを使用するよう
にしてもよい。
【００２９】追記書き込み方式によれば、あるファイル
Ａを書き換える場合、実際には消去せずに空領域に追記
し、元のファイルは無効という印だけをつけておく。記
憶領域が一杯になったらファイル整理部５により次の整
理を行う。 ＜整理方式１（一般的な整理方式）＞ファイル整理用記
憶領域（ＦＭ）としてＳＲＡＭなど、本発明の対象であ
る書換回数制限型メモリ以外の記憶装置を使用する場合
である。
【００３０】通常は無効印のついたデータが最も多い素
子を整理する。その素子の中の有効データをファイル整
理用記憶領域（ＦＭ）に一時退避して一括消去後、退避
しておいた有効データを元の記憶領域に戻す。 ＜整理方式２＞ここではファイル整理用記憶領域（Ｆ
Ｍ）として、本発明の対象である書換回数制限型メモリ
と同一のメモリ、例えば、ＦＬＡＳＨメモリを予備に搭
載しておく場合である。
【００３１】そして、無効印のついたデータが最も多い
素子を整理する。その素子の中の有効データを予備ＦＬ
ＡＳＨメモリ（ファイル整理用記憶領域（ＦＭ））へ複
写し一括消去し次の予備素子（ファイル整理用記憶領域
（ＦＭ））とする。
【００３２】はじめに予備だった素子には空領域ができ
るのでここを以後の書換対象として使用する。再び一杯
になったら同様にして再度無効データの多い素子を探し
整理する。 ＜ローテーション整理方式＞前記整理方式２を行ってい
ると均一に素子が使用されない可能性がある為に素子の
ローテーションを行う。
【００３３】消去回数の多い素子と少ない素子との差が
大きくなったら（例えば１００回）少ない素子の内容を
多い素子に複写し消去回数の少ない素子を次の予備素子
とする。
【００３４】
【実施例】以下、本発明の好適具体例を図面に基づいて
説明する。本実施例は、図３、図４に示したように、ラ
ップトップ型パソコンに使用するマイクロコンピュータ
内蔵型ＦＬＡＳＨメモリカードの場合である。
【００３５】ここでは、前記した追記書き込み方式と、
使用チップあるいは使用記憶領域のローテーションによ
る均等アクセス方式とを同時に行うことで、記憶装置の
長寿命化を図った。
【００３６】このメモリカードは複数のＦＬＡＳＨメモ
リチップを有し、各チップ毎に一括して消去・書換えを
行うものである。但し、各チップ内を複数のブロックに
区分して、各ブロック毎に書換えを行うようにすること
もできる。メモリカードには専用の中央処理装置ＣＰＵ
が内臓され、この内臓ＣＰＵによって、図６に示したよ
うに、各チップの書換え回数を管理する管理部１と、管
理部１で管理される各書換え回数に基づいてデータ書込
の対象とすべきチップを選択する制御部２とが実現され
ている。そして、前記制御部２は、管理部１で管理され
る各チップの書換え回数を比較して、最小書換数のチッ
プを選択し、以後その最小書換数チップを書換え対象と
する。さらに、前記制御部２に、書換え制御時に書き換
えるべきファイルが無効である旨を示す消去可能フラグ
を書き換えるべき記憶領域に立てて実際にはそのファイ
ルを消去しないで単なる無効とするデータ無効処理部３
と、空き記憶領域に新ファイルを追記するデータ追記部
４と、ファイル整理部５を備えている。
【００３７】ここで、１つのチップあるいは１つのブロ
ックのデータ構造は図７に示した如く、論理アドレス、
属性管理（消去セクタ管理あるいは不良セクタ管理を行
う）、データ領域、ＣＲＣを１セクタ中に有し、これを
数セクタ繰り返した構造で、最尾に消去回数管理部を有
する。消去回数管理部には一括消去の際、前記管理部１
によって消去回数が記録される。
【００３８】以下の説明では、図８のように４つのフラ
ッシュメモリチップにファイルＡ，Ｂを記憶してある場
合について説明する。まず、本体側ＣＰＵは１／０空間
に割り当てられたアドレスレジスタに論理アドレスをセ
ット後、リード／ライトコマンドを発行するだけで連続
１セクタ分（５１２Ｂｙｔｅ）のデータ転送が行える。
【００３９】ライト転送の場合、先ず、カード側ＣＰＵ
は論理アドレスの比較を行う。もし一致するものがカー
ド内に無い場合は、ファイルの最後に追記書き込みを行
う。ファイルＡに対するファイルＢの追記がこのような
場合の例である。
【００４０】ここで、もし一致するアドレスが存在する
場合には、データ無効処理部３により、既存のデータを
無効にすべく属性管理の中の消去可能フラグを立て、や
はりファイルの最後に追記書き込みを行い、実際の消去
はここでは実行しない。図８ではファイルＡをファイル
Ａ’に書き換える場合である。すなわちファイルＡに無
効印が付けられ、ファイルＡ’がデータ追記部４により
ファイルＢに続いて追記される。なお、書き込み時にベ
リファイチェックを行い、書き込めないビットが存在し
た場合には属性管理の中の不良セクタ・フラグを立て、
以降のライト時には使用しないことにする。
【００４１】以上が繰り返されると、記憶領域が一杯に
なって空の記憶領域がなくなる。ファイル領域が一杯に
なった時に消去可能ファイルを実際に消去し、ファイル
整理部５がファイル整理を行い、空き領域を作る。
【００４２】整理にはチップ一括消去型ＦＬＡＳＨメモ
リを使用した場合は、少なくとも予備に１チップが必要
である。（ブロック消去型ＦＬＡＳＨの場合は１ブロッ
ク）。従って、カード記憶容量＝搭載全容量−１チップ
分（或いは１ブロック分）とする。但し、以上の整理方
式では記憶領域の均等使用は保証されないため、次のフ
ァイル操作を行う。
【００４３】以下、ファイル整理部５によるファイルの
整理を図９のフローチャート図に従って説明する。整理
すべきチップとして整理後の領域が多くなるよう最も消
去可能フラグの多いチップを選ぶ（ステップ１００）。
【００４４】選択したチップに記憶されているデータの
内、有効部分を整理用素子に複写する（ステップ１０
１）。次いで、選択したチップを一括消去し、次のファ
イル整理用予備素子とする（ステップ１０２）。
【００４５】さらに、管理部１が各チップの消去回数管
理部に記録されている各チップの消去回数を参照し、次
に整理すべきチップの消去回数と最少消去回数の素子の
消去回数とを比較し、両者の差が予め定められた回数に
達したか否かを判定する（ステップ１０３）。
【００４６】否定の場合は処理を終了するが、肯定の場
合は最小消去回数素子の記憶内容を予備素子に複写し
（ステップ１０４）、最小消去回数素子の記憶内容を消
去し（ステップ１０５）、以後は、その最小消去回数素
子を次の使用素子とする。
【００４７】例えば、差が１００回（消去保証回数の１
％）以上である場合、その最少消去回数の素子の内容を
予備チップに移し、最少消去回数素子を消去し、これを
以後に使用する予備チップとして整理を行う。
【００４８】以上の例では、書き込み１００回に１回は
倍の消去時間が必要になる。消去回数は最悪 １０，０
００−１００＝９，９００となるがバラツキの範囲内で
ある。文書整理時間は通常の２倍かかるが実使用上の問
題は無い。
【００４９】以上により、使用制限のあるＦＬＡＳＨメ
モリを使用しても、寿命の長いメモリカードとなり得
る。
【００５０】
【発明の効果】本発明によれば、複数の記憶領域の書き
換え回数を均等にすることができるので、各領域の書き
換え回数制限が最大限となるまで使用でき、無駄がなく
長寿命化を図ることができる。
【００５１】そして、追記書き込み方式と併用すること
で、より長寿命化を効率よく図ることができる。
【図面の簡単な説明】
【図１】 本発明の原理図
【図２】 本発明の原理的動作図
【図３】 本発明をＩＣメモリカードに応用すること示
した図
【図４】 ＩＣメモリカードの場合のブロック図
【図５】 本発明を計算機本体内に内蔵したメモリに応
用した例で、本体側ＣＰＵがデータ管理を行う場合のブ
ロック図
【図６】 実施例のブロック図
【図７】 メモリのデータ構造
【図８】 長寿命化ファイル管理方式の手順を示した説
明図
【図９】 長寿命化ファイル管理方式の手順を示したフ
ローチャート図
【符号の説明】
（Ｍ） 記憶領域 （１） 管理部 （２） 制御部 （ＳＭ） 最小書換数記憶領域 （ＬＭ） 最大書換数記憶領域 （ＣＰＵ）中央処理装置 （３） データ無効処理部 （４） データ追記部 （５） ファイル整理部 （ＦＭ） ファイル整理用記憶領域

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 書換え回数に制限のある書換回数制限型
    メモリにおいて、複数の記憶領域（Ｍ）とを備えるとと
    もに、各記憶領域（Ｍ）の書換え回数を管理する管理部
    （１）と、管理部（１）で管理される各記憶領域（Ｍ）
    の書換え回数に基づいてデータ書込の対象とすべき記憶
    領域（Ｍ）を選択する制御部（２）とを備え、 前記制御部（２）は、管理部（１）で管理される各記憶
    領域（Ｍ）の書換え回数を比較して、最小書換数記憶領
    域（ＳＭ）を選択し、以後その最小書換数記憶領域（Ｓ
    Ｍ）を書換え対象の記憶領域とすることを特徴とする書
    換回数制限型メモリのデータ管理方式。
  2. 【請求項２】 前記制御部（２）は、最大書換数記憶領
    域（ＬＭ）の書換え回数と、前記最小書換数記憶領域
    （ＳＭ）の書換え回数とを比較し、その差が所定回数以
    上になったとき、前記書換え対象とすべき記憶領域を最
    小書換数記憶領域（ＳＭ）に変更することを特徴とする
    請求項１記載の書換回数制限型メモリのデータ管理方
    式。
  3. 【請求項３】 前記書換回数制限型メモリがフラッシュ
    メモリカードであることを特徴とする請求項１または２
    記載の書換回数制限型メモリのデータ管理方式。
  4. 【請求項４】 前記フラッシュメモリカードは中央処理
    装置（ＣＰＵ）を内蔵し、この中央処理装置（ＣＰＵ）
    により前記管理部（１）及び制御部（２）を構成するこ
    とを特徴とする請求項１から３のいずれかに記載の書換
    回数制限型メモリのデータ管理方式。
  5. 【請求項５】 前記書換回数制限型メモリは、複数のブ
    ロックに区分された記憶領域を有する１つの記憶素子か
    らなり、かつ各ブロックはそれぞれ各ブロック毎に消
    去、書込が可能であることを特徴とする請求項１から４
    のいずれかに記載の書換回数制限型メモリのデータ管理
    方式。
  6. 【請求項６】 前記書換回数制限型メモリは、独立した
    複数の記憶素子からなり、各記憶素子が前記各記憶領域
    を構成することを特徴とする請求項１から４のいずれか
    に記載の書換回数制限型メモリのデータ管理方式。
  7. 【請求項７】 前記管理部（１）は、各記憶領域にそれ
    ぞれの書換え回数を書き込み、前記制御部（２）は各記
    憶領域に書き込まれた書換え回数を読み取って比較する
    ことを特徴とする請求項１から６のいずれかに記載の書
    換回数制限型メモリのデータ管理方式。
  8. 【請求項８】前記制御部（２）は、書換え制御時に書き
    換えるべきデータが無効である旨を示す消去可能フラグ
    を書き換えるべき記憶領域に立てて前記書き換えるべき
    データを実際には消去しないで単なる無効とするデータ
    無効処理部（３）と、 空き記憶領域に新データを追記するデータ追記部（４）
    とを有するとともに、ファイル整理部（５）と、ファイ
    ル整理用記憶領域（ＦＭ）とを有し、 ファイル整理部（５）は、消去可能フラグの最も多い記
    憶領域を選択して有効データ部分をファイル整理用記憶
    領域（ＦＭ）に複写した後、消去可能フラグの最も多い
    記憶領域を一括消去し、その消去回数を書換え回数とし
    て前記管理部（１）で管理することを特徴とする請求項
    １から７記載の書換回数制限型メモリのデータ管理方
    式。
JP31446791A 1991-11-28 1991-11-28 書換回数制限型メモリのデータ管理方式 Pending JPH05151097A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31446791A JPH05151097A (ja) 1991-11-28 1991-11-28 書換回数制限型メモリのデータ管理方式
US07/980,089 US5530827A (en) 1991-11-28 1992-11-24 Data management system for programming-limited type semiconductor memory and IC memory card employing data save/erase process with flag assignment
DE69226847T DE69226847T2 (de) 1991-11-28 1992-11-25 Datenverwaltungssystem für Halbleiterspeicher mit beschränkter Programmierung und I.C.-Speicherkarte mit solchem Datenverwaltungssystem
EP95113545A EP0686976B1 (en) 1991-11-28 1992-11-25 Data management system for programming-limited type semiconductor memory and IC memory card having the data management system
DE69233228T DE69233228T2 (de) 1991-11-28 1992-11-25 Datenverwaltungssystem für Halbleiterspeicher mit beschränkter Programmierung und I.C. Speicherkarte mit solchem Datenverwaltungssystem
EP92120081A EP0544252B1 (en) 1991-11-28 1992-11-25 Data management system for programming-limited type semiconductor memory and IC memory card having the data management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31446791A JPH05151097A (ja) 1991-11-28 1991-11-28 書換回数制限型メモリのデータ管理方式

Publications (1)

Publication Number Publication Date
JPH05151097A true JPH05151097A (ja) 1993-06-18

Family

ID=18053688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31446791A Pending JPH05151097A (ja) 1991-11-28 1991-11-28 書換回数制限型メモリのデータ管理方式

Country Status (4)

Country Link
US (1) US5530827A (ja)
EP (2) EP0686976B1 (ja)
JP (1) JPH05151097A (ja)
DE (2) DE69226847T2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124596A (ja) * 1991-11-28 1994-05-06 Hitachi Ltd フラッシュメモリを使用した記憶装置
JPH07153285A (ja) * 1993-11-29 1995-06-16 Sansei Denshi Japan Kk 不揮発性フラッシュメモリの制御方法とその装置
JPH07219720A (ja) * 1993-10-01 1995-08-18 Hitachi Maxell Ltd 半導体メモリ装置ならびにその制御方法
JPH07271645A (ja) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd 半導体記憶装置
JPH0896588A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体記憶装置
JP2003203016A (ja) * 1991-11-28 2003-07-18 Hitachi Ltd 記憶装置
JP2004355188A (ja) * 2003-05-28 2004-12-16 Fujitsu Ltd ハードディスクの制御方法及び制御装置
JP2007042123A (ja) * 1998-12-22 2007-02-15 Gemplus 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの管理方法
JP2010108246A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 記憶装置及びデータ格納領域管理方法
JP2011198409A (ja) * 2010-03-19 2011-10-06 Toshiba Information Systems (Japan) Corp 不揮発性メモリ
JP2012221338A (ja) * 2011-04-12 2012-11-12 Hitachi Ltd 半導体装置、不揮発性メモリ装置の制御方法
JP2012247848A (ja) * 2011-05-25 2012-12-13 Denso Corp 電子機器
JP2013182378A (ja) * 2012-03-01 2013-09-12 Denso Corp 不揮発性メモリへのデータ記憶方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610737B2 (ja) * 1991-12-20 1997-05-14 シャープ株式会社 記録再生装置
JPH05233426A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd フラッシュ・メモリ使用方法
JPH0750558B2 (ja) * 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法
US6750908B1 (en) 1994-02-03 2004-06-15 Canon Kabushiki Kaisha Image processing apparatus using recording medium which needs data erasing processing before recording of data
DE69536159D1 (de) * 1994-02-23 2011-06-09 Canon Kk Aufzeichnungseinheit mit Detektion der Haltbarkeit des Aufzeichnungsmediums
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
US6125435A (en) * 1995-09-13 2000-09-26 Lexar Media, Inc. Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory
GB2291991A (en) * 1995-09-27 1996-02-07 Memory Corp Plc Disk drive emulation with a block-erasable memory
FR2742893B1 (fr) * 1995-12-20 1998-01-16 Schlumberger Ind Sa Procede d'inscription d'une donnee dans une memoire reinscriptible
JP2848300B2 (ja) * 1995-12-27 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置
US5956473A (en) * 1996-11-25 1999-09-21 Macronix International Co., Ltd. Method and system for managing a flash memory mass storage system
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
US6122195A (en) * 1997-03-31 2000-09-19 Lexar Media, Inc. Method and apparatus for decreasing block write operation times performed on nonvolatile memory
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US5930826A (en) * 1997-04-07 1999-07-27 Aplus Integrated Circuits, Inc. Flash memory protection attribute status bits held in a flash memory array
DE19718479C1 (de) * 1997-04-30 1998-09-24 Siemens Ag Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
US6076137A (en) 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
GB9801373D0 (en) 1998-01-22 1998-03-18 Memory Corp Plc Memory system
US6374337B1 (en) 1998-11-17 2002-04-16 Lexar Media, Inc. Data pipelining method and apparatus for memory control circuit
ATE340405T1 (de) 1999-04-01 2006-10-15 Lexar Media Inc Raumverwaltung in einem nichtflüchtigen speicher mit hoher kapazität
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
JP2002351685A (ja) * 2001-05-22 2002-12-06 Sankyo Seiki Mfg Co Ltd 不揮発性メモリのデータ更新方法及び制御装置
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123412D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system sectors
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US20030204857A1 (en) * 2002-04-29 2003-10-30 Dinwiddie Aaron Hal Pre-power -failure storage of television parameters in nonvolatile memory
EP1843358B1 (en) * 2002-10-02 2010-06-16 Panasonic Corporation Control method of a non-volatile memory apparatus
EP1713085A1 (en) * 2002-10-28 2006-10-18 SanDisk Corporation Automated wear leveling in non-volatile storage systems
ATE372578T1 (de) 2002-10-28 2007-09-15 Sandisk Corp Automatischer abnutzungsausgleich in einem nicht- flüchtigen speichersystem
DE10315189B4 (de) * 2003-04-03 2016-09-15 Robert Bosch Gmbh Verfahren zur Bestimmung der Anzahl durchgeführter Löschvorgänge eines Speicherblocks einer Speichereinrichtung
US20050041453A1 (en) * 2003-08-22 2005-02-24 Brazis Paul W. Method and apparatus for reading and writing to solid-state memory
US7480760B2 (en) * 2003-12-17 2009-01-20 Wegener Communications, Inc. Rotational use of memory to minimize write cycles
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
DE102004037785A1 (de) * 2004-08-03 2006-03-16 Endress + Hauser Gmbh + Co. Kg Feldgerät für die Automatisierungstechnik
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
JP2007280443A (ja) * 2006-04-03 2007-10-25 Fuji Xerox Co Ltd データ処理装置およびデータ処理方法とプログラム
JP4804218B2 (ja) * 2006-05-11 2011-11-02 株式会社日立製作所 記憶媒体への書き込み回数を管理する計算機システム及びその制御方法
JP2008015769A (ja) 2006-07-05 2008-01-24 Hitachi Ltd ストレージシステム及び書き込み分散方法
US20080140918A1 (en) * 2006-12-11 2008-06-12 Pantas Sutardja Hybrid non-volatile solid state memory system
US9153337B2 (en) 2006-12-11 2015-10-06 Marvell World Trade Ltd. Fatigue management system and method for hybrid nonvolatile solid state memory system
US7515500B2 (en) * 2006-12-20 2009-04-07 Nokia Corporation Memory device performance enhancement through pre-erase mechanism
TWI368224B (en) * 2007-03-19 2012-07-11 A Data Technology Co Ltd Wear-leveling management and file distribution management of hybrid density memory
WO2009105055A1 (en) * 2007-05-10 2009-08-27 Micron Technology, Inc. Memory area protection system and methods
US8631218B2 (en) 2008-06-17 2014-01-14 Nxp, B.V. Method of and system for controlling the programming of memory devices
FR2959586B1 (fr) 2010-04-30 2012-06-22 Proton World Int Nv Procede d'ecriture et de lecture dans une memoire d'atomicite

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215794A (ja) * 1982-06-08 1983-12-15 Toshiba Corp 不揮発性メモリ装置
JPS59162695A (ja) * 1983-03-07 1984-09-13 Nec Corp 記憶装置
JPS618798A (ja) * 1984-06-21 1986-01-16 Nec Corp 不揮発性記憶装置
US4758988A (en) * 1985-12-12 1988-07-19 Motorola, Inc. Dual array EEPROM for high endurance capability
JP2685173B2 (ja) * 1986-05-31 1997-12-03 キヤノン株式会社 メモリ書き込み制御方法
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
EP0398545A1 (en) * 1989-05-19 1990-11-22 Delco Electronics Corporation Method and apparatus for storing data in a non-volatile memory
US5148481A (en) * 1989-10-06 1992-09-15 International Business Machines Corporation Transaction system security method and apparatus
US5206944A (en) * 1990-06-07 1993-04-27 The United States Of America As Represented By The Secretary Of The Air Force High speed analog to digital converter board for an IBM PC/AT
US5303198A (en) * 1990-09-28 1994-04-12 Fuji Photo Film Co., Ltd. Method of recording data in memory card having EEPROM and memory card system using the same
DE69133092T2 (de) * 1990-12-25 2003-01-02 Fuji Photo Film Co Ltd Speicherkarte mit EEPROM
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
US5249158A (en) * 1991-02-11 1993-09-28 Intel Corporation Flash memory blocking architecture
US5295255A (en) * 1991-02-22 1994-03-15 Electronic Professional Services, Inc. Method and apparatus for programming a solid state processor with overleaved array memory modules
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203016A (ja) * 1991-11-28 2003-07-18 Hitachi Ltd 記憶装置
JPH06124596A (ja) * 1991-11-28 1994-05-06 Hitachi Ltd フラッシュメモリを使用した記憶装置
JPH07219720A (ja) * 1993-10-01 1995-08-18 Hitachi Maxell Ltd 半導体メモリ装置ならびにその制御方法
JPH07153285A (ja) * 1993-11-29 1995-06-16 Sansei Denshi Japan Kk 不揮発性フラッシュメモリの制御方法とその装置
JPH07271645A (ja) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd 半導体記憶装置
JPH0896588A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体記憶装置
JP4604144B2 (ja) * 1998-12-22 2010-12-22 ジェマルト エスアー 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの管理方法
JP2007042123A (ja) * 1998-12-22 2007-02-15 Gemplus 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの管理方法
JP2004355188A (ja) * 2003-05-28 2004-12-16 Fujitsu Ltd ハードディスクの制御方法及び制御装置
JP2010108246A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 記憶装置及びデータ格納領域管理方法
JP2011198409A (ja) * 2010-03-19 2011-10-06 Toshiba Information Systems (Japan) Corp 不揮発性メモリ
JP2012221338A (ja) * 2011-04-12 2012-11-12 Hitachi Ltd 半導体装置、不揮発性メモリ装置の制御方法
US8984209B2 (en) 2011-04-12 2015-03-17 Hitachi, Ltd. Semiconductor device and method of controlling non-volatile memory device
US9069662B2 (en) 2011-04-12 2015-06-30 Hitachi, Ltd. Semiconductor device and method of controlling non-volatile memory device
US9286212B2 (en) 2011-04-12 2016-03-15 Hitachi, Ltd. Semiconductor device and method of controlling non-volatile memory device
JP2012247848A (ja) * 2011-05-25 2012-12-13 Denso Corp 電子機器
JP2013182378A (ja) * 2012-03-01 2013-09-12 Denso Corp 不揮発性メモリへのデータ記憶方法

Also Published As

Publication number Publication date
EP0686976A2 (en) 1995-12-13
DE69233228T2 (de) 2004-07-01
EP0544252A3 (en) 1993-09-08
EP0544252A2 (en) 1993-06-02
US5530827A (en) 1996-06-25
EP0544252B1 (en) 1998-09-02
DE69226847D1 (de) 1998-10-08
EP0686976B1 (en) 2003-10-08
DE69226847T2 (de) 1999-01-14
DE69233228D1 (de) 2003-11-13
EP0686976A3 (en) 1996-11-27

Similar Documents

Publication Publication Date Title
JPH05151097A (ja) 書換回数制限型メモリのデータ管理方式
JP3078946B2 (ja) 一括消去型不揮発性メモリの管理方法及び半導体ディスク装置
JP2856621B2 (ja) 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US6405323B1 (en) Defect management for interface to electrically-erasable programmable read-only memory
US6591328B1 (en) Non-volatile memory storing address control table data formed of logical addresses and physical addresses
US6427186B1 (en) Memory, interface system and method for mapping logical block numbers to physical sector numbers in a flash memory, using a master index table and a table of physical sector numbers
US5832493A (en) Flash file management system
JP3407317B2 (ja) フラッシュメモリを使用した記憶装置
US5966720A (en) Flash memory accessed using only the logical address
US6865658B2 (en) Nonvolatile data management system using data segments and link information
KR100595909B1 (ko) 저장장치 및 플래시 메모리 장치내 정보 액세스 방법 및 정보 저장 관리 방법
US6675281B1 (en) Distributed mapping scheme for mass storage system
US5862083A (en) Information processing system
US7840617B2 (en) Host device and memory system
KR960012360B1 (ko) 플래시메모리를 사용한 기억장치
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US7752412B2 (en) Methods of managing file allocation table information
US7681008B2 (en) Systems for managing file allocation table information
US20070208907A1 (en) Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewriteable memory
US20110072199A1 (en) Startup reconstruction of logical-to-physical address translation data for solid state disks
US20020041517A1 (en) Method of driving remapping in flash memory and flash memory architecture suitable therefor
US6839798B1 (en) Flash memory capable of storing frequently rewritten data
EP2264602A1 (en) Memory device for managing the recovery of a non volatile memory
US20070005929A1 (en) Method, system, and article of manufacture for sector mapping in a flash device
KR100932801B1 (ko) 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020402