JPH07153285A

JPH07153285A - 不揮発性フラッシュメモリの制御方法とその装置

Info

Publication number: JPH07153285A
Application number: JP29814993A
Authority: JP
Inventors: Hiromasa Yamamoto; 博征山本
Original assignee: SANSEI DENSHI JAPAN KK
Current assignee: SANSEI DENSHI JAPAN KK
Priority date: 1993-11-29
Filing date: 1993-11-29
Publication date: 1995-06-16
Also published as: KR950015082A

Abstract

(57)【要約】【目的】不揮発性フラッシュメモリの使用寿命を長く
することを目的とする。【構成】ＣＰＵ１は、全体の制御を行う。アドレスデ
コードＲＡＭ４は、ＣＰＵ１から出力されるフラッシュ
メモリアドレスのブロック＆ページ・アドレス８を、フ
ラッシュメモリ５に対するブロック＆ページ・アドレス
１０に変換する。フラッシュメモリの下位アドレス９は
フラッシュメモリ５に与えられる。この構成で、ＣＰＵ
１から与えられるブロック＆ページ・アドレス８を、ブ
ロック＆ページ・アドレス１０に変換しフラッシュメモ
リをアクセスする。ＲＡＭ３に、フラッシュメモリ５の
各ぺージに対応する書込み頻度計数記憶領域を設定し、
書き込み発生頻度を所定の期間計測する。ＲＡＭ３の各
ぺージに対応する書込み頻度をチェックし、フラッシュ
メモリの各ブロックに対する書込み回数が一様になるよ
う各ページを割り当て、アドレスデコードＲＡＭ４に設
定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性フラッシュメ
モリの制御方式とその装置に関する。

【０００２】

【従来の技術】一般に、フラッシュメモリやNAND型EEPR
OMと呼ばれる不揮発性メモリ（以下、フラッシュメモリ
と呼ぶ）は、書き込まれたデータの消去単位であるブロ
ックサイズは、書込み単位よりも大きい。この書き込み
単位は、例えば、１バイト〜数百バイトである。以下、
書き込み単位をページと呼ぶ。また、ブロックは、ペー
ジを幾つか集めたものである。一般に、電気的消去可能
なフラッシュメモリでは、書込み時は電荷を格納するゲ
ート領域に高電圧を印加することによって、トンネリン
グ効果を発生させて、そのメモリゲート領域に電荷を移
動させ書込みを行っている。ここで、高電圧の印加を多
く繰り返すことによって、半導体特性の劣化が起こり、
最終的に使用できない状態となるというフラッシュメモ
リ固有の使用上の問題点がある。

【０００３】図６は、従来の各ブロックアドレスに対し
て、各ページメモリを割り当てた例である。ここでは、
ブロック数が「３」で、ページ数が「１２」のフラッシ
ュメモリの例を示している。また、各ブロックアドレス
６０は「１」「２」「３」で、ページアドレス６１は
「１」〜「１２」まで順に付けれれている。従来、各ブ
ロックに対する各ページの割当は、図６に示すように、
単純に各ブロックアドレス６０に、各ページをページア
ドレス順に割り当てていた。

【０００４】一般に、消去可能なフラッシュメモリを使
ったシステムでは、そのフラッシュメモリに対する書込
み回数の分布が一様ではなく、特定のメモリセルに対し
て書込みアクセスが集中する場合が多い。例えば、実際
の情報処理システムにフラッシュメモリを搭載して、あ
るアプリケーションを実行させ、各ページアドレス７０
に対する書込み回数７１をカウントした例を図７に示
す。図７から、各ページアドレス７０に対する書込み回
数７１は一様分布でないことがわかる。図８は、図７の
結果から各ブロック８０に対する書込み回数の合計を計
算した例である。図７から明らかのように、ブロック１
での書込み総数８１が「４２」と最も多く、ブロック３
での書込み総数８１が「１０」と最も少ない。このた
め、このフラッシュメモリを適用したシステムは、ブロ
ック１に対する書込みが集中しているので、ブロック１
のメモリセルから寿命を迎える可能性が非常に高い。

【０００５】また、フラッシュメモリの一部のページを
書き換える場合は、そのページを含むブロック全体のデ
ータ消去処理が必要であった。

【０００６】

【発明が解決しようとする課題】従って、ブロック２、
３はまだ、各メモリセルの使用寿命を迎えていないにも
かかわらず、ブロック１のメモリセルに書込みアクセス
が集中し、早く寿命を迎えるため、結果としてそれがフ
ラッシュメモリ全体の寿命となっていた。

【０００７】また、フラッシュメモリの一部のページを
書き換える場合は、そのページを含むブロック全体のデ
ータ消去処理が必要であったため、書込みの処理が低速
であるという問題があった。

【０００８】本発明は上記従来例に鑑みてなされたもの
で、フラッシュメモリの寿命を長くする制御方法とその
装置を提供することを目的とする。

【０００９】また、別の発明は、フラッシュメモリの書
込み処理を高速に行い、フラッシュメモリの書込み回数
データサイズを最小とするフラッシュメモリの制御方法
とその装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の不揮発性フラッシュメモリの制御方法とそ
の装置は以下の構成を用意する。即ち、不揮発性フラッ
シュメモリの各記憶単位に対する書込み回数を計数する
計数工程と、所定数の記憶単位を含む各ブロックに対す
る書込み回数が一様になるように、各ブロックに対する
前記記憶単位の割当を決定する割当工程と、前記決定さ
れた各記憶単位の割当に基づいて、前記記憶単位の論理
記憶単位アドレスを物理記憶単位アドレスに変換する変
換工程とを備える.また、別の発明は、記憶単位データ
を、未使用の記憶単位に書き込む記憶単位データ書込み
工程と、前記記憶単位データに対応する論理記憶単位
番号を、所定の記憶単位内の未使用領域に書き込む論理
記憶単位番号書込み工程と、を備える。

【００１１】また、別の発明は、記憶単位データと、そ
の記憶単位データに対応する論理記憶単位番号とのペア
データを、未使用の記憶単位に書込む記憶単位データ／
論理記憶単位番号書込み工程を備える。

【００１２】また、別の発明は、記憶単位データを、未
使用の記憶単位に書き込む記憶単位データ書込み工程
と、前記記憶単位データが書込まれた記憶単位の物理
記憶単位番号と、前記物理記憶単位番号に対応する論理
記憶単位番号とのペアデータを、所定の記憶単位の未使
用領域に書込むペアデータ書込み工程とを備える。

【００１３】また、別の発明は、不揮発性フラッシュメ
モリの各記憶単位に対する書込み回数を計数する計数手
段と、所定数の記憶単位を含む各ブロックに対する書込
み回数が一様になるように、各ブロックに対する前記記
憶単位の割当を決定する割当手段と、前記決定された各
記憶単位の割当に基づいて、前記記憶単位の論理記憶単
位アドレスを物理記憶単位アドレスに変換する変換手段
とを備える.また、別の発明は、記憶単位データを、未
使用の記憶単位に書き込む記憶単位データ書込み手段
と、前記記憶単位データに対応する論理記憶単位番号
を、所定の記憶単位内の未使用領域に書き込む論理記憶
単位番号書込み手段と、を備える。

【００１４】また、別の発明は、記憶単位データと、そ
の記憶単位データに対応する論理記憶単位番号とのペア
データを、未使用の記憶単位に書込む記憶単位データ／
論理記憶単位番号書込み手段を備える。

【００１５】また、別の発明は、記憶単位データを、未
使用の記憶単位に書き込む記憶単位データ書込み手段
と、前記記憶単位データが書込まれた記憶単位の物理記
憶単位番号と、前記物理記憶単位番号に対応する論理記
憶単位番号とのペアデータを、所定の記憶単位の未使用
領域に書込むペアデータ書込み手段とを備える。

【００１６】

【作用】以上の構成において、本発明の不揮発性フラッ
シュメモリの制御方法とその装置では、不揮発性フラッ
シュメモリの各記憶単位に対する書込み回数を計数し、
所定数の記憶単位を含む各ブロックに対する書込み回数
が一様になるように、各ブロックに対する前記記憶単位
の割当を決定し、前記決定された各記憶単位の割当に基
づいて、前記記憶単位の論理記憶単位アドレスを物理記
憶単位アドレスに変換する.また、別の発明は、記憶単
位データを、未使用の記憶単位に書き込み、前記記憶単
位データに対応する論理記憶単位番号を、所定の記憶単
位内の未使用領域に書き込む。

【００１７】また、別の発明は、記憶単位データと、そ
の記憶単位データに対応する論理記憶単位番号とのペア
データを、未使用の記憶単位に書込む。

【００１８】また、別の発明は、記憶単位データを、未
使用の記憶単位に書き込み、前記記憶単位データが書込
まれた記憶単位の物理記憶単位番号と、前記物理記憶単
位番号に対応する論理記憶単位番号とのペアデータを、
所定の記憶単位の未使用領域に書込む。

【００１９】また、別の発明は、計数手段が、不揮発性
フラッシュメモリの各記憶単位に対する書込み回数を計
数し、所定数の記憶単位を含む各ブロックに対する書込
み回数が一様になるように、各ブロックに対する前記記
憶単位の割当を、割当手段が決定し、前記決定された各
記憶単位の割当に基づいて、前記記憶単位の論理記憶単
位アドレスを物理記憶単位アドレスに、変換手段が変換
する。

【００２０】また、別の発明は、記憶単位データを、記
憶単位データ書込み手段が、未使用の記憶単位に書き込
み、前記記憶単位データに対応する論理記憶単位番号
を、論理記憶単位番号書込み手段が、所定の記憶単位内
の未使用領域に書き込む。

【００２１】また、別の発明は、記憶単位データと、記
憶単位データ／論理記憶単位番号書込み手段が、その記
憶単位データに対応する論理記憶単位番号とのペアデー
タを、未使用の記憶単位に書込む。

【００２２】また、別の発明は、記憶単位データを、記
憶単位データ書込み手段が、未使用の記憶単位に書き込
み、前記記憶単位データが書込まれた記憶単位の物理記
憶単位番号と、前記物理記憶単位番号に対応する論理記
憶単位番号とのペアデータを、所定の記憶単位の未使用
領域に、ペアデータ書込み手段が書込む。

【００２３】

【実施例】

（第１の実施例）図１を用いて、本発明の第１の実施例
の概要を説明する。

【００２４】１はＣＰＵで、ＲＯＭ２に格納された制御
プログラムを読みだしながら、解釈・実行することで、
本実施例のフラッシュメモリの処理システムを制御す
る。ＲＡＭ３は、ＣＰＵ１の実行用の作業用メモリであ
る。また、バッファメモリ６はフラッシュメモリ５に対
して、データの書込み／読みだしを行うための一時退避
バッファ領域である。ＲＯＭ２、ＲＡＭ３、バッファメ
モリ６はＣＰＵ１からアドレスバス１２を介して、各ア
ドレスが指定されアクセスがなされる。アドレスデコー
ドＲＡＭ４は、ＣＰＵ１から出力されるフラッシュメモ
リアドレスのブロック＆ページ・アドレス８を、フラッ
シュメモリ５にたいする実際のブロック＆ページ・アド
レス１０に変換するＲＡＭである。ここで、残りの下位
のフラッシュメモリアドレス９は直接フラッシュメモリ
５に与えられる。制御線７は、２つの機能を持つ。第１
の機能は、アドレスデコードＲＡＭ４にブロック＆ペー
ジ・アドレス８を与え、実際のブロック＆ページ・アド
レス１０に変換するタイミングを与える機能である。第
２の機能は、データバス１１を介して、アドレスデコー
ドＲＡＭ４自体の格納データの書込み／読みだしのタイ
ミングを与える機能である。アドレスデコードＲＡＭ４
を制御線７によって制御するモードは２つある。第１の
モードは、格納データの書込み／読みだしモードであ
る。このモードでは、制御線７を使って、ＲＯＭ２やＲ
ＡＭ３やバッファメモリ６や不図示のＣＰＵ１内の内部
レジスタのデータとの入出力を行う。第２のモードは、
前述したＣＰＵ１から与えられるブロック＆ページ・ア
ドレス８を、実際のブロック＆ページ・アドレス１０に
変換するモードである。これら２つのモードはＣＰＵ１
によって排他的に選択される。第１のモードは、ＣＰＵ
１から与えられるブロック＆ページ・アドレス８から、
実際のブロック＆ページ・アドレス１０へ変換する内部
データを設定あるいは変更するために使われる。タイマ
１３は、所定の時間ごとにＣＰＵ１に対して割り込み要
求を掛ける。その時間間隔は、ＣＰＵ１によって予め設
定することができる。

【００２５】次に、フラッシュメモリ５の構成と機能を
簡潔に説明する。フラッシュメモリは、電気的に書込み
読みだし可能な大規模集積メモリである。このメモリの
各セルのゲート上には、電荷を閉じこめることができ
る”部屋”が作り込まれており、この”部屋”に電荷を
充電させるか否かで”０”、”１”の記憶論理を実現し
ている。このフラッシュメモリにたいする書込みは、各
セルをある単位で集合したページ単位でなされる。ま
た、消去単位は、書込み単位より大きく、幾つかのペー
ジを集めたブロック単位でなされる。読みだしは各セル
のアドレス単位でなされる。書込みは、セルゲートに対
して高電圧を印加することで、例えば、トンネリング効
果を発生させ各セルの”部屋”に電荷を充電することで
なされる。このように書込みは、高電圧を印加しなけれ
ばならないため、現在の半導体の技術レベルでは、フラ
ッシュメモリの寿命はほとんど書込みの累積回数で決め
られ、およそ１０の７乗回程度で故障が発生する確率が
高くなる。従って、書込み回数をいかに減らすかが長時
間使用のポイントとなる。

【００２６】図２のフローチャートは、この問題を解決
する実施例の処理プロセスを説明するものである。本実
施例での、この問題を解決するポイントは、各ページに
対する書込み頻度分布の一様化を計ることである。すな
わち、書込みが一部のページに集中すれば、そのページ
だけが先に寿命となり、他の使用頻度の低いページがま
だ十分に使用可能であるにもかかわらず、そのシステム
全体が使用できなくなって、全体システムの寿命を短く
していた。ここで、各ページに対する書込み頻度分布の
一様化を計ることできれば、全体システムの寿命が延び
ることになる。

【００２７】図２のフローの処理は、所定の一定期間間
隔で実行する。即ち、各ページに対する書込みが発生し
たときに、その書込み累積回数をＲＡＭ３に記録するこ
とを続け、所定の一定時間になったら図２の処理を行
う。

【００２８】ステップＳ１では、ＲＡＭ３に記録されて
いる前記書込み累積回数を回数の大きい順が小さい順に
ソートする。

【００２９】図３は、ＲＡＭ３に記録されている前記書
込み累積回数の例を示す図である。横軸はページ数を示
し、縦軸は書込み回数を示す。そして、これらを大きい
順にソートした結果を図４に示す。ページ数が１０、
１、１１、３、７、２、６、１２、４、９、５、８の順
にソートされている。ソートの手段はＣＰＵ１によるソ
ートプログラムの実行によって行う。ソートのアルゴリ
ズムは、例えば、その技術に精通している人には良く知
られているバブルソート・アルゴリズムやクイックソー
ト・アルゴリズムでもよい。

【００３０】ソートされたページナンバーは、ＲＡＭ３
に連続したアドレスに、書込み回数の大きい順に並べら
れる。

【００３１】ステップＳ２以降では、ＣＰＵ１から与え
られるブロック＆ページ・アドレス８から、実際のブロ
ック＆ページ・アドレス１０へ変換するアドレスデコー
ドＲＡＭ４の内部データを設定あるいは変更するアルゴ
リズムである。ここで、使っている変数名を以下に簡単
に説明する。

【００３２】Ｐ１：書込み回数の少ないページをさす
ポインタ。

【００３３】Ｐ２：書込み回数の大きいページをさす
ポインタ。

【００３４】ＢＮ：ブロックナンバーを示す。

【００３５】ここでは、理解しやすいように、フラッシ
ュメモリ５は、ブロック数は３つで、各ブロックは４ペ
ージから構成されているとする。即ち、ページ数の合計
は１２個である。

【００３６】ここで、各ブロック毎の書込み回数の合計
が一様になるように、各ブロックに各ページを割当るた
めの基本的考え方は、ソートされたページ数の並びで、
書込み回数の少ないページから順に２つのページを選択
し、そして、書込み回数の大きいページから順に２つの
ページを順に選択し、同じブロック割当てゆくことを、
各ブロックに対し繰り返すことで、各ブロックに割り当
てられたページの書込み回数の合計がおおよそ一様に近
づくことをねらったものである。

【００３７】図５は、上記の繰り返し処理を行い、各ブ
ロックに各ページが割り当てられた結果を示す。５０は
各ブロック番号を示し、５３は各ブロックに割り当てら
れた各ページ番号の並びを示す。そのうち、５１は書込
み回数が多い順から連続した２つのページ番号の並びで
あり、他方、５２は書込み回数が少ない順から連続した
２つのページ番号の並びを選択したものである。

【００３８】次に、図２にもどって、以上説明した処理
を実現するアルゴリズムの各ステップをステップＳ２か
ら順に説明する。

【００３９】ステップＳ２では、各ブロック毎の書込み
回数の合計が一様になるように、各ブロックに各ページ
を割当るためのアルゴリズムで使用する変数名に対する
初期設定を行う。即ち、書込み回数の少ないページが格
納されているメモリ位置をさすポインタＰ１に「１」を
設定する。「１」のメモリ位置はソート後、最も書込み
頻度な高いページが格納されているところである。ま
た、書込み回数の多いページが格納されているメモリ位
置をさすポインタＰ２に「１２」を設定する。「１２」
のメモリ位置はソート後、最も書込み頻度の少ないペー
ジが格納されているところである。さらに、ブロック番
号を示すＢＮに「１」を設定する。

【００４０】ステップＳ３では、ブロック番号ＢＮに、
ポインタＰ２のさすメモリに格納されたページ番号と、
ポインタ（Ｐ２―１）のさすメモリに格納されたページ
番号と、ポインタＰ１のさすメモリに格納されたページ
番号と、ポインタ（Ｐ１＋１）のさすメモリに格納され
たページ番号とを、割り当てる。そして、アドレスデコ
ードＲＡＭ４に、順にそれらのページ番号をデータとし
て書き込む。

【００４１】ステップＳ４では、次のブロック番号ＢＮ
に残ったページを割り当てるために、ポインタＰ２とポ
インタＰ１にともに「２」を加算する。また、次のブロ
ック番号をポイントするために、ブロック番号ＢＮに
「１」を加算する。

【００４２】ステップＳ５では、ブロック番号ＢＮが３
に等しいか３以下であれば、ステップＳ３へ戻り、全ブ
ロックに対してページの割当て処理が終わるまで同様の
処理を繰り返す。また、３以上になれば、全てのブロッ
クに対しページの割当が終了したことを示し、割当て処
理を終了する。

【００４３】以上の処理により、図５に示すような、各
ブロックに対する各ページの割当てとなるようアドレス
デコードＲＡＭ４に設定することができる。そして、次
にまた他の通常の処理にもどり、各ページに対する書込
みが発生したときに、書込みの累積回数をＲＡＭ３に記
録することを続け、所定の一定時間になったら再度、図
２の各ブロックに対するページ割当の再設定処理を行
う。

【００４４】図８に、第１の実施例を適用した場合の書
込み総数８２と従来例での書込み総数８１の比較した例
を示す。ここから判るように、第１の実施例を適用した
場合の書込み総数８２は、各ブロック共に「２６」とな
り、一様分布となっている。従って、特定のブロックに
対する書込みが集中せず、フラッシュメモリ全体の寿命
を延ばすことができる。

【００４５】以上説明したように、本実施例によれば以
下のような効果が得られる。即ち、定期的にフラッ
シュメモリの各ブロックにたいする各ページの割当を、
書込み回数の分布が一様分布になるよう再配置を繰り返
すことにより、フラッシュメモリの書込みアクセスの状
態に合わせて、フラッシュメモリの寿命を常に最長に保
つことができる。この実施例では、特に、フラッシュメ
モリの各ページに対する書込み回数がユーザの使用の仕
方によって動的に変化する場合に有効である。

【００４６】（第２の実施例）実施例１では、動的に各
ブロックに対するページ割当の再設定処理を行う例を説
明したが、フラッシュメモリの各ページに対する書込み
回数は、ユーザの使用の仕方がほぼ一定で動的に変化し
ない環境である場合での最適な実施例を次に示す。

【００４７】即ち、限られたユーザ・アプリケーション
と処理データの組み合わせで、フラッシュメモリを使用
する場合、その各ページに対する書込み回数の分布をお
およそ推定できる場合がある。そのような場合、予め、
その分布の統計量を実際にシステムを稼働させて求め、
得られた分布から、各ブロックに対する書込み回数が一
様になるように、割当てを行う。割当方法は、図２に示
した同様の方法でよい。一旦、この割当てを決めると、
以後、この割当てのままでフラッシュメモリ５をアクセ
スする。

【００４８】この場合、アドレスデコードＲＡＭ４は書
込みの必要がなく、ＲＯＭで実現してもよいし、プログ
ラマブル・ロジックアレイ（ＰＬＡ）やランダムロジッ
ク回路で実現してもよい。

【００４９】以上説明したように、本実施例によれば以
下のような効果が得られる。即ち、実際に本実施例
を組み込むシステムのユーザプログラムを動作させ、予
めフラッシュメモリのアクセスの頻度分布を求めた後、
各ブロックへの書込み回数が一様になるように各ページ
を各ブロックへ静的に割り当てておき、本実施例を適用
したシステムを稼働させると、フラッシュメモリに対す
る書込み頻度の一様化が計られ、フラッシュメモリの寿
命が長くなることが期待される。（第３の実施例）第１の実施例では、書込み回数をＲＡ
Ｍ３に記録していたが、現在のフラッシュメモリの技術
では、書込み回数の保証回数は１０の６乗〜７乗回であ
り、これをカウントするには、各書込み単位ブロックご
とに３バイト必要になる。一般に、ＲＡＭ３のようなス
タテイックまたはダイナミックＲＡＭは、フラッシュメ
モリに比べてメモリ容量が少なく、コストが高いため、
効率良く使う必要があり、書込み回数のカウント用に使
用する容量を節減する必要がある。

【００５０】そのため、第３の実施例では、フラッシュ
メモリに、各ブロックに対して３バイトの書込み回数の
カウント用領域を確保する。また、書込み回数を書き換
えるときは、必ず書込み前のカウント値を読みだしてか
ら、インクリメントし、そして、再書込み動作が必要で
ある。しかし、一般にフラッシュメモリはアクセスが遅
いため、以上の動作を、必ず書込み回数を書き換えると
きに必要になるため、システム性能を落とす無視できな
いオーバヘッドとなる。そのため、フラッシュメモリ上
の各ブロックに対する書込み回数のカウント用領域に対
応する、ＲＡＭ３のメモリ領域を確保し、そこにコピー
値を格納する事により、高速なアクセスが可能になる。
但し、フラッシュメモリに格納された各ブロックに対す
る３バイトの書込み回数カウント値のうち、所定の上位
ビットデータのみをＲＡＭ３のメモリ領域にコピーす
る。すなわち、フラッシュメモリの書込み保証回数の桁
数に対して、誤差桁と考えられる下位の桁はＲＡＭ３に
転送しない。このことにより、ＲＡＭ３の書込みカウン
ト領域のサイズを小さくすることができる。

【００５１】例えば、３バイトのうち、上位１バイトを
有効桁とすれば、ＲＡＭ３の書込みカウント領域のサイ
ズは１／３となる。

【００５２】以下、フラッシュメモリ５に対する書込み
処理方法の説明を、図９〜図１３を参照しながら行う。
ここで、図１０〜図１３は、本第３の実施例のフラッシ
ュメモリ５に対する書込み処理のフローを説明するフロ
ーチャートであり、この処理は、例えば、ＲＯＭ２に予
め格納されたプログラムによって記述され、ＣＰＵ１に
よって読み出されて実行される。

【００５３】図９は、フラッシュメモリ５の記憶内部デ
ータ構成９０とＲＡＭ３に割り当てられた書込み回数表
の関係を示す。フラッシュメモリ５の記憶内部データ構
成９０は、複数のブロック、即ち、ブロック１（９
１）、ブロック２（９２）、ブロック３（９３）、・・
・、ブロックｎ（９４）から構成される。そして、各ブ
ロックは、３バイト容量の書込回数データエリア９６と
データエリア９５から構成される。ＲＡＭ３に割り当て
られた書込回数表９７には、図１に示した情報処理装置
の初期起動時に、各３バイト容量の書込回数データエリ
ア９６から、上位の１バイトデータがそれぞれ転送され
る。

【００５４】図１０は、図１に示した情報処理装置の初
期起動時に実行する初期化処理のフローを説明するフロ
ーチャートである。

【００５５】ステップＳ１０１では、アドレスデコード
ＲＡＭ４の初期設定を行う。ここでは、ＣＰＵ１からフ
ラッシュメモリ５をアクセスする場合に、ＣＰＵ１から
出されるアドレスを、実際のフラッシュメモリのアクセ
スアドレスに変換する所定の変換パタンを、アドレスデ
コードＲＡＭ４に設定する。

【００５６】ステップＳ１０２では、図９に示した各書
込回数データエリア９６の３バイトのうち上位の１バイ
トデータだけを、ＲＡＭ３に割り当てられた書込回数表
９７に転送する。ＣＰＵ１は、フラッシュメモリ５の各
込回数データエリアをアクセスする代わりに、書込回数
表９７にアクセスすることにより、高速にその内容の参
照／変更が可能となる。

【００５７】図１１は、フラッシュメモリに対してデー
タ書込みが必要になった場合に実行する書込み処理サブ
ルーチンのフローチャートである。ＣＰＵ１は、フラッ
シュメモリに対してデータ書込みが必要になった場合、
この書込み処理サブルーチンをコールする。

【００５８】ステップＳ１１０では、書込み要求がフラ
ッシュメモリの使用領域に対するものか、フラッシュメ
モリのフリー領域に書き込む必要のある新規のデータで
あるか、アクセス・アドレスのチェックを行う。そし
て、書込み要求がフラッシュメモリの使用領域に対する
ものであれば、ステップＳ１１１へ進む。フラッシュメ
モリのフリー領域に対するものであれば、図１２のステ
ップ１１７へ進む。

【００５９】ステップＳ１１１では、書込みデータのア
ドレスを含むフラッシュメモリのブロックデータ領域の
データをバッファメモリ６へ転送する。

【００６０】ステップＳ１１２では、ステップＳ１１１
で読み出されたフラッシュメモリのブロックデータ領域
の消去処理を行う。この消去処理は、例えば、ステップ
Ｓ１１１でバッファメモリ６へ転送されたデータの反転
データを生成して、その反転データをステップＳ１１１
で読み出されたフラッシュメモリのブロックデータ領域
へ書き込むことによって消去が実行される。その後、ス
テップＳ１１１でバッファメモリ６へ転送されたブロッ
クデータの対応領域に、書込みデータを書き込む。

【００６１】ステップＳ１１３では、ステップＳ１１１
でバッファメモリ６へ転送されたブロックデータの中の
書込回数データをインクリメントする。

【００６２】ステップＳ１１４では、インクリメントさ
れた書込回数データの上位１バイトのデータと、インク
リメント前の書込回数データの上位１バイトのデータと
比較して、値が１増加しているかどうかチェックする。
そして、増加していれば、ステップＳ１１５へ進み、Ｒ
ＡＭ３の書込回数表９７の対応する１バイト書込回数デ
ータをインクリメントして、ステップＳ１１６へ進む。

【００６３】ステップＳ１１６では、書込みデータが書
き込まれたバッファメモリ６のブロックデータを、フラ
ッシュメモリに書き込む。このブロックデータは、書込
み回数データを含む。その後、本サブルーチンを呼びだ
した上位処理ルーチンへ戻る。

【００６４】ステップＳ１１７では、フラッシュメモリ
で現在使用されていないページを含むブロックのうち、
書込み回数が最小のブロックを探索する。この探索方法
を以下説明する。

【００６５】図１４は、図９に示した書込み回数表９７
の詳細を示す図である。１４０のブロックNO.と、１４
１の１バイト書込回数データは、ペアで格納されてい
る。

【００６６】図１５は、各ブロックのページが使用中で
あるか未使用中であるかを示すページ使用／未使用管理
テーブル１５０であり、ＲＡＭ３に割り当てられてい
る。ここで、１５１はブロックNO.を示し、１５２はブ
ロック中のページNO.を示す。そして、１５３は、各ペ
ージが使用中か未使用中であるかを示す「１」または
「０」のフラグを示す。ここで、「１」は対応するペー
ジが使用中であることを示し、「０」であれば、対応す
るページが未使用中であることを示す。ＣＰＵ１は、フ
ラッシュメモリ５の状態管理をこのページ使用／未使用
管理テーブル１５０を用いて行い、常に、フラッシュメ
モリに対する最新の状態を示すように更新を行う。

【００６７】さて、ステップＳ１１７での探索方法は、
図１４に示した書込回数表９７の１バイト書込回数デー
タ１４１と、ページ使用／未使用管理テーブル１５０を
探索して、未使用のページを含んでかつ書込回数最小の
ブロックを選択する。

【００６８】ステップＳ１１８では、選択されたブロッ
クN0.とページNO.をアドレスデコードＲＡＭ４へ新規登
録する。

【００６９】ステップＳ１１９では、バッファメモリ６
の１ブロック分の領域に、所定の初期化データ、例えば
「０」データを書き込む。そして、ステップＳ１１２へ
進み、新規に選択したブロックに書込みデータを書き込
む。

【００７０】次に、図１３を参照して、フラッシュメモ
リの書込み回数の平均化を行うためのスワップ処理を説
明する。タイマ１３には、所定のインターバルでＣＰＵ
１に対して割り込み要求を掛けるよう予めプログラムさ
れている。そして、ＣＰＵ１に対して割り込み要求が掛
かると、ＣＰＵ１は、図１３のスワップ処理ルーチンを
起動する。

【００７１】ステップＳ１３０では、図４に示した書込
回数表を検索して、１バイト書込回数データ１４１の最
小のものＶminと、最大のものＶMaxをピックアップす
る。そして、ＶmaxからＶminを引いた値Ｖsubを求め
る。

【００７２】ステップＳ１３１では、Ｖsubと所定のＶt
hを比較して、Ｖsubが所定のＶthより大きければ、ステ
ップＳ１３２に進む。また、小さければ、本スワップ処
理ルーチンを呼びだした処理部に戻る。

【００７３】ステップＳ１３２では、Ｖmaxのブロック
データとＶminのブロックデータのスワップを行う。こ
のスワップは、バッファメモリ６をブロックデータの退
避領域として使用して行う。そして、アドレスデコード
ＲＡＭ４で、対応するブロックNO.、ページNO.のスワッ
プを行う。そして、本スワップ処理ルーチンを呼びだし
た処理部に戻る。

【００７４】尚、このスワップ処理を行うタイミング
は、タイマ１３を使った所定のインターバル時間ごとの
割り込みごとに行ったが、これはまた、例えば、フラッ
シュメモリに対する全体の書込み回数をカウントして、
一定の書込み回数ごとにスワップ処理を行ってもよい。

【００７５】以上説明したように、第３の実施例によれ
ば以下のような効果が得られる。即ち、書込み回数バイ
トデータのうち、有効な上位バイトだけを、高速なメモ
リにコピーしておくことで、フラッシュメモリに対する
書込み処理ルーチン等からの参照が高速となり、フラッ
シュメモリの書込み処理を高速に行うことができる。（第４の実施例）第４の実施例では、フラッシュメモリ
に対する書込み処理を高速化する方法の一例を示す。

【００７６】上述したフラッシュメモリの制御方法は、
主にフラッシュメモリの寿命を延ばすことが主眼であっ
た。第４の実施例では、フラッシュメモリの書込みの際
に発生するブロック消去の処理を最小化することで、書
込み処理の高速化を計ることを目的とする。

【００７７】図１６は、フラッシュメモリ５の物理ブロ
ックｎ１６０のデータ構造を説明する図である。尚、デ
ータの消去単位は、１つの物理ブロック単位で行われ
る。図１６において、物理ブロックｎ１６０は物理ペー
ジ１（１６３）から物理ページｎ（１６４）までのデー
タ領域１６２がデータ格納領域である。また、物理ペー
ジｎ＋１には、アクセスされる各物理ページがどの論理
アドレスに対応しているかを示す物理／論理ページアド
レス表１６１を配置している。データ領域１６２には、
書込み要求が発生するたびに、書込みデータを含むペー
ジを物理ページ番号の若い順に順次新規に格納してい
く。

【００７８】図１７は、物理／論理ページアドレス表１
６１の具体例を説明する図である。

【００７９】物理／論理ページアドレス表１６１は、物
理ページ番号部１７１と論理ページ番号部１７ｌから構
成される。書込みデータが格納されているデータ領域１
６２の各物理ページ番号と、対応する論理ページ番号
が、各々物理ページ番号部１７１と論理ページ番号部１
７ｌにペアで書き込まれる。図７を参照して、まず、ペ
ア１（１７３）では、物理ページ番号が「１」で論理ペ
ージ番号が「３」書き込まれており、物理ページ番号が
「１」のページ領域は論理ページ番号が「３」に対応し
ていることを示す。ペア１（１７３）は、一番始めに書
込みが発生した時に、生成されたデータであり、以下新
たな書込みが発生するごとに、ペア２（１７４）、ペア
３（１７５）、ペア４（１７６）、ペア５（１７７）、
ペア６（１７８）が順に生成されている。ここで、ペア
６（１７８）の領域を参照して、論理ページ番号「３」
に対応する最新の書込みデータは、物理ページ番号６の
領域に格納されていることを示す。また、ペア４（１７
６）の領域を参照して、論理ページ番号「１」に対応す
る最新の書込みデータは、物理ページ番号４の領域に格
納されていることを示す。

【００８０】次に、図１８は、第４の実施例でのフラッ
シュメモリ５に対する書込み処理の手順を示すフローチ
ャートである。フラッシュメモリ５に対する書込み要求
が発生すると、ＣＰＵ１は、図１８の書込み処理ルーチ
ンをコールし、実行する。

【００８１】ステップＳ１８１では、フラッシュメモリ
５の論理ページアドレス表１６１を、バッファメモリ６
にロードする。そして、書込み要求のあった物理ブロッ
クに未使用ページが残っているかどうか、ロードされた
物理／論理ページアドレス表１６１を参照してチェック
する。未使用ページがあれば、ステップＳ１８２に進
む。未使用ページがなければ、ステップＳ１９１（図１
９）に進む。

【００８２】ステップＳ１８２では、バッファメモリ６
にロードされた物理／論理ページアドレス表１６１に新
しい物理／論理ページ番号のペアを書き込む。そして、
追加された物理／論理ページアドレス表１６１のデータ
をフラッシュメモリに対して書き込む。例えば、図１７
を参照して、ペア６（１７８）までが登録されていると
すると、その次のペア領域に、追加の物理／論理ページ
番号のペアを書き込む。

【００８３】ステップＳ１８３では、バッファメモリ６
にロードされた物理／論理ページアドレス表１６１の論
理ページ番号部を、書込みの新しい順に検索して、書込
み要求論理ブロック番号と一致する論理ページ番号を見
つける。そして、見つけられた論理ページ番号とペアの
物理ページ番号のページ領域のデータを、バッファ６に
ロードする。そして、書込みアドレスに対応する領域に
書込みデータを書き込む。その後、最も書込みの新しい
ページの次のページ、即ち、ステップＳ１８２で追加し
た物理ページ番号の物理ページに、バッファ６上の新た
に書き込まれたページ領域データを書き込む。そして、
本サブルーチンを呼びだしたルーチンに戻る。

【００８４】ステップＳ１９１からの処理は、参照され
た物理ブロックに未使用ページがない場合のページスワ
ップ処理である。

【００８５】ここで、図２０は、書込み要求があった物
理ブロック内の物理／論理ページアドレス表２１を示
す。ここでは、物理ブロックは８ページのデータサイズ
をもつものとする。この物理／論理ページアドレス表２
１には、最後まで物理ページ番号と論理ページ番号が書
き込まれており、書込み要求があった物理ブロックの全
てのデータページが使用されていることを示す。以下の
ステップの処理を図２０と図２１を参照しながら説明す
る。

【００８６】ステップＳ１９１では、バッファ６へ、参
照されたフラッシュメモリの物理ブロックのデータを全
てロードする。ここで、図２１に示す物理／論理ページ
アドレス表２１は、ここでロードされたものであるとす
る。

【００８７】ステップＳ１９２では、ロードされた物理
／論理ページアドレス表２１の整理を以下のように行
う。即ち、 [a１] 論理ページ番号部２３を参照して、最新の論理
ページ番号を含むペア部を選択する。図２０を参照し
て、この選択の結果、論理ページ番号「１」に対しては
２７のペア部、論理ページ番号「２」に対しては２６の
ペア部、論理ページ番号「３」に対しては２３のペア
部、論理ページ番号「４」に対しては２５のペア部、論
理ページ番号５」に対しては２４のペア部が選択され
る。

【００８８】[a２] 選択された論理ページ番号群を、
番号の若い順にソーテイングを行い、ロードされた物理
／論理ページアドレス表２１に配置する。この様子を図
２１に示す。

【００８９】[a３] a２で配置された論理ページ番号群
に対して、物理ページ番号をシリーズにつけなおし、ロ
ードされた物理／論理ページアドレス表２１に配置す
る。この様子を図２１に示す。

【００９０】以上の処理手順で、図２１に示すような、
整理された物理／論理ページアドレス表（以下、新物理
／論理ページアドレス表と呼ぶ）が、バッファ６上に生
成する。

【００９１】ステップＳ１９３では、新物理／論理ペー
ジアドレス表の各ペアに対応するように、データページ
部のデータを、バッファ６上で並べ換える。こうして、
生成されたデータページを、以後「新データページ」と
呼ぶことにする。

【００９２】ステップ１９４では、以上のステップで、
バッファ上に生成された新データページと新物理／論理
ページアドレス表から構成されるブロックデータをフラ
ッシュメモリへ書き込む。そして、そして、本サブルー
チンを呼びだしたルーチンに戻る。

【００９３】以上説明したように、第４の実施例によれ
ば以下のような効果が得られる。即ち、フラッシュメモ
リのデータ書き換え時に必要となるブロック消去処理を
減らすことで、高速なデータ書き換えを実行することが
できる。

【００９４】（第５の実施例）第４の実施例では、フラ
ッシュメモリの各物理ブロックのデータ構造として、図
１６に示すような、データページ部１６２と物理／論理
ページアドレス表１６１が分離して構成する例をしめし
たが、これは例えば、図２２に示すような各物理ページ
の一部に論理ページアドレス領域２２０を持たせても良
い。このようなデータ構造であっても、第４の実施例で
説明した書込み処理を同様に適用できることは言うまで
もない。

【００９５】以上説明したように、第５の実施例によれ
ば以下のような効果が得られる。即ち、フラッシュメモ
リのブロックの古いページの削除と最新ページの整理を
行う処理を高速に行うことができる。（第６の実施例）第６の実施例では、第５の実施例で示
したフラッシュメモリの各物理ブロックのデータ構造
に、各物理ページが有効か無効かを示す１ビットの有効
／無効フラグ２３１を設けた例を示す。物理ブロックが
満杯になり、書込みがさらに発生した場合に必要となる
不要ページの整理を行う処理の際、この有効／無効フラ
グ２３１を参照することで、高速に有効なページを選択
できる。

【００９６】有効／無効フラグ２３１は、最新に書き込
まれたページに対して「１」が設定され、古いページに
対しては「０」が設定される。

【００９７】尚、図１６に示した物理／論理ページアド
レス表の物理ページ番号と論理ページ番号の各ペアごと
に、有効／無効フラグ２３１と同様のフラグを設定して
もよい。

【００９８】以上説明したように、第６の本実施例によ
れば以下のような効果が得られる。即ち、フラッシュメ
モリのブロックの古いページの削除と最新ページの整理
を行う処理を高速に行うことができる。

【００９９】

【発明の効果】以上説明したように本発明によれば、フ
ラッシュメモリの寿命を長くできる。

【０１００】また、別の発明は、フラッシュメモリの書
込み処理を高速に行い、また、フラッシュメモリの書込
み回数データを最小サイズにすることができる。

【０１０１】

【図面の簡単な説明】

【図１】本発明の１実施例を示すフラッシュメモリの制
御ブロックのハードウエア図である。

【図２】第１の実施例で、フラッシュメモリの書込み回
数を一様化するアルゴリズムのフローを示す図である。

【図３】第１の実施例で、フラッシュメモリの各ページ
の書込み頻度を示す図である。

【図４】図３で示す各ページ番号を書込み頻度順にソー
トした後の図である。

【図５】第１の実施例で、各ブロックに各ページを割り
当てた図である。

【図６】従来のフラッシュメモリのブロックに対するペ
ージの割当ての例を示す図である。

【図７】従来技術でのフラッシュメモリの書込み頻度を
説明する図である。

【図８】フラッシュメモリの各ブロックの従来技術での
書込み頻度と、第１の実施例を適用した場合の書込み頻
度を比較する図である。

【図９】第３の実施例で、フラッシュメモリの３バイト
書込み回数のうち、上位１バイトだけを有効桁として、
ＲＡＭ３の書込み回数表にコピーした状態を示す図であ
る。

【図１０】第３の実施例で、書込み処理のための前処理
を説明するフローチャートである。

【図１１】第３の実施例で、書込み処理を説明するフロ
ーチャートである。

【図１２】第３の実施例で、書込み処理を説明するフロ
ーチャートである。

【図１３】第３の実施例で、スワップ処理を説明するフ
ローチャートである。

【図１４】書込み回数表のデータ構造を説明する図であ
る。

【図１５】各ページの使用／未使用状態を管理するテー
ブルのデータ構造図である。

【図１６】物理ブロックｎのデータ構造を示す図であ
る。

【図１７】物理／論理ページアドレス表のデータ構造を
示す図である。

【図１８】第４の実施例のフラッシュメモリに対する書
込み処理を説明するフローチャートである。

【図１９】第４の実施例のフラッシュメモリに対する書
込み処理を説明するフローチャートである。

【図２０】第４の実施例のフラッシュメモリのブロック
の整理処理を説明する図である。

【図２１】第４の実施例のフラッシュメモリのブロック
の整理処理を行った結果を説明する図である。

【図２２】第５の実施例のフラッシュメモリのブロック
のデータ構造を説明する図である。

【図２３】第６の実施例のフラッシュメモリのブロック
のデータ構造を説明する図である。

【符号の説明】

１ＣＰＵ２ＲＯＭ３ＲＡＭ４アドレスデコードＲＡＭ５フラッシュメモリ６バッファメモリ７制御線８ブロック＆ページ・アドレス９下位アドレス１０実際のブロック＆ページ・アドレス１１データバス１２アドレスバス１３タイマ

Claims

【特許請求の範囲】

【請求項１】不揮発性フラッシュメモリの各記憶単位
に対する書込み回数を計数する計数工程と、所定数の記憶単位を含む各ブロックに対する書込み回数
が一様になるように、各ブロックに対する前記記憶単位
の割当を決定する割当工程と、前記決定された各記憶単位の割当に基づいて、前記記憶
単位の論理記憶単位アドレスを物理記憶単位アドレスに
変換する変換工程と、を備えることを特徴とする不揮発
性フラッシュメモリの制御方法。
【請求項２】前記記憶単位は、ブロックであることを
特徴とする請求項１に記載の不揮発性フラッシュメモリ
の制御方法。
【請求項３】前記記憶単位は、ページであることを特
徴とする請求項１に記載の不揮発性フラッシュメモリの
制御方法。
【請求項４】前記記憶単位は、バイトあるいは複数バ
イトであることを特徴とする請求項１に記載の不揮発性
フラッシュメモリの制御方法。
【請求項５】前記計数工程と前記割当工程と前記変換
工程を、所定の周期で繰り返す周期実行工程を、さらに
備えることを特徴とする請求項１に記載の不揮発性フラ
ッシュメモリの制御方法。
【請求項６】前記割当工程は、前記書込み回数計数工
程で計数された、各記憶単位に対する書込み回数を昇順
あるいは降順になるように各記憶単位番号をソーテイン
グするソーテイング工程と、前記ソーテイングされた各記憶単位番号の両端から同時
に、かつ順に所定数の記憶単位番号を選択して、各ブロ
ックに順次割り当てていく順次割当工程と、を備えるこ
とを特徴とする請求項１に記載の不揮発性フラッシュメ
モリの制御方法。
【請求項７】前記計数工程は、前記書込み回数のうち
の上位桁のデータを有効な書込み回数とする、ことを特
徴とする請求項１に記載の不揮発性フラッシュメモリの
制御方法。
【請求項８】前記割当工程は、前記書込み回数の最大
値と最小値が所定の閾値以上であれば、前記書込み回数
が最大の記憶単位と前記書込み回数が最小の記憶単位の
データを交換することを特徴とする請求項１に記載の不
揮発性フラッシュメモリの制御方法。
【請求項９】不揮発性フラッシュメモリの記憶単位に
対する書込み制御方法であって、記憶単位データを、未使用の記憶単位に書き込む記憶単
位データ書込み工程と、前記記憶単位データに対応す
る論理記憶単位番号を、所定の記憶単位内の未使用領域
に書き込む論理記憶単位番号書込み工程と、を備えるこ
とを特徴とする不揮発性フラッシュメモリの制御方法。
【請求項１０】不揮発性フラッシュメモリの記憶単位
に対する書込み制御方法であって、記憶単位データと、その記憶単位データに対応する論理
記憶単位番号とのペアデータを、未使用の記憶単位に書
込む記憶単位データ／論理記憶単位番号書込み工程を、
備えることを特徴とする不揮発性フラッシュメモリの制
御方法。
【請求項１１】不揮発性フラッシュメモリの記憶単位
に対する書込み制御方法であって、記憶単位データを、未使用の記憶単位に書き込む記憶単
位データ書込み工程と、前記記憶単位データが書込ま
れた記憶単位の物理記憶単位番号と、前記物理記憶単位
番号に対応する論理記憶単位番号とのペアデータを、所
定の記憶単位の未使用領域に書込むペアデータ書込み工
程と、を備えることを特徴とする不揮発性フラッシュメ
モリの制御方法。
【請求項１２】前記記憶単位は、ブロックであること
を特徴とする請求項９、あるいは請求項１０、あるいは
請求項１１に記載の不揮発性フラッシュメモリの制御方
法。
【請求項１３】前記記憶単位は、ページであることを
特徴とする請求項９、あるいは請求項１０、あるいは請
求項１１に記載の不揮発性フラッシュメモリの制御方
法。
【請求項１４】前記記憶単位は、バイトあるいは複数
バイトであることを特徴とする請求項９、あるいは請求
項１０、あるいは請求項１１に記載の不揮発性フラッシ
ュメモリの制御方法。
【請求項１５】前記論理記憶単位番号書込み工程は、前記未使用の記憶単位が存在しなければ、前記論理記憶
単位番号書込み工程で書込まれた各論理記憶単位番号の
うち、最新の論理記憶単位番号を所定の記憶単位の未使
用領域に再書込みする論理記憶単位番号再書込み工程
と、前記最新の論理記憶単位番号に対応する前記記憶単位デ
ータを選択して、未使用の記憶単位に順に再書込みする
記憶単位データ再書込み工程と、をさらに備えることを
特徴とする請求項９に記載の不揮発性フラッシュメモリ
の制御方法。
【請求項１６】前記記憶単位データ／論理記憶単位番
号書込み工程は、前記未使用の記憶単位が存在しなければ、前記記憶単位
データ／論理記憶単位番号書込み工程で書込まれた各ペ
アデータのうち、最新のペアデータを記憶単位に再書込
みするペアデータ再書込み工程を、をさらに備えること
を特徴とする請求項１０に記載の不揮発性フラッシュメ
モリの制御方法。
【請求項１７】前記ペアデータ書込み工程は、前記未使用の記憶単位が存在しなければ、前記ペアデー
タのうち、最新のペアデータを所定の記憶単位に再書込
みするペアデータ再書込み工程と、前記最新のペアデータに対応する前記記憶単位データ
を、記憶単位に順に再書込みする記憶単位データ再書込
み工程と、をさらに備えることを特徴とする請求項１１
に記載の不揮発性フラッシュメモリの制御方法。
【請求項１８】不揮発性フラッシュメモリの各記憶単
位に対する書込み回数を計数する計数手段と、所定数の記憶単位を含む各ブロックに対する書込み回数
が一様になるように、各ブロックに対する前記記憶単位
の割当を決定する割当手段と、前記決定された各記憶単位の割当に基づいて、前記記憶
単位の論理記憶単位アドレスを物理記憶単位アドレスに
変換する変換手段と、を備えることを特徴とする不揮発
性フラッシュメモリの制御装置。
【請求項１９】前記記憶単位は、ブロックであること
を特徴とする請求項１８に記載の不揮発性フラッシュメ
モリの制御装置。
【請求項２０】前記記憶単位は、ページであることを
特徴とする請求項１８に記載の不揮発性フラッシュメモ
リの制御装置。
【請求項２１】前記記憶単位は、バイトあるいは複数
バイトであることを特徴とする請求項１８に記載の不揮
発性フラッシュメモリの制御装置。
【請求項２２】前記計数手段と前記割当手段と前記変
換手段を、所定の周期で繰り返す周期実行手段を、さら
に備えることを特徴とする請求項１８に記載の不揮発性
フラッシュメモリの制御装置。
【請求項２３】前記割当手段は、前記書込み回数計数
手段で計数された、各記憶単位に対する書込み回数を昇
順あるいは降順になるように各記憶単位番号をソーテイ
ングするソーテイング手段と、前記ソーテイングされた各記憶単位番号の両端から同時
に、かつ順に所定数の記憶単位番号を選択して、各ブロ
ックに順次割り当てていく順次割当手段と、を備えるこ
とを特徴とする請求項１８に記載の不揮発性フラッシュ
メモリの制御装置。
【請求項２４】前記計数手段は、前記書込み回数のう
ちの上位桁のデータを有効な書込み回数とする、ことを
特徴とする請求項１８に記載の不揮発性フラッシュメモ
リの制御装置。
【請求項２５】前記割当手段は、前記書込み回数の最
大値と最小値が所定の閾値以上であれば、前記書込み回
数が最大の記憶単位と前記書込み回数が最小の記憶単位
のデータを交換することを特徴とする請求項１８に記載
の不揮発性フラッシュメモリの制御装置。
【請求項２６】不揮発性フラッシュメモリの記憶単位
に対する書込み制御装置であって、記憶単位データを、未使用の記憶単位に書き込む記憶単
位データ書込み手段と、前記記憶単位データに対応す
る論理記憶単位番号を、所定の記憶単位内の未使用領域
に書き込む論理記憶単位番号書込み手段と、を備えるこ
とを特徴とする不揮発性フラッシュメモリの制御装置。
【請求項２７】不揮発性フラッシュメモリの記憶単位
に対する書込み制御装置であって、記憶単位データと、その記憶単位データに対応する論理
記憶単位番号とのペアデータを、未使用の記憶単位に書
込む記憶単位データ／論理記憶単位番号書込み手段を、
備えることを特徴とする不揮発性フラッシュメモリの制
御装置。
【請求項２８】不揮発性フラッシュメモリの記憶単位
に対する書込み制御装置であって、記憶単位データを、未使用の記憶単位に書き込む記憶単
位データ書込み手段と、前記記憶単位データが書込ま
れた記憶単位の物理記憶単位番号と、前記物理記憶単位
番号に対応する論理記憶単位番号とのペアデータを、所
定の記憶単位の未使用領域に書込むペアデータ書込み手
段と、を備えることを特徴とする不揮発性フラッシュメ
モリの制御装置。
【請求項２９】前記記憶単位は、ブロックであること
を特徴とする請求項２６、あるいは請求項２７、あるい
は請求項２８に記載の不揮発性フラッシュメモリの制御
装置。
【請求項３０】前記記憶単位は、ページであることを
特徴とする請求項２６、あるいは請求項２７、あるいは
請求項２８に記載の不揮発性フラッシュメモリの制御装
置。
【請求項３１】前記記憶単位は、バイトあるいは複数
バイトであることを特徴とする請求項２６、あるいは請
求項２７、あるいは請求項２８に記載の不揮発性フラッ
シュメモリの制御装置。
【請求項３２】前記論理記憶単位番号書込み手段は、前記未使用の記憶単位が存在しなければ、前記論理記憶
単位番号書込み手段で書込まれた各論理記憶単位番号の
うち、最新の論理記憶単位番号を所定の記憶単位の未使
用領域に再書込みする論理記憶単位番号再書込み手段
と、前記最新の論理記憶単位番号に対応する前記記憶単位デ
ータを選択して、未使用の記憶単位に順に再書込みする
記憶単位データ再書込み手段と、をさらに備えることを
特徴とする請求項２６に記載の不揮発性フラッシュメモ
リの制御装置。
【請求項３３】前記記憶単位データ／論理記憶単位番
号書込み手段は、前記未使用の記憶単位が存在しなければ、前記記憶単位
データ／論理記憶単位番号書込み手段で書込まれた各ペ
アデータのうち、最新のペアデータを記憶単位に再書込
みするペアデータ再書込み手段を、をさらに備えること
を特徴とする請求項２７に記載の不揮発性フラッシュメ
モリの制御装置。
【請求項３４】前記ペアデータ書込み手段は、前記未使用の記憶単位が存在しなければ、前記ペアデー
タのうち、最新のペアデータを所定の記憶単位に再書込
みするペアデータ再書込み手段と、前記最新のペアデータに対応する前記記憶単位データ
を、記憶単位に順に再書込みする記憶単位データ再書込
み手段と、をさらに備えることを特徴とする請求項２８
に記載の不揮発性フラッシュメモリの制御装置。