JPH0573433A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0573433A JPH0573433A JP23293491A JP23293491A JPH0573433A JP H0573433 A JPH0573433 A JP H0573433A JP 23293491 A JP23293491 A JP 23293491A JP 23293491 A JP23293491 A JP 23293491A JP H0573433 A JPH0573433 A JP H0573433A
- Authority
- JP
- Japan
- Prior art keywords
- address
- block
- rewriting
- data
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 フラッシュＥＥＰＲＯＭの許容書き換え回数
を延ばし、長寿命化を図る。 【構成】 ブロック毎に書き換えが可能なフラッシュＥ
ＥＰＲＯＭを利用した記憶装置に、各ブロックの書き換
え回数を記憶する手段１２と、ブロックを指定するアド
レスについて論理アドレスから物理アドレスに変換する
手段１０を設け、書き換え回数が進むに従って物理アド
レスに対応する論理アドレスを換えていく制御をし、各
ブロックＢ１，Ｂ２，…の書換え回数の平均化を図る。
を延ばし、長寿命化を図る。 【構成】 ブロック毎に書き換えが可能なフラッシュＥ
ＥＰＲＯＭを利用した記憶装置に、各ブロックの書き換
え回数を記憶する手段１２と、ブロックを指定するアド
レスについて論理アドレスから物理アドレスに変換する
手段１０を設け、書き換え回数が進むに従って物理アド
レスに対応する論理アドレスを換えていく制御をし、各
ブロックＢ１，Ｂ２，…の書換え回数の平均化を図る。
Description
【０００１】
【産業上の利用分野】本発明はデータの書き換え回数に
制限のあるフラッシュＥＥＰＲＯＭを利用した記憶装置
に係り、特に、書換え寿命を延ばすのに好適な記憶装置
に関する。
制限のあるフラッシュＥＥＰＲＯＭを利用した記憶装置
に係り、特に、書換え寿命を延ばすのに好適な記憶装置
に関する。
【０００２】
【従来の技術】記憶装置の１つとしてフラッシュＥＥＰ
ＲＯＭがある。このフラッシュＥＥＰＲＯＭの許容書換
え回数つまり寿命は、他の種類の記憶装置に比較して短
く、このため、ＥＥＰＲＯＭの利用範囲がこの寿命の短
さに起因して狭いものとなっている。
ＲＯＭがある。このフラッシュＥＥＰＲＯＭの許容書換
え回数つまり寿命は、他の種類の記憶装置に比較して短
く、このため、ＥＥＰＲＯＭの利用範囲がこの寿命の短
さに起因して狭いものとなっている。
【０００３】
【発明が解決しようとする課題】フラッシュＥＥＰＲＯ
Ｍの各ブロックは、夫々の許容書き換え回数が１０００
０回程度であり、これは他の記憶媒体と比較して少な
い。従来のＥＥＰＲＯＭの場合、ＥＥＰＲＯＭ内の特定
ブロックの書き換え頻度が他のブロックの書き換え頻度
と比較して高い場合、他のブロックの書き換え回数が少
なくその寿命が来ていなくても、その特性ブロックの寿
命が来ると、記憶装置全体としての寿命が尽きてしまっ
ている。一般的に、記憶装置に蓄える内容は、プログラ
ム部とデータ部に分けられ、データ部の書き換え回数
は、プログラム部のそれに比べ数倍頻度が高い。このた
め、データ部の書き換え回数を多くできないと、その記
憶装置の利用価値は下がってしまう。つまり、データ部
の書換えが上記の特定ブロックに集中した場合、ＥＥＰ
ＲＯＭは短時間で機能不全に陥ってしまうという問題が
ある。
Ｍの各ブロックは、夫々の許容書き換え回数が１０００
０回程度であり、これは他の記憶媒体と比較して少な
い。従来のＥＥＰＲＯＭの場合、ＥＥＰＲＯＭ内の特定
ブロックの書き換え頻度が他のブロックの書き換え頻度
と比較して高い場合、他のブロックの書き換え回数が少
なくその寿命が来ていなくても、その特性ブロックの寿
命が来ると、記憶装置全体としての寿命が尽きてしまっ
ている。一般的に、記憶装置に蓄える内容は、プログラ
ム部とデータ部に分けられ、データ部の書き換え回数
は、プログラム部のそれに比べ数倍頻度が高い。このた
め、データ部の書き換え回数を多くできないと、その記
憶装置の利用価値は下がってしまう。つまり、データ部
の書換えが上記の特定ブロックに集中した場合、ＥＥＰ
ＲＯＭは短時間で機能不全に陥ってしまうという問題が
ある。
【０００４】本発明の目的は、書換え回数を多くとるこ
とのできるフラッシュＥＥＰＲＯＭを利用した記憶装置
を提供することにある。
とのできるフラッシュＥＥＰＲＯＭを利用した記憶装置
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、ＥＥＰＲＯ
Ｍの各ブロックの書き換え回数を記憶する手段と、ブロ
ックを指定するアドレスについて論理アドレスから物理
アドレスに変換する手段と、書き換え回数が進むにした
がって物理アドレスに対応する論理アドレスを換えてい
く手段を設けることで、達成される（請求項１の発
明）。
Ｍの各ブロックの書き換え回数を記憶する手段と、ブロ
ックを指定するアドレスについて論理アドレスから物理
アドレスに変換する手段と、書き換え回数が進むにした
がって物理アドレスに対応する論理アドレスを換えてい
く手段を設けることで、達成される（請求項１の発
明）。
【０００６】また、上記目的は、ＥＥＰＲＯＭの各ブロ
ックの書換え回数が所定回数を超えたか否かを検出する
手段と、書換え回数が所定回数を超えたブロックについ
ては書き込み禁止する手段を設けることで、達成される
（請求項２の発明）。
ックの書換え回数が所定回数を超えたか否かを検出する
手段と、書換え回数が所定回数を超えたブロックについ
ては書き込み禁止する手段を設けることで、達成される
（請求項２の発明）。
【０００７】
【作用】ブロック毎に書き換えが可能なフラッシュＥＥ
ＰＲＯＭを利用した記憶装置において、アドレスをコン
トロールし書き換え回数を監視することで、ブロックの
書き換え回数が一定の値を越えたとき、書き換え回数の
少ないブロックとアドレス，データを交換する。これに
より、各ブロックの書換え回数の平均化を図ることがで
き、特定のブロックへの書き換えが集中することがなく
なる。このため、各ブロックの寿命を平均して消費する
ことが可能となり、記憶装置全体としての寿命が延び
る。
ＰＲＯＭを利用した記憶装置において、アドレスをコン
トロールし書き換え回数を監視することで、ブロックの
書き換え回数が一定の値を越えたとき、書き換え回数の
少ないブロックとアドレス，データを交換する。これに
より、各ブロックの書換え回数の平均化を図ることがで
き、特定のブロックへの書き換えが集中することがなく
なる。このため、各ブロックの寿命を平均して消費する
ことが可能となり、記憶装置全体としての寿命が延び
る。
【０００８】また、各ブロックの書き換え回数をカウン
トしカウント値が所定回数になったときブロックの書き
換えを禁止すると、特定ブロックの書換え回数のみ寿命
に達してしまうことを避けることができる。
トしカウント値が所定回数になったときブロックの書き
換えを禁止すると、特定ブロックの書換え回数のみ寿命
に達してしまうことを避けることができる。
【０００９】
【実施例】以下、本発明の一実施例を図１を参照して説
明する。図１は、コンピュータ内のプロセッサ部（以下
ＣＰＵ）に接続されるＥＥＰＲＯＭの構成図である。こ
のＥＥＰＲＯＭは、１ブロック当たりの容量が５１２バ
イトで、３２７６８ブロックのデータエリアにより構成
される。そして、ＣＰＵから出力された論理アドレスを
物理アドレスに変換する１１ビット×１１ビットのアド
レス変換用メモリ１０と、アドレス変換用メモリ１０か
ら出力された物理アドレスをデコードして１ブロックを
選択するデコーダ１１と、各ブロックの書き換え回数を
記憶する１３ビット×１１ビットからなるカウンタ１２
と、カウンタ１２の値を監視しアドレス変換用メモリ１
０をコントロールするアドレスコントローラ１３と、カ
ウンタ１２の出力値が所定回数値になったとき書き込み
を禁止する回路（コンパレータ１４，アンドゲート１５
等）からなる。ＥＥＰＲＯＭの１ブロック当たりの書き
換え寿命は５０００回であり、アドレスの変換およびデ
ータの交換はブロックの書き換え回数が２５００＋５０
０×ｎ（ｎ；整数）回以上になった時点で行い、書き換
えはブロック単位で行われるものとして、以下説明す
る。
明する。図１は、コンピュータ内のプロセッサ部（以下
ＣＰＵ）に接続されるＥＥＰＲＯＭの構成図である。こ
のＥＥＰＲＯＭは、１ブロック当たりの容量が５１２バ
イトで、３２７６８ブロックのデータエリアにより構成
される。そして、ＣＰＵから出力された論理アドレスを
物理アドレスに変換する１１ビット×１１ビットのアド
レス変換用メモリ１０と、アドレス変換用メモリ１０か
ら出力された物理アドレスをデコードして１ブロックを
選択するデコーダ１１と、各ブロックの書き換え回数を
記憶する１３ビット×１１ビットからなるカウンタ１２
と、カウンタ１２の値を監視しアドレス変換用メモリ１
０をコントロールするアドレスコントローラ１３と、カ
ウンタ１２の出力値が所定回数値になったとき書き込み
を禁止する回路（コンパレータ１４，アンドゲート１５
等）からなる。ＥＥＰＲＯＭの１ブロック当たりの書き
換え寿命は５０００回であり、アドレスの変換およびデ
ータの交換はブロックの書き換え回数が２５００＋５０
０×ｎ（ｎ；整数）回以上になった時点で行い、書き換
えはブロック単位で行われるものとして、以下説明す
る。
【００１０】ＣＰＵからＥＥＰＲＯＭに対しデータを書
き込む手順は次ぎの通りとなる。 （１）ＣＰＵは書き込みたいＲＯＭのアドレス（論理ア
ドレス）を出力する。 （２）アドレス変換メモリ１０はＣＰＵから出力された
アドレスの内、上位アドレス１１ビットを取り込み、こ
のアドレスに対応したＥＥＰＲＯＭのブロックを示す物
理アドレスを出力する。また、下位アドレスはＥＥＰＲ
ＯＭに入力される。 （３）アドレス変換メモリ１０から出力された物理アド
レスはデコーダ１１に入り、ＥＥＰＲＯＭ内の１ブロッ
クを指定するブロック選択信号がデコーダ１１から出力
され、１ブロックが選択される。また、同時に物理アド
レスはカウンタメモリ１２に取り込まれ、カウンタメモ
リ１２は物理アドレスの示すブロック用のカウンタ値を
出力する。 （４）ＣＰＵは書き込みトリガ信号を出力する。 （５）カウンタメモリ１２の出力しているカウント値が
ある特定の値でないとき(例えば５００１回等）は、書
き込みトリガ信号がＥＥＰＲＯＭに入力され、ＣＰＵの
与えるデータが、上記で指定されたブロックの指定番地
に書き込まれる。同時にカウンタメモリ１２のカウント
値は１インクリメントされる。
き込む手順は次ぎの通りとなる。 （１）ＣＰＵは書き込みたいＲＯＭのアドレス（論理ア
ドレス）を出力する。 （２）アドレス変換メモリ１０はＣＰＵから出力された
アドレスの内、上位アドレス１１ビットを取り込み、こ
のアドレスに対応したＥＥＰＲＯＭのブロックを示す物
理アドレスを出力する。また、下位アドレスはＥＥＰＲ
ＯＭに入力される。 （３）アドレス変換メモリ１０から出力された物理アド
レスはデコーダ１１に入り、ＥＥＰＲＯＭ内の１ブロッ
クを指定するブロック選択信号がデコーダ１１から出力
され、１ブロックが選択される。また、同時に物理アド
レスはカウンタメモリ１２に取り込まれ、カウンタメモ
リ１２は物理アドレスの示すブロック用のカウンタ値を
出力する。 （４）ＣＰＵは書き込みトリガ信号を出力する。 （５）カウンタメモリ１２の出力しているカウント値が
ある特定の値でないとき(例えば５００１回等）は、書
き込みトリガ信号がＥＥＰＲＯＭに入力され、ＣＰＵの
与えるデータが、上記で指定されたブロックの指定番地
に書き込まれる。同時にカウンタメモリ１２のカウント
値は１インクリメントされる。
【００１１】次に、論理アドレスＡ１番地に対応した物
理アドレスＸ１番地の書き換え頻度が高く、２５００回
を越えた時の動作を説明する。 （１）ＣＰＵの書き込みにより、Ｘ１番地に対応したブ
ロックＢ１用のカウンタＣ１は“２５００”となる。ア
ドレスコントローラ１３はカウンタメモリ１２から出力
されたカウント値が２５００回を越えたことを検知す
る。 （２）アドレスコントローラ１３はカウンタメモリ１２
のデータをスキャンし、カウンタ１２の値が最も少ない
物理アドレス捜し出す。例えば、ブロックＢ２（物理ア
ドレスＸ２番地、論理アドレスＡ２番地）のカウンタ値
が最も小さく“３”であるとする。 （３）アドレスコントローラ１３はＥＥＰＲＯＭのブロ
ックＢ１とブロックＢ２のデータおよび、アドレス変換
メモリ１０のＡ１番地とＡ２番地の内容を交換する。 （４）ＣＰＵが次に論理アドレスＡ１番地を書き換える
と、論理アドレスＡ１番地に対応した物理アドレスおよ
びデータは、Ｘ２番地に移っているので、論理アドレス
のデータの書き換えは２５０２回目になる。対応した物
理アドレスの書き換えは５回目となる。逆に、論理アド
レスＡ２番地に対応した物理アドレスＢ１番地の書き換
え累計は２５０２回になるが、Ａ２番地のデータ書き換
え頻度は少ないことが予想されるので、装置の寿命に影
響することはない。 以上の処理を繰り返すことにより、特定の論理アドレス
の書き換え頻度が高くても、記憶装置の寿命はそのブロ
ックの書き換え寿命に制約されることがなくなる。
理アドレスＸ１番地の書き換え頻度が高く、２５００回
を越えた時の動作を説明する。 （１）ＣＰＵの書き込みにより、Ｘ１番地に対応したブ
ロックＢ１用のカウンタＣ１は“２５００”となる。ア
ドレスコントローラ１３はカウンタメモリ１２から出力
されたカウント値が２５００回を越えたことを検知す
る。 （２）アドレスコントローラ１３はカウンタメモリ１２
のデータをスキャンし、カウンタ１２の値が最も少ない
物理アドレス捜し出す。例えば、ブロックＢ２（物理ア
ドレスＸ２番地、論理アドレスＡ２番地）のカウンタ値
が最も小さく“３”であるとする。 （３）アドレスコントローラ１３はＥＥＰＲＯＭのブロ
ックＢ１とブロックＢ２のデータおよび、アドレス変換
メモリ１０のＡ１番地とＡ２番地の内容を交換する。 （４）ＣＰＵが次に論理アドレスＡ１番地を書き換える
と、論理アドレスＡ１番地に対応した物理アドレスおよ
びデータは、Ｘ２番地に移っているので、論理アドレス
のデータの書き換えは２５０２回目になる。対応した物
理アドレスの書き換えは５回目となる。逆に、論理アド
レスＡ２番地に対応した物理アドレスＢ１番地の書き換
え累計は２５０２回になるが、Ａ２番地のデータ書き換
え頻度は少ないことが予想されるので、装置の寿命に影
響することはない。 以上の処理を繰り返すことにより、特定の論理アドレス
の書き換え頻度が高くても、記憶装置の寿命はそのブロ
ックの書き換え寿命に制約されることがなくなる。
【００１２】次ぎに、特定のアドレスを書き込み禁止に
する手順を説明する。今、ブロックのカウント値が“１
３８９Ｈ”になったとき、書き込み禁止になるものとす
る。 （１）ＣＰＵはアドレスコントローラ１３に対して書き
込み禁止にしたいブロックのアドレスを指定する。 （２）アドレスコントローラ１３は、指定されたアドレ
スに対応するカウンタに“１３８９Ｈ”を書き込む。 （３）次ぎに、ＣＰＵがこのアドレスの内容を書き換え
にきたときは、上記のＣＰＵからＲＯＭに対しデータを
書き込む手順（５）で示したとおり、ＥＥＰＲＯＭに対
して書き込みトリガ信号が入力されないため、書き込み
が禁止される。
する手順を説明する。今、ブロックのカウント値が“１
３８９Ｈ”になったとき、書き込み禁止になるものとす
る。 （１）ＣＰＵはアドレスコントローラ１３に対して書き
込み禁止にしたいブロックのアドレスを指定する。 （２）アドレスコントローラ１３は、指定されたアドレ
スに対応するカウンタに“１３８９Ｈ”を書き込む。 （３）次ぎに、ＣＰＵがこのアドレスの内容を書き換え
にきたときは、上記のＣＰＵからＲＯＭに対しデータを
書き込む手順（５）で示したとおり、ＥＥＰＲＯＭに対
して書き込みトリガ信号が入力されないため、書き込み
が禁止される。
【００１３】
【発明の効果】本発明によれば、ＥＥＰＲＯＭの見かけ
上の書き換え寿命を延ばすことができ、他の種類の記憶
媒体と比較しても劣らない書き換え回数性能が得られ
る。
上の書き換え寿命を延ばすことができ、他の種類の記憶
媒体と比較しても劣らない書き換え回数性能が得られ
る。
【図１】本発明の一実施例に係るＥＥＰＲＯＭのブロッ
ク構成図である。
ク構成図である。
１０…アドレス変換メモリ、１１…デコーダ、１２…カ
ウンタメモリ、１３…アドレスコントローラ、Ｂ１，Ｂ
２，…ブロック。
ウンタメモリ、１３…アドレスコントローラ、Ｂ１，Ｂ
２，…ブロック。
Claims (2)
- 【請求項１】 複数のブロックにより構成され、ブロッ
ク毎に書き換え可能なフラッシュＥＥＰＲＯＭを利用し
た記憶装置において、各ブロックの書き換え回数を記憶
する手段と、ブロックを指定するアドレスについて論理
アドレスから物理アドレスに変換する手段と、ブロック
内のデータを書き換える際にそのブロックの書き換え回
数を監視し一定の書き換え回数を越えた場合には書き換
え回数の少ないブロックとデータおよび論理アドレスを
交換する制御手段とを備えることを特徴とする記憶装
置。 - 【請求項２】複数のブロックにより構成され、ブロック
毎に書き換えが可能なフラッシュＥＥＰＲＯＭを利用し
た記憶装置において、各ブロック毎にブロックへの書き
込み回数が所定回数以上になったか否かを検出する手段
と、書き込み回数が所定回数に達したブロックに対し書
き込み禁止を行う手段とを備えることを特徴とする記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23293491A JPH0573433A (ja) | 1991-09-12 | 1991-09-12 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23293491A JPH0573433A (ja) | 1991-09-12 | 1991-09-12 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573433A true JPH0573433A (ja) | 1993-03-26 |
Family
ID=16947144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23293491A Pending JPH0573433A (ja) | 1991-09-12 | 1991-09-12 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573433A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764868A (ja) * | 1993-08-24 | 1995-03-10 | Melco:Kk | 記憶更新装置 |
| JPH07153285A (ja) * | 1993-11-29 | 1995-06-16 | Sansei Denshi Japan Kk | 不揮発性フラッシュメモリの制御方法とその装置 |
| WO1999031592A1 (fr) * | 1997-12-16 | 1999-06-24 | Tdk Corporation | Systeme de memoire flash |
| JP2007516494A (ja) * | 2003-08-22 | 2007-06-21 | モトローラ・インコーポレイテッド | 固体メモリに対する読取及び書込方法並びに装置 |
| JP2009282505A (ja) * | 2008-04-25 | 2009-12-03 | Canon Inc | 不揮発性メモリの制御装置及び画像形成装置 |
| JP2016206789A (ja) * | 2015-04-17 | 2016-12-08 | 富士通株式会社 | メモリ制御装置、半導体記憶装置およびメモリ制御方法 |
-
1991
- 1991-09-12 JP JP23293491A patent/JPH0573433A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764868A (ja) * | 1993-08-24 | 1995-03-10 | Melco:Kk | 記憶更新装置 |
| JPH07153285A (ja) * | 1993-11-29 | 1995-06-16 | Sansei Denshi Japan Kk | 不揮発性フラッシュメモリの制御方法とその装置 |
| WO1999031592A1 (fr) * | 1997-12-16 | 1999-06-24 | Tdk Corporation | Systeme de memoire flash |
| US6581132B1 (en) | 1997-12-16 | 2003-06-17 | Tdk Corporation | Flash memory system including a memory manager for managing data |
| JP2007516494A (ja) * | 2003-08-22 | 2007-06-21 | モトローラ・インコーポレイテッド | 固体メモリに対する読取及び書込方法並びに装置 |
| JP2009282505A (ja) * | 2008-04-25 | 2009-12-03 | Canon Inc | 不揮発性メモリの制御装置及び画像形成装置 |
| JP2016206789A (ja) * | 2015-04-17 | 2016-12-08 | 富士通株式会社 | メモリ制御装置、半導体記憶装置およびメモリ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298649B2 (en) | Nonvolatile memory card | |
| US8503235B2 (en) | Nonvolatile memory with faulty cell registration | |
| US6948034B2 (en) | Method for use of stack | |
| US20050201153A1 (en) | Controller for refreshing memories | |
| US7904674B2 (en) | Method for controlling semiconductor memory device | |
| US6625071B2 (en) | Memory circuit having block address switching function | |
| JPH0573433A (ja) | 記憶装置 | |
| JP3889391B2 (ja) | メモリ装置および表示装置 | |
| EP0374733B1 (en) | Single-chip microcomputer including EPROM therein | |
| JP4731020B2 (ja) | 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| JPH06338195A (ja) | 電気的消去可能な不揮発性メモリの書き込み回数管理装置 | |
| US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
| JP2006504202A (ja) | メモリ構造を駆動するための方法 | |
| JP3244031B2 (ja) | 半導体記憶装置 | |
| JP2002269992A (ja) | 不揮発性記憶装置およびシステム | |
| US7174435B2 (en) | Memory control circuit, memory device, and microcomputer | |
| KR100281102B1 (ko) | 플래쉬메모리를사용한에이티에이(ata)카드 | |
| US7111107B2 (en) | Microcontroller with dedicated memory bank for servicing interrupts | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH11184833A (ja) | マイクロコンピュータの書き込み終了の判別方法 | |
| JP2000057060A (ja) | 記憶装置 | |
| JPH04196000A (ja) | 記憶装置 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPH05120154A (ja) | データ処理装置 |