JP3824295B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気的にデータの書き込みおよび消去が可能な不揮発性半導体記憶装置に関し、特に、第三者のアクセスからデータを保護することが可能な不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
フラッシュメモリは、電気的にデータの書き込みおよび消去が可能な不揮発性半導体記憶装置（不揮発性メモリ）の一種である。このフラッシュメモリは、データの書き込みや読み出しの他に、ブロック消去やチップ一括消去および状態レジスタの読み出し等、多数の動作モードを備えている。従って、実際に実用化されているフラッシュメモリは、特公平６−３２２２６号公報に開示されているように、データやアドレスの組み合わせによって動作モードを設定および実行するコマンド方式が主流になっている。
【０００３】
図６は、このようなフラッシュメモリのコマンド入力部を示すブロック図である。ここでは、制御信号であるチップイネーブル信号ＣＥバー２５およびライトイネーブル信号ＷＥバー２６（以下、図中の「／」は負論理バーを示す）がアクティブ（低電圧レベル）になったときに、データ信号２３やアドレス信号２４がコマンドとして取り込まれる。そして、外部から入力されるデータ信号２３や制御信号ＣＥバー２５およびＷＥバー２６の組み合わせによって、コマンドレジスタ回路２１がコマンドの種類を判定する。そして、このコマンドレジスタ２１から出力されるコマンド信号２７および外部から入力されるアドレス信号２４に応じて、制御部２２が各々のコマンドに応じた動作を実行することになる。
【０００４】
図７は、上記コマンドレジスタ２１が判定するコマンドの一部を示す図である。なお、ここで示す読み出し以外の各コマンドは、２回のバスサイクルで入力される。各バスサイクルでは、チップイネーブル信号ＣＥバーおよびライトイネーブル信号ＷＥバーは共にアクティブ（低電圧レベル）になる。
【０００５】
この図７において、１回目のバスサイクルで送られてきたデータがＦＦＨ（以下、「Ｈ」は数値が１６進表記であることを示す）であった場合には、コマンドレジスタ２１はデータ読み出しコマンドであると判定して、アドレスＸに基づいて制御部２２に読み出し動作を実行させる。
【０００６】
また、１回目のバスサイクルで送られてきたデータが４０Ｈであった場合には、コマンドレジスタ２１はデータ書き込み（ワード書き込み）コマンドであると判定して、２回目のバスサイクルで送られてきた書き込みアドレスＷＡと書き込みデータＷＤに基づいて制御部２２に書き込み動作を実行させる。
【０００７】
また、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々２０ＨとＤ０Ｈであった場合には、コマンドレジスタ２１はブロック消去コマンドであると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２２にブロック消去動作を実行させる。
【０００８】
また、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々６０Ｈと０１Ｈであった場合には、コマンドレジスタ２１はブロックロックビット設定コマンド（保護状態設定コマンド）であると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２２により、消去ブロックに書き換え保護状態を設定させる。
【０００９】
さらに、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々６０ＨとＤ０Ｈであった場合には、コマンドレジスタ２１はブロックロックビット解除コマンド（保護状態解除コマンド）であると判定して、制御部２２により、全ての消去ブロックに書き換え保護状態を解除させる。
【００１０】
なお、図７および後述する図４において読み出しコマンドおよびブロックロックビット解除コマンドのアドレスＸは、その値が任意で良いことを示す。
【００１１】
【発明が解決しようとする課題】
消去ブロック内のデータ消去と書き込みを禁止するライトプロテクト（書き換え保護）機能を有効にするためには、上述したような方法により、各消去ブロック毎に保護状態を設定すると共に、ライトプロテクト信号ＷＰバー入力端子を通じて外部から信号を入力する必要がある。
【００１２】
ライトプロテクト信号ＷＰバーは、これがアクティブ（低電圧レベル）である場合に各消去ブロックに設定された保護状態を有効にし、非アクティブ（高電圧レベル）である場合にこの保護状態を無効にするための制御信号である。すなわち、ＷＰバー入力端子が低電圧レベルに設定されている場合にのみ、保護状態を設定された消去ブロックへの消去動作と書き込み動作を禁止し、その他の場合には全て消去動作と書き込み動作を実行可能とする。
【００１３】
しかしながら、上記消去、書き込み、ライトプロテクトおよびその解除のためのコマンド設定方法は、一般に、フラッシュメモリの製品仕様書によって公開されているため、その製品仕様書を読めば、誰でも通常の読み出し、消去および書き込みだけではなく、書き換え保護の設定および解除までも行うことが可能である。
【００１４】
従って、従来においては、各ブロックに対して保護状態を設定しても、書き換えを許さないようにデータを保護することが充分であるとは言えなかった。
【００１５】
本発明は、このような従来技術の課題を解決するためになされたものであり、特定のユーザーのみが読み出し、書き込みおよび消去が可能なコマンドを設定することができる不揮発性半導体記憶装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置は、外部から入力されるコマンドに従ってアクセスが制御される不揮発性半導体記憶装置において、予め定義可能なデータ値を有するユーザーコマンドコードを格納する記憶手段と、外部から入力されるコマンドと該記憶手段に格納されたユーザーコマンドコードとを比較する比較手段と、該比較手段による比較結果が一致した場合にのみ、メモリ領域をアクセスするために必要な制御信号を出力するアクセス制御部とを備え、そのことにより上記目的が達成される。
【００１７】
前記記憶手段は、外部から入力される予め定められたアドレスに対して複数の選択信号を出力するアドレスデコード回路と、該選択信号により選択される複数の記憶領域とからなり、外部から入力される書き込み用の制御信号が活性状態であり、かつ、特定の選択信号が選択状態であるときに、前記コマンド内にユーザーコマンド登録モードであることを示す情報がある場合には、外部から入力されるデータ信号を該選択信号により選択された記憶領域に格納し、該コマンド内にユーザーコマンド判定モードであることを示す情報がある場合には、該選択信号により選択された記憶領域に格納されているデータを外部に出力することができる。
【００１８】
前記比較手段は、外部から入力されるコマンドを判別して、コマンドの種類を示すコマンド信号を生成するコマンド信号生成部の一部を構成し、該コマンドを判別するためのデータと該記憶手段から出力されたデータとを比較して、一致する場合には該コマンド信号生成部から第１の論理レベルのコマンド信号を出力し、一致しない場合には該コマンド信号生成部から第２の論理レベルのコマンド信号を出力することができる。
【００１９】
前記アクセス制御部は、前記コマンド信号生成部からのコマンド信号と外部から入力されるコマンドを構成するアドレスから、該コマンド信号が第１の論理レベルである場合には特定メモリ領域を制御する制御信号を生成し、該コマンド信号が第２の論理レベルである場合には特定メモリ領域以外のメインメモリ領域を制御する制御信号を生成することができる。
【００２０】
外部から入力されるコマンドに応じて予め定められたコマンドデータを用いてメモリ領域にアクセスするモードと、外部から入力されるコマンドと前記記憶手段に格納されたユーザーコマンドコードとを比較してメモリ領域へのアクセスを制御するモードとを切り替える手段を有していてもよい。
【００２１】
外部端子から入力される信号が高電圧状態であることを検出する端子状態検出手段を有し、前記アクセス制御部は、該端子状態検出手段が特定状態を検出した場合にのみ、メモリ領域をアクセスするために必要な制御信号を出力する構成としてもよい。
【００２２】
本発明の不揮発性半導体記憶装置は、外部端子から入力される信号が特定状態であることを検出する端子状態検出手段を有し、該端子状態検出手段が特定状態を検出した場合にのみ、メモリ領域をアクセスするために必要な制御信号を出力するアクセス制御部を備え、そのことにより上記目的が達成される。
【００２３】
外部から入力されるコマンドに従ってアクセスが制御されるものであってもよい。
【００２４】
前記端子状態検出手段は、予め定められた高電圧を検出する高電圧検出回路であり、該高電圧検出回路によって外部端子に高電圧信号が入力されたことを検出した場合にのみ、メモリ領域をアクセスするために必要な制御信号を出力するアクセス制御部を備えていてもよい。
【００２５】
特定メモリ領域は、特定のユーザーのみが読み出し、書き込みおよび消去が可能で第三者のアクセスから保護すべきデータを格納する領域を有する構成とすることができる。
【００２６】
以下に、本発明の作用について説明する。
【００２７】
本発明にあっては、外部からデータ信号および制御信号（チップイネーブル信号ＣＥバーおよびライトイネーブル信号ＷＥバー）が入力され、データ信号からコマンドの種類を判別してコマンド信号を出力するコマンドレジスタ回路と、コマンド信号とアドレス信号が入力され、メモリ領域のアクセス動作を制御する制御部とを有する不揮発性半導体記憶装置において、後述する実施形態１に示すように、予め定められたアドレスに対してアドレスデコード回路から出力される選択信号により選択され、データを格納する複数の記憶領域を有するユーザーコマンドコード記憶部を設ける。そして、コマンドレジスタに内蔵された比較手段によって、外部から入力されるデータと記憶手段から出力されるデータとを比較して、一致する場合にはアクセス制御部に特定メモリ領域を制御させる第１の論路レベルのコマンド信号を出力し、一致しない場合にはアクセス制御部に特定メモリ領域以外のメインメモリ領域を制御させる第２の論理レベルのコマンド信号を出力する。
【００２８】
上記特定メモリ領域に、特定のユーザーのみが読み出し、書き込みおよび消去ができるように、第三者のアクセスから保護すべきデータを記憶させることにより、高いデータ保護機能を有する不揮発性半導体記憶装置を実現することが可能である。
【００２９】
さらに、他の本発明にあっては、後述する実施形態２に示すように、端子状態検出手段により外部端子から入力される信号が特定状態（例えば高電圧信号）であることを検出した場合にのみ、アクセス制御部によりメモリ領域をアクセスするために必要な制御信号を出力する。この不揮発性半導体記憶装置は、外部から入力されるコマンドに従ってアクセスが制御されるものであってもよい。
【００３０】
上記特定メモリ領域に、特定のユーザーのみが読み出し、書き込みおよび消去ができるように、第三者のアクセスから保護すべきデータを記憶させることにより、高いデータ保護機能を有する不揮発性半導体記憶装置を実現することが可能である。
【００３１】
本発明にあっては、外部から入力されるコマンドに応じて予め定められたコマンドデータを使用してコマンドを実行するモードと、予めユーザーが記憶させておいたコマンドデータと外部から入力されるコマンドとを比較してメモリ領域へのアクセスを制御するモードとを切り替え可能である。モードの切り替えは、コマンドデータに組み込んでおいてもよく、切り替え用の信号を用いてもよい。さらに、高電圧が検出されたときにモードを切り替えるようにしてもよい。
【００３２】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００３３】
（実施形態１）
図1は、本発明の一実施形態であるフラッシュメモリのコマンド入力部を示すブロック図である。図６に示した従来のフラッシュメモリの構成からは、アドレスデコーダ８、ユーザーコマンドコード記憶部９、およびコマンドレジスタ回路１内の比較回路１２が設けられている点が異なる。
【００３４】
ここでは、外部から入力されたデータ信号３、制御信号であるチップイネーブル信号ＣＥバー５およびライトイネーブル信号ＷＥバー６がコマンドレジスタ回路１およびユーザコマンド記憶部９に入力される。そして、チップイネーブル信号ＣＥバー５およびライトイネーブル信号ＷＥバー６がアクティブ（低電圧レベル）になったときに、外部からデータ信号３やアドレス信号４がコマンドとして取り込まれる。
【００３５】
ユーザーコマンドコード記憶部９は、外部から入力されるアドレス信号４およびアドレスデコーダ８からの出力１０により選択される複数の記憶領域９−１、９−２、・・・、９−ｎを有し、各々のアドレスに応じてユーザーによって設定されるコマンドコード（以下、ユーザーコマンドコードと称する）が各々の記憶領域９−１、９−２、・・・、９−ｎに格納される。なお、ユーザーコマンドコードは、後述するような方法によりユーザーが書き込んだデータ信号３の値である。また、ユーザーコマンドコード記憶部９には、デコーダによりアドレスをデコードした信号が入力される。
【００３６】
コマンドレジスタ回路１では、外部から入力されるデータ信号３や制御信号ＣＥバー５およびＷＥバー６の組み合わせによって、コマンドの種類を判定する。さらに、コマンドレジスタ回路１は比較回路１２を含んでおり、この比較回路１２によってユーザーコマンドコード記憶部９に記憶されたコマンドコード（ユーザーコマンドコード）とデータ信号３とを比較してユーザーコマンドであるか否かを識別し、コマンドの種類を識別する情報にユーザーコマンドであるか否かの情報を加えてコマンド信号７を出力する。例えば、両者が一致した場合にはユーザーコマンドであると判断して”１”のビットを出力し、両者が一致しない場合にはユーザーコマンドでないと判断して”０”のビットを出力する。
【００３７】
このコマンドレジスタ回路１から出力されるコマンド信号７および外部から入力されるアドレス信号４に応じて、制御部２はユーザーコマンドコードであるか否かを識別し、メインメモリ領域を制御するか特定メモリ領域を制御するかを判定して、各々の動作を実行することになる。これにより、外部から入力されるコマンドコードがユーザーコマンドコードである場合には特定メモリ領域が制御され、それ以外のコマンドコードである場合にはそれ以外のメインメモリ領域が制御される。
【００３８】
なお、本明細書において、特定メモリ領域とは、仕様書で公開されているメインメモリ領域に対するコマンドではアクセスできず、ユーザーによって設定されたコマンドコードによってのみ読み出し、書き込みおよび消去等のアクセス制御が可能な領域であり、データの漏洩や改竄から保護すべきデータを格納する領域となる。この場合、メインメモリ領域と特定メモリ領域との各々のアドレス空間は連続していても独立していてもよい。また、ユーザーコマンドコードによってメインメモリ領域と特定メモリ領域の両方が制御されるようにすることもできる。さらに、ユーザコマンドコードが入力された場合に限って、メインメモリ領域と特定メモリ領域を含む全メモリ領域がアクセスされるようにすることもできる。
【００３９】
図２に、上記制御部２の具体的な構成を示す。この制御部は、例えばアドレスデコーダ７１とインバータ回路と２つのＡＮＤゲートとで構成されている。そして、ユーザーコマンドであるか否かを示すコマンド信号７およびアドレス信号４を入力して、内部のアドレスデコーダ７１でアドレス信号４をデコードし、アドレスデコーダ７１の各出力とコマンド信号７の入力とのＡＮＤ出力によって特定メモリ領域を選択し、アドレスデコーダ７１の各反転出力とコマンド信号７の入力とのＡＮＤ出力によってメインメモリ領域を選択する構成になっている。なお、制御部の構成はこれに限られるものではない。
【００４０】
以下に、ユーザーによりコマンドを登録する方法を上記図１および図３を用いて説明する。
【００４１】
図１において、ユーザーコマンドコード記憶部９内の記憶領域９−１、９−２、・・・、９−ｎは、コマンド入力に使用されないデータに初期化されている。例えば、この記憶領域をメインメモリと同じフラッシュメモリセルで構成する場合には、初期値は消去状態のＦＦＨとすることができる。
【００４２】
そして、チップイネーブル信号ＣＥバーおよびライトイネーブル信号ＷＥバー６がアクティブ（低電圧レベル）になったときに、データ信号３とアドレス信号４とが各々ユーザーコマンドコード記憶部９およびアドレスデコーダ８に取り込まれる。
【００４３】
アドレスデコーダ８では、アドレス信号４をデコードし、予め定められたアドレスが入力されると、それに対応して上記ユーザーコマンドコード記憶部９内の記憶領域９−１、９−２、・・・、９−ｎのいずれか１つを選択するデコード信号１０を出力し、選択された記憶領域にデータ信号３が格納される。
【００４４】
図３は、本実施形態においてユーザーによって設定されるコマンド各々に対応するアドレス入力およびデータ入力の一例を示す図である。この図３において、アドレスａ１〜ａ５はコマンドの一部を構成するアドレスであり、データアクセスの対象となるアドレス以外、すなわち、データを読み出し、書き込み、消去するメモリ領域および特定メモリ領域を指定するアドレス以外のアドレスが用いられる。また、図３のデータ入力ＦＤＨ、ＣＤＨ、・・・は一例であり、これに限定されるものではなく、他のコマンドコードと重複しないものであればよいが、後述するコマンド判定時のデータ入力と区別するために、ここでは最上位ビットを１としている。従って、データ入力の最上位１ビットによって、コマンド登録モードであるかコマンド判定モードであるかを識別することができる。なお、同じ動作を設定するコマンドであれば、メインメモリ領域を指定するコマンドコードと特定メモリ領域を指定するコマンドコードとは一致していてもよく、ユーザーによって自由に設定することができる。
【００４５】
次に、コマンドレジスタ回路１において、外部から入力されたデータ信号３やアドレス信号４の組み合わせによって、コマンドの種類を判定する動作について説明する。
【００４６】
読み出し以外の各コマンドは、２回のバスサイクルで入力される。各バスサイクルでは、チップイネーブル信号ＣＥバーおよびライトイネーブル信号ＷＥバーは共にアクティブ（低電圧レベル）になる。そのときに入力されるデータ信号３は、コマンドレジスタ回路１内の比較回路１２によって、ユーザーコマンドコード記憶部９の記憶領域９−１、９−２、・・・、９−ｎに格納されたデータ１１と比較され、その比較結果に応じてコマンドレジスタ回路１からコマンド信号７を出力する。すなわち、入力されたアドレス４をアドレスデコーダ８でデコードし、デコード信号１０で選択されたユーザーコマンドコード記憶部９の記憶領域の格納データ（記憶領域から出力されるデータ）１１と入力されたデータ信号３が一致した場合には、特定メモリ領域を指定するコマンド信号７を出力する。また、上記記憶領域の格納データ１１と入力されたデータ信号３が一致しない場合には、データ信号３をメインメモリ領域に対する公開されているコマンドと見なして、コマンドの種類を判定し、それに応じたコマンド信号７を出力する。
【００４７】
以下に、その動作について、図４を用いて詳述する。図４は、メインメモリ領域を指定するコマンドおよび特定メモリ領域を指定する
コマンド各々に対応するアドレス入力およびデータ入力を示す図である。この図４では、ユーザーによって設定されるコマンドのデータ入力は、上述したコマンド登録時のデータ入力と区別するために、ここでは最上位ビットを０とし、下位ビットは図３に示したデータ入力と同一としている。
【００４８】
この図４において、１回目のバスサイクルで送られてきたデータがＦＦＨであった場合には、コマンドレジスタ１はデータ読み出しコマンドであると判定して、アドレスＸに基づいて制御部２にメインメモリ領域からの読み出し動作を実行させる。
【００４９】
また、１回目のバスサイクルで送られてきたデータが４０Ｈであった場合には、コマンドレジスタ１はデータ書き込み（ワード書き込み）コマンドであると判定して、２回目のバスサイクルで送られてきた書き込みアドレスＷＡと書き込みデータＷＤに基づいて制御部２にメインメモリ領域に書き込み動作を実行させる。ここでのアドレスＷＡは、メインメモリ領域に対応したアドレスである。
【００５０】
また、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々２０ＨとＤ０Ｈであった場合には、コマンドレジスタ１はブロック消去コマンドであると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２にメインメモリ領域内のブロック消去動作を実行させる。ここでのブロックアドレスＢＡは、メインメモリ領域に対応したブロックアドレスである。
【００５１】
また、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々６０Ｈと０１Ｈであった場合には、コマンドレジスタ１はブロックロックビット設定コマンド（保護状態設定コマンド）であると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２により、メインメモリ領域内の消去ブロックに書き換え保護状態を設定させる。
【００５２】
さらに、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータが各々６０ＨとＤ０Ｈであった場合には、コマンドレジスタ１はブロックロックビット解除コマンド（保護状態解除コマンド）であると判定して、制御部２により、メインメモリ領域内の全ての消去ブロックに書き換え保護状態を解除させる。
【００５３】
一方、１回目のバスサイクルで送られてきたアドレスがａ１であった場合、送られてきたデータとユーザーコマンド記憶部９の出力データ１１とを比較回路１２により比較する。そして、７ＤＨと一致した場合には、コマンドレジスタ１はデータ読み出しコマンドであると判定して、アドレス（読み出しアドレス）に基づいて制御部２に特定メモリ領域からの読み出し動作を実行させる。
【００５４】
また、１回目のバスサイクルで送られてきたアドレスがａ２であった場合、送られてきたデータとユーザーコマンド記憶部９の出力データ１１とを比較回路１２により比較する。そして、４ＤＨと一致した場合には、コマンドレジスタ１はデータ書き込み（ワード書き込み）コマンドであると判定して、２回目のバスサイクルで送られてきた書き込みアドレスＷＡと書き込みデータＷＤに基づいて制御部２に特定メモリ領域に書き込み動作を実行させる。ここでのアドレスＷＡは、特定メモリ領域に対応したアドレスである。
【００５５】
また、１回目のバスサイクルで送られてきたアドレスがａ３であった場合、１回目のバスサイクルと２回目のバスサイクルで送られてきたデータを各々ユーザーコマンド記憶部９の出力データ１１と比較回路１２により比較する。そして、各々２ＤＨとＤ０Ｈであった場合には、コマンドレジスタ１はブロック消去コマンドであると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２に特定メモリ領域内のブロック消去動作を実行させる。ここでのブロックアドレスＢＡは、特定メモリ領域に対応したブロックアドレスである。
【００５６】
また、１回目のバスサイクルで送られてきたアドレスがａ４であった場合、１回目のバスサイクルで送られてきたデータと２回目のバスサイクルで送られてきたデータを各々ユーザーコマンド記憶部９の出力データ１１と比較回路１２により比較する。そして、各々６ＤＨと０１Ｈであった場合には、コマンドレジスタ１はブロックロックビット設定コマンド（保護状態設定コマンド）であると判定して、２回目のバスサイクルで送られてきたブロックアドレスＢＡに基づいて制御部２により、特定メモリ内の消去ブロックに書き換え保護状態を設定させる。
【００５７】
さらに、１回目のバスサイクルで送られてきたアドレスがａ５であった場合、１回目のバスサイクルで送られてきたデータと２回目のバスサイクルで送られてきたデータを各々ユーザーコマンド記憶部９の出力データ１１と比較回路１２により比較する。そして、各々６ＤＨとＤ０Ｈであった場合には、コマンドレジスタ１はブロックロックビット解除コマンド（保護状態解除コマンド）であると判定して、制御部２により、特定メモリ領域内の全ての消去ブロックに書き換え保護状態を解除させる。
【００５８】
なお、本実施形態において、外部から入力されるコマンドをそのまま使用するモードと、外部から入力されるコマンドとユーザーコマンドコード記憶部に記憶されたコードを比較してコマンドのモードを切り替え可能とすることもできる。モードを切り替えるためには、その情報をデータの一部に組み込んでおいたり、図１に示すようなモード切り替え用の信号を入力するようにしてもよい。または、後述する実施形態２に示すように、高電圧検出回路を設けて高電圧を検出したときにモードを切り替えるようにしてもよい。モード切り替え用の信号を用いた場合、制御部から出力される制御信号の機能は、設定されたモードに従って切り替わる。
【００５９】
（実施形態２）
図５は、本発明の他の実施形態であるフラッシュメモリのコマンド入力部を示すブロック図である。図６に示した従来のフラッシュメモリの構成からは、高電圧検出回路３０が設けられている点が異なる。
【００６０】
ここでは、外部から入力されたデータ信号３３、制御信号であるチップイネーブル信号ＣＥバー３５およびライトイネーブル信号ＷＥバー３６がコマンドレジスタ回路３１に入力される。そして、チップイネーブル信号ＣＥバー３５およびライトイネーブル信号ＷＥバー３６がアクティブ（低電圧レベル）になったときに、外部からデータ信号３３やアドレス信号３４がコマンドとして取り込まれる。
【００６１】
高電圧検出回路３０は、外部端子３８から入力される高電圧パルス信号を検出し、コマンドレジスタ回路３１に高レベル信号を出力する。高電圧検出回路３０の出力３９は、通常は低電圧レベルである。
【００６２】
コマンドレジスタ回路３１では、外部から入力されるデータ信号３３や制御信号ＣＥバー３５およびＷＥバー３６の組み合わせによって、コマンドの種類を判定する。さらに、コマンドレジスタ回路３１は、高電圧検出回路３０から入力される信号レベルに応じて、制御部３２がメインメモリ領域を制御するか特定メモリ領域を制御するかを判定し、判定結果に応じたコマンド信号７を出力する。
【００６３】
このコマンドレジスタ回路１から出力されるコマンド信号７に従って、制御部２はメインメモリ領域または特定メモリ領域を制御する。これにより、高電圧検出回路３０からの入力が低レベルである場合にはメインメモリ領域が制御され、高レベルの場合には特定メモリ領域が制御される。或いは、高電圧検出回路３０からの入力が高レベルの場合に、メインメモリ領域と特定メモリ領域の両方が制御されるようにすることもできる。さらに、高電圧検出回路３０からの入力が高レベルの場合に限って、メインメモリ領域と特定メモリ領域を含む全メモリ領域がアクセスされるようにすることもできる。
【００６４】
【発明の効果】
以上詳述したように、本発明によれば、書き込み、消去、読み出し等のコマンドをユーザーによりカスタマイズ化することが可能であり、カスタマイズ化されたユーザーコマンドを用いることにより、特定ユーザーのみが特定メモリ領域へアクセスすることが可能になる。よって、この特定メモリ領域に第三者からのアクセスから保護すべきデータを記憶させることにより、高いデータ保護機能を実現することができる。
【図面の簡単な説明】
【図１】実施形態１のフラッシュメモリのコマンド入力部の構成を説明するためのブロック図である。
【図２】実施形態１のフラッシュメモリにおける制御部の構成例を説明するためのブロック図である。
【図３】実施形態１においてユーザーコマンドコード記憶部に格納されるコマンドの一例を示す図である。
【図４】実施形態１のフラッシュメモリにおけるコマンドの一例を示す図である。
【図５】実施形態２のフラッシュメモリのコマンド入力部の構成を説明するためのブロック図である。
【図６】従来のフラッシュメモリのコマンド入力部の構成を説明するためのブロック図である。
【図７】従来のフラッシュメモリにおけるコマンドの一例を示す図である。
【符号の説明】
１、２１、３１ コマンドレジスタ回路
２、２２、３２ 制御部
３、２３、３３ データ信号
４、２４、３４ アドレス
５、２５、３５ チップイネーブル信号ＣＥ
６、２６、３６ ライトイネーブル信号ＷＥ
７、２７、３７ コマンド信号
８、７１ アドレスデコーダ
９ ユーザーコマンドコード記憶部
９−１、９−２、・・・、９−ｎ ユーザーコマンドコード記憶部内の記憶領域
１０ デコード信号
１１ ユーザーコマンドコード記憶部からの出力
１２ 比較回路
３０ 高電圧検出回路
３８ 外部端子
３９ 高電圧検出回路からの出力

Claims (6)

1. 外部からコマンドおよび制御信号が入力されるコマンドレジスタ回路と、該コマンドレジスタ回路の出力に従ってアクセスが制御されるメモリ領域とを有し、該メモリ領域に、ユーザーによって設定されたコマンドによってアクセスが可能になった特定メモリ領域と該特定メモリ領域以外のメインメモリ領域とが設けられた不揮発性半導体記憶装置において、
   予め定義可能なデータ値を有するユーザーコマンドコードをそれぞれ格納する複数の記憶領域が設けられた記憶手段と、
   外部から入力されるアドレスに対応して、前記記憶領域の１つを選択する選択信号を出力するアドレスデコード回路と、
   前記コマンドレジスタ回路内に設けられ、外部から入力されるコマンドと、前記選択信号によって選択される前記記憶領域に格納された前記ユーザーコマンドコードとを比較する比較手段と、
   該比較手段による比較結果が一致した場合にのみ、前記コマンドレジスタ回路から出力される信号に基づいて、前記特定メモリ領域にアクセスするために必要な制御信号を出力するアクセス制御部と、
   を備えることを特徴とする不揮発性半導体記憶装置。
2. 前記記憶手段は、外部から入力されるコマンド内にユーザーコマンド判定モードであることを示す情報がある場合に、前記選択信号により選択された前記記憶領域に格納されているデータを前記比較手段に出力する、請求項１に記載の不揮発性半導体記憶装置。
3. 前記記憶手段は、外部から入力されるコマンド内にユーザーコマンド登録モードであることを示す情報がある場合に、前記アドレスデコード回路によって前記記憶領域の１つが選択されると、該記憶領域に前記入力されるコマンドを前記ユーザーコマンドコードとして格納する、請求項１に記載の不揮発性半導体記憶装置。
4. 前記アクセス制御部は、前記比較手段による比較結果が一致しない場合に、前記メインメモリ領域にアクセスするために必要な制御信号を出力する請求項１に記載の不揮発性半導体記憶装置。
5. 前記コマンドレジスタ回路は、前記メインメモリ領域にアクセスするモードに切り替えが可能になっている、請求項１に記載の不揮発性半導体記憶装置。
6. 前記コマンドレジスタ回路に入力されるモード切り換え信号によって前記切り替えが行なわれる請求項５に記載の不揮発性半導体記憶装置。

Images