JP4064703B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4064703B2 JP4064703B2 JP2002096827A JP2002096827A JP4064703B2 JP 4064703 B2 JP4064703 B2 JP 4064703B2 JP 2002096827 A JP2002096827 A JP 2002096827A JP 2002096827 A JP2002096827 A JP 2002096827A JP 4064703 B2 JP4064703 B2 JP 4064703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- password
- write
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
Description
【０００１】
【発明の属する分野】
この発明は電気的に書き換え可能な半導体記憶装置に関する。
【０００２】
【従来の技術】
電気的に書込／消去が可能な不揮発性メモリは、ユーザはデータの書込／消去を行わせる所定のインストラクションをＩＣの入力インターフェースに入力することで、ＥＥＰＲＯＭの不揮発性メモリに任意のデータを書き込みことができる。
【０００３】
所定のインストラクションとは、ＥＥＰＲＯＭに用意された外部との通信用の端子を介して電気信号を入力しＥＥＰＲＯＭを動作させるため入力信号パターンであり、ＥＥＰＲＯＭ毎にあらかじめ決められた入力信号パターンを入力することでＥＥＰＲＯＭはユーザが指示するデータの書込／消去などの動作を実行する。
【０００４】
この書込／消去は何度でも行うことができる。このためユーザが不揮発性メモリに書き込みを行ったデータに、誤って別のデータを上書きしてしまうことや誤って消去してしまうことも少なくない。
【０００５】
従来は、一度書き込んだデータを誤って上書き、消去しないためにＥＥＰＲＯＭのプロテクト機能を使用し誤書き込み、誤消去を防ぐことが一般的に用いられる。プロテクト機能とは、ＥＥＰＲＯＭに前述のデータの書込／消去を行うための所定のインストラクションを入力しても書き込み、消去をＥＥＰＲＯＭが行わないようにするための機能である。
プロテクト機能を動作させる所定のインストラクションは、所定のクロックに同期して、入力しＥＥＰＲＯＭを動作させる。
【０００６】
所定のクロックとは外部より入力したクロック、あるいは内部で生成したクロックであり、クロックの周波数は所定の周波数である。
【０００７】
また、従来は、クロック周波数は所定のクロック周波数であるため、プロテクト機能を動作させる所定のインストラクションを偶然一致させてしまう可能性が高い。
【０００８】
【発明が解決しようとする課題】
従来は、不揮発性メモリに一度だけデータの書き込みを行い、二度目以降はユーザが書き込み行為を行っても書き込みを禁止する場合前述の様にＥＥＰＲＯＭのプロテクト機能が一般的に用いられる。
【０００９】
プロテクトは、プロテクト機能を動作させる所定のインストラクションをＩＣの入力インターフェースに入力することで、それ以降ユーザが書込／消去命令を行ってもＩＣは実行せず、プロテクト動作前のメモリデータを保護する。または、プロテクト機能を有効にするためにＥＥＰＲＯＭに配置された端子に所定の信号を印加しプロテクト機能を動作させる。
【００１０】
しかしながら、プロテクト機能を動作させるためには、前述のようにユーザは所定のインストラクションを入力するか、所定の信号を決められた端子に入力しなければならない。ＥＥＰＲＯＭに一回書き込みを行った後そのデータを保護するためにユーザはＥＥＰＲＯＭに信号を入力する負荷が生じるという問題があった。
【００１１】
また、正確に所定のインストラクションや入力信号を入力し確実にプロテクト機能を動作させなければならないため、このプロテクト機能はメモリに書き込んだデータを確実に保護するというユーザの目的において確実性を損なうという問題があった。
【００１２】
従来は、クロック周波数は所定のクロック周波数であるため、プロテクト機能を動作させる所定のインストラクションを偶然一致させてしまう可能性が高い。前記課題を解決するためには、所定のインストラクションのビット数を増やすことにより改善される。しかしながら、所定のインストラクションのビット数を増やすことにより、回路規模が大きくなる。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明は不揮発性メモリに書き込んだデータを保護するためにユーザが何らかの信号をＥＥＰＲＯＭに与える負荷を与えることなく、不揮発性メモリに一度書き込んだデータを確実に保護するものである。かかる目的を達成するために以下の手段を講じた。
【００１４】
本発明によれば、ユーザが任意のデータの書き込むことができるメモリであるユーザメモリ領域とは別に、ユーザメモリ領域に対して行ったデータ書き込み有無情報を格納するメモリである書込情報格納メモリ領域により構成される。
【００１５】
ユーザメモリ領域とは、ＩＣに配置された入力インターフェースを介して所定の書込／消去命令を入力して任意のデータを書き込むことのできるメモリアレイである。書込情報格納メモリ領域とは、ユーザメモリに対してユーザがデータ書き込みを行ったか否かの情報を格納するためのメモリである。書込情報格納メモリは１ビットのメモリで構成されており、例として「０」ならば未書き込み、「１」ならば書き込み済であることをあらわすことができる。
【００１６】
また、ある領域のユーザメモリアレイに対応させた書込情報格納メモリを１ビット配置することで前記ユーザメモリアレイ領域ごとに書き込み有無情報を与えることができる。
【００１７】
本発明によれば、ユーザが書き込み命令をＩＣに入力するとＩＣは自動的に書き込みを行うユーザメモリに対応した書込情報格納メモリデータを読み出す。そのデータから前記ユーザメモリが書き込み可能かどうかの判断を行う。前記ユーザメモリは未書き込みであればＩＣは書き込みをおこない、書き換え済であれば書き込みを中止しあらかじめ書き込まれているデータを保護することができる。前述の例ならば、読み出した書込情報格納メモリデータが「０」であればＩＣは書き込みを行い、「１」であれば書き込みを中止することができる。
【００１８】
書込情報格納メモリデータの読み出しはユーザが書き込み命令をＩＣに入力するとＩＣが自動的に行い書き込みするか否かを判断する為にユーザは書き込み命令以外に信号を送信する負荷を生じさせない。またＩＣが書き込み可能であるかの判断を行うためユーザによるプロテクト機能の入力間違い等によるデータの上書きを回避することができ、データ保持の確実性を向上させることができる。
本発明によれば、ユーザがあるアドレスに書き込みを行う際に、ＩＣは前記アドレスのユーザエリアに対応した書込情報格納メモリに自動的にデータの書き込みを行うものである。
【００１９】
ユーザが書き込み命令をＩＣに入力した場合あるユーザメモリアレイに対して一度目のデータ書き込みは可能であり、それ以降の書き込みを中止し既に書き込まれたユーザメモリのデータを保持するものである。したがって未書き込みメモリアレイに書き込みを行った場合前記メモリアレイに対応する書込情報格納メモリに書き込み済を示すデータを自動的に書き込むことで二回目以降の書き込みを中止させるものである。この書込情報格納メモリへのデータ書き込みは、ユーザエリアに書き込みを行う際にＩＣが自動的に書き込むものでありユーザは書き込み命令以外に信号を送る負荷を生じさせない。
【００２０】
本発明によれば、書込情報格納メモリは不揮発性メモリで構成されているため、電源電圧の開閉に関わらず書き込み有無情報を保護することができデータ保持の確実性を向上させることができる。
【００２１】
本発明によれば、書込情報格納メモリは揮発性メモリで構成されているため、電源を落とすと格納した情報は初期化され書込情報格納メモリを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００２２】
本発明によれば、書込情報格納メモリは書込／消去命令を送りユーザがいかなるアドレスの書き換えを行っても書き込むことができない回路構成にすることでユーザの誤命令によってプロテクト機能を解除できないようにすることができる。前記メモリの情報を初期化する目的などのために前記メモリに書き込みを行うためには所定の命令を入力インターフェースを介して行うことで前記メモリに書き込みを行うことができる。
【００２３】
本発明によれば、書込情報格納メモリをユーザメモリとしても利用できるようにすることで、ユーザが任意のデータを書き込むことができるユーザメモリとプロテクト機能とを併せ持つことができ使い勝手を向上させることができる。
【００２４】
本発明によれば、書込情報格納メモリをユーザメモリと同一のバイト内に配置するように構成している。通常、ＥＥＰＲＯＭは複数ビットのメモリセルを１バイトとして構成し複数メモリセルに対して一度に書き込みを行う。シリアルＥＥＰＲＯＭでは１バイトは８ビットのメモリセル構成にすることが多い。本発明によるとユーザメモリとなる複数ビットのメモリセルと書込情報格納メモリ１ビットを同一バイトに配置することでユーザメモリへ書き込みを行うのと同時に書込情報格納メモリにもデータの書き込みを行うことかができ、書込情報格納メモリに書き込みを行うための余計な書き込み時間は存在しない。ＥＥＰＲＯＭは仕様として書き込み時間を規定することは一般的であり、余計な書き込み時間が生じるデメリットをなくすことができる。
【００２５】
本発明によれば、プロテクト機能を動作させる所定のインストラクションの代わりにプロテクト機能を動作させるパスワード認証回路を有することによりプロテクト状態の設定数を増大させることが可能となる。
【００２６】
本発明によれば、パスワード認証に使用するクロック周波数を可変とし、前記の可変させたパスワード認証に使用するクロックによりパスワード認証を行う。ある任意のパスワード１個に対し、前記クロック周波数の設定可能数の数だけパスワード設定可能数を増やすことと同等となり、実質上のパスワード設定可能数を増大させることが可能となる。
【００２７】
本発明によれば、クロック設定データは不揮発性で構成されているため、電源電圧の開閉に関わらずクロック設定データを保護することができ、クロック設定データを再設定する手間を省き使い勝手を向上させることができる。
【００２８】
本発明によれば、クロック設定データは揮発性で構成されているため、電源を落とすとクロック設定データは初期化されクロック設定データを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００２９】
本発明によれば、クロック設定データは専用外部端子でコントロールされているため、随時変更可能となり使い勝手を向上させることができる。
【００３０】
本発明によれば、認証用パスワードデータは不揮発性で構成されているため、電源電圧の開閉に関わらず認証用パスワードデータを保護することができ、認証用パスワードデータを再設定する手間を省き使い勝手を向上させることができる。
【００３１】
本発明によれば、認証用パスワードデータは揮発性で構成されているため、電源を落とすと認証用パスワードデータは初期化され認証用パスワードデータを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００３２】
本発明によれば、認証用パスワードデータは外部端子で設定されているため、随時変更可能となり使い勝手を向上させることができる。
【００３３】
【発明の実施の形態】
以下、図面を参照にして本発明にかかる実施の形態について詳述する
（実施の形態１）
実施の形態１では本発明にかかるメモリ回路において実施の形態を詳述する。図１は本発明の実施の形態１によるメモリ回路の構成を示すブロック図である。ユーザが任意のデータを書き込むことができるユーザメモリ領域１０と前記ユーザメモリにデータ書き込みを行った情報を格納する書込情報格納メモリ領域１１、ユーザメモリや書込情報格納メモリのデータを読み出す読み出し回路１２、ユーザメモリや書込情報格納メモリにデータ書き込みを行う書き込み回路１３、読み出された書込情報格納メモリデータからユーザからの書き込み命令を実行するかを解析するためのコントロールロジック回路１４により構成される。
ユーザメモリ領域１０とは、ＩＣに配置された入力インターフェース１５を介して所定の書込／消去命令を入力して任意のデータを書き込むことのできるメモリアレイである。
【００３４】
書込情報格納メモリ領域１１とは、ある単位のユーザメモリに対してユーザがデータ書き込みを行っているか否かの情報を格納するためのメモリである。書込情報格納メモリは１ビットのメモリで構成されており、例として「０」ならば未書き込み、「１」ならば書き込み済であることをあらわす。以下説明において書込情報格納メモリデータは「０」ならば未書き込み、「１」ならば書き込み済として説明をする。
【００３５】
ＥＥＰＲＯＭに任意のデータの書き込みを行う際、ユーザは所定の書き込み命令に相当する信号、書き込みを行うアドレス、書き込みデータをＩＣの入力インターフェースを介して入力する。
【００３６】
通常、ＥＥＰＲＯＭはモードデコードロジック１６が書き込み命令を受け取るとアドレスデコーダ１７が前記アドレスを選択し、前記データを、書き込み回路１３を通して書き込みが行われる。
【００３７】
本発明において、書き込み命令を受け取ると前記アドレスに対応する書込情報格納メモリのデータを読み出し、前記アドレスが既に書き込み済か否かをコントロールロジック回路で決定する。
【００３８】
ここで、書込情報格納メモリデータが既に書き込み済メモリであることを示す「１」であった場合は、コントロールロジック回路１４がこの書込情報格納メモリから出力された信号を受けて、書き込み回路１３に書き込み禁止の信号を出力する。これにより、ユーザが入力した書き込み信号は中止され、既に書き込まれたデータが保持される。ゆえにユーザにとってはあるアドレスに対して一回目の書き込みはできるが二度目の書き込みは事実上キャンセルされるためプロテクト機能の効果が得られる。
【００３９】
次に、書込情報格納メモリデータが既に未書き込みメモリであることを示す「０」であった場合、コントロールロジック回路１４がこの書込情報格納メモリから出力された信号を受けて、書き込み回路１３に書き込み可能の信号を出力する。これにより、ＩＣはユーザが入力したデータを通常通りに書き込むことができる。又、同時にＩＣは前記アドレスに対応する書込情報格納メモリに書き込み済であることを示す「１」を書き込むことで前記アドレスは既に書き込みを行っていることを記録する。
【００４０】
又、本実施の形態において、書込情報格納メモリはユーザメモリと同様に電気的に書込／消去可能な半導体記憶素子である。ゆえに書込情報格納メモリのデータを読み出すための読み出し回路やデータを書き込むための書き込み回路はＥＥＰＲＯＭの回路を使うことができるため余計な周辺回路を必要としない特徴が有るといえる。
【００４１】
また、所定のインストラクションを入力し書込情報格納メモリデータの初期化を行うことも可能なことからユーザの使い勝手を向上させている。
ここで、図１のユーザメモリ部１０、及び書き込み格納メモリの具体例について説明する。
【００４２】
図２は、従来のメモリセル１バイトを示しているものである。メモリバイトはセンスライン２０と複数のビットライン２１から構成されており、センスライン２０にはバイトセレクトトランジスタ２２が接続されておりビットライン２１にはセレクトゲートトランジスタ２３とメモリセル２４が接続される。シリアル入力のＥＥＰＲＯＭでは、通常、ビットラインは８ビットで構成される。
【００４３】
書き込み命令が入力されると、書き込みを行うアドレスのワードライン２５が選択され、バイト内のセレクトゲートトランジスタ２３がオンする。この時センスライン２０とバイトライン２１に書き込むデータに応じた電圧が印加されることでメモリセルにデータが書き込まれる。
図３は、本発明にかかるメモリセル１バイトを示したものである。図３は、１ビットまたは複数ビットのユーザメモリで構成されるバイト内に１ビットの冗長メモリを配置したバイト構造にして１回の書き込み動作でユーザメモリと前記ユーザメモリへの書き込み有無情報を前記冗長メモリに同時に書き込みが可能になる。図２に記した回路図に１ビットのビットライン３６とセレクトゲートトランジスタ３７、メモリセル３８が付加された構成である。このビットライン３６とセレクトゲートトランジスタ３７、メモリセル３８が、図１の書込情報格納メモリ１１に相当する。書き込み回路１３、アドレスデコーダ１７の信号がビットライン３５、ビットライン３６に入力される。更に、ビットライン３６から読み出し回路１２に書込情報格納メモリの信号が出力される。
【００４４】
ここで、従来から存在するメモリセルビットライン３１に接続されるメモリセル３４はユーザが書き込み命令によってデータを書き込むことが出来るユーザメモリであり、ビットライン３６に接続されるメモリセル３８は書込情報格納メモリである。
【００４５】
前述の通りユーザが書き込み命令を行うと、ＥＥＰＲＯＭは自動的に書込情報格納メモリデータを読み出し書き込むメモリが未書き込みであればユーザメモリに書き込みを行うとともに書込情報格納メモリに書き込み済データを書き込むことができる。
【００４６】
図３に示す通り、ワードライン３５を、バイセレクトトランジスタ３２、セレクトゲートトランジスタ３３、３７が共有しているので、ユーザメモリ２４への書き込みと同時に書込情報格納メモリ３８へ書き込みを行うことができ、ＥＥＰＲＯＭがデータを書き込む時間を余計に費やす必要を無くすことができる。
（実施の形態２）
次に、実施の形態２として、ユーザによるデータ等の書き込み時に、パスワード認証を行い書き込みの可否を行う構成について説明する。図４にパスワード認証回路の回路構成を示す。
【００４７】
図４において、パスワード認証回路は、パスワード認証に使用する基本クロックの入力である外部クロック入力インターフェース４０、任意のパスワードの入力であるパスワードデータ入力インターフェース４１、パスワード認証に使用するクロックの周波数を設定するデータを保持するクロック設定データ保持回路４２、前記クロック設定データによりパスワード認証に使用するクロックを生成するクロック生成回路４３、入力されたパスワードと保持しているパスワードを認証するパスワード認証回路４４、認証用パスワードデータを保持しておくパスワードデータ保持回路４５、クロック設定データを設定可能なクロック設定データコントロール端子４７、認証用パスワードデータを設定可能なパスワードデータコントロール端子４８で構成される。
【００４８】
ここで、各端子４０、４１、４７及び４８は、図１における入力インターフェイス１５に含まれているものである。又、クロック設定データ保持回路４２、クロック発生回路４３、パスワード認証回路４４及びパスワードデータ保持回路４５は、図１において、コントロールロジック回路１４に含まれているものである。各端子４０、４１、４７及び48から入力された信号は、モードデコードロジック回路１６を介して、コントロールロジック回路１４に入力される。
【００４９】
次に、動作について説明する。外部クロック入力インターフェース４０より入力された基本クロックは、クロック生成回路４３に入力される。更に、クロック設定データ保持回路４２及びクロック設定データコントロール端子４７により、クロック回路４３は設定したクロック周波数に設定されたパスワード認証用クロック４６を生成する。
【００５０】
パスワード認証用クロック４６は、パスワード認証回路４４に入力され、パスワードデータ保持回路４５及びパスワードデータコントロール端子４８により設定された認証用パスワードデータとパスワードデータ入力インターフェース４１により入力されたパスワードデータとを比較認証する同期クロックとして使用する。
【００５１】
クロック設定データ及び認証用パスワードデータは、外部端子により設定される場合は、それぞれクロック設定データコントロール端子４７、パスワードデータコントロール端子４８により設定される。クロック設定データコントロール端子４７、パスワードデータコントロール端子４８を使用しない場合は、それぞれクロック設定データ及びパスワードデータは、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ?ＥＥＰＲＯＭ、ヒューズ、ゲートアレイ、ＭＲＡＭ等の不揮発性であるもの、ＳＲＡＭ、ＤＲＡＭ等の揮発性であるものが使用される。
【００５２】
パスワードデータ入力インターフェイス４１から入力された情報とパスワードデータ保持回路４５の情報を比較する。パスワードの情報が所望の条件を満たしていれば、パスワード認証回路４４を含む図１におけるコントロールロジック回路１４から書き込み回路１３に書き込み可能の信号を出力する。
【００５３】
又、パスワードの情報が所望の条件を満たしていなければ、パスワード認証回路４４を含む図１におけるコントロールロジック回路１４から書き込み回路１３に書き込み禁止の信号を出力する。
【００５４】
【発明の効果】
以上説明したように、本発明によればプロテクト機能を使用すること無く同等の機能を実現することができユーザはいかなる負荷も必要としない。
【００５５】
また、書き込まれたデータはユーザが同一メモリアレイに上書き命令を行ってもＩＣが書き込み操作を中止するためメモリに対するセキュリティ向上を容易に実現し、使い勝手を向上させることができる。
【００５６】
また、パスワード認証回路によりセキュリティーを向上させることができ、更にパスワード認証用クロックを可変させることによりパスワード認証ビットを増やすことなく、一層セキュリティーを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に掛かるメモリ回路の回路構成を示す図である。
【図２】 従来の１バイトメモリ回路の回路構成を示す図である。
【図３】本発明の実施形態１に係る回路の回路構成を示す図である。
【図４】本発明の実施形態２に係るパスワード認証回路の回路構成を示す図である。
【符号の説明】
１０ ユーザメモリ領域
１１ 書込情報格納メモリ領域
１２ 読み出し回路
１３ 書き込み回路
１４ コントロールロジック
１５ 入力インターフェース
１６ モードデコードロジック
１７ アドレスデコーダ
２０、３０ センスライン
２１、３１ ビットライン
２２、３２ バイトセレクトトランジスタ
２３、３３ セレクトゲートトランジスタ
２４、３４ メモリセル（ユーザメモリ）
２５、３５ ワードライン
３６ ビットライン
３７ セレクトゲートトランジスタ
３８ メモリセル（書込情報格納メモリ）
４０ 外部クロック入力インターフェース
４１ パスワードデータ入力インターフェース
４２ クロック設定データ保持回路
４３ クロック生成回路
４４ パスワード認証回路
４５ パスワードデータ保持回路
４６ パスワード認証用クロック
４７ クロック設定データコントロール端子
４８ パスワードデータコントロール端子
【発明の属する分野】
この発明は電気的に書き換え可能な半導体記憶装置に関する。
【０００２】
【従来の技術】
電気的に書込／消去が可能な不揮発性メモリは、ユーザはデータの書込／消去を行わせる所定のインストラクションをＩＣの入力インターフェースに入力することで、ＥＥＰＲＯＭの不揮発性メモリに任意のデータを書き込みことができる。
【０００３】
所定のインストラクションとは、ＥＥＰＲＯＭに用意された外部との通信用の端子を介して電気信号を入力しＥＥＰＲＯＭを動作させるため入力信号パターンであり、ＥＥＰＲＯＭ毎にあらかじめ決められた入力信号パターンを入力することでＥＥＰＲＯＭはユーザが指示するデータの書込／消去などの動作を実行する。
【０００４】
この書込／消去は何度でも行うことができる。このためユーザが不揮発性メモリに書き込みを行ったデータに、誤って別のデータを上書きしてしまうことや誤って消去してしまうことも少なくない。
【０００５】
従来は、一度書き込んだデータを誤って上書き、消去しないためにＥＥＰＲＯＭのプロテクト機能を使用し誤書き込み、誤消去を防ぐことが一般的に用いられる。プロテクト機能とは、ＥＥＰＲＯＭに前述のデータの書込／消去を行うための所定のインストラクションを入力しても書き込み、消去をＥＥＰＲＯＭが行わないようにするための機能である。
プロテクト機能を動作させる所定のインストラクションは、所定のクロックに同期して、入力しＥＥＰＲＯＭを動作させる。
【０００６】
所定のクロックとは外部より入力したクロック、あるいは内部で生成したクロックであり、クロックの周波数は所定の周波数である。
【０００７】
また、従来は、クロック周波数は所定のクロック周波数であるため、プロテクト機能を動作させる所定のインストラクションを偶然一致させてしまう可能性が高い。
【０００８】
【発明が解決しようとする課題】
従来は、不揮発性メモリに一度だけデータの書き込みを行い、二度目以降はユーザが書き込み行為を行っても書き込みを禁止する場合前述の様にＥＥＰＲＯＭのプロテクト機能が一般的に用いられる。
【０００９】
プロテクトは、プロテクト機能を動作させる所定のインストラクションをＩＣの入力インターフェースに入力することで、それ以降ユーザが書込／消去命令を行ってもＩＣは実行せず、プロテクト動作前のメモリデータを保護する。または、プロテクト機能を有効にするためにＥＥＰＲＯＭに配置された端子に所定の信号を印加しプロテクト機能を動作させる。
【００１０】
しかしながら、プロテクト機能を動作させるためには、前述のようにユーザは所定のインストラクションを入力するか、所定の信号を決められた端子に入力しなければならない。ＥＥＰＲＯＭに一回書き込みを行った後そのデータを保護するためにユーザはＥＥＰＲＯＭに信号を入力する負荷が生じるという問題があった。
【００１１】
また、正確に所定のインストラクションや入力信号を入力し確実にプロテクト機能を動作させなければならないため、このプロテクト機能はメモリに書き込んだデータを確実に保護するというユーザの目的において確実性を損なうという問題があった。
【００１２】
従来は、クロック周波数は所定のクロック周波数であるため、プロテクト機能を動作させる所定のインストラクションを偶然一致させてしまう可能性が高い。前記課題を解決するためには、所定のインストラクションのビット数を増やすことにより改善される。しかしながら、所定のインストラクションのビット数を増やすことにより、回路規模が大きくなる。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明は不揮発性メモリに書き込んだデータを保護するためにユーザが何らかの信号をＥＥＰＲＯＭに与える負荷を与えることなく、不揮発性メモリに一度書き込んだデータを確実に保護するものである。かかる目的を達成するために以下の手段を講じた。
【００１４】
本発明によれば、ユーザが任意のデータの書き込むことができるメモリであるユーザメモリ領域とは別に、ユーザメモリ領域に対して行ったデータ書き込み有無情報を格納するメモリである書込情報格納メモリ領域により構成される。
【００１５】
ユーザメモリ領域とは、ＩＣに配置された入力インターフェースを介して所定の書込／消去命令を入力して任意のデータを書き込むことのできるメモリアレイである。書込情報格納メモリ領域とは、ユーザメモリに対してユーザがデータ書き込みを行ったか否かの情報を格納するためのメモリである。書込情報格納メモリは１ビットのメモリで構成されており、例として「０」ならば未書き込み、「１」ならば書き込み済であることをあらわすことができる。
【００１６】
また、ある領域のユーザメモリアレイに対応させた書込情報格納メモリを１ビット配置することで前記ユーザメモリアレイ領域ごとに書き込み有無情報を与えることができる。
【００１７】
本発明によれば、ユーザが書き込み命令をＩＣに入力するとＩＣは自動的に書き込みを行うユーザメモリに対応した書込情報格納メモリデータを読み出す。そのデータから前記ユーザメモリが書き込み可能かどうかの判断を行う。前記ユーザメモリは未書き込みであればＩＣは書き込みをおこない、書き換え済であれば書き込みを中止しあらかじめ書き込まれているデータを保護することができる。前述の例ならば、読み出した書込情報格納メモリデータが「０」であればＩＣは書き込みを行い、「１」であれば書き込みを中止することができる。
【００１８】
書込情報格納メモリデータの読み出しはユーザが書き込み命令をＩＣに入力するとＩＣが自動的に行い書き込みするか否かを判断する為にユーザは書き込み命令以外に信号を送信する負荷を生じさせない。またＩＣが書き込み可能であるかの判断を行うためユーザによるプロテクト機能の入力間違い等によるデータの上書きを回避することができ、データ保持の確実性を向上させることができる。
本発明によれば、ユーザがあるアドレスに書き込みを行う際に、ＩＣは前記アドレスのユーザエリアに対応した書込情報格納メモリに自動的にデータの書き込みを行うものである。
【００１９】
ユーザが書き込み命令をＩＣに入力した場合あるユーザメモリアレイに対して一度目のデータ書き込みは可能であり、それ以降の書き込みを中止し既に書き込まれたユーザメモリのデータを保持するものである。したがって未書き込みメモリアレイに書き込みを行った場合前記メモリアレイに対応する書込情報格納メモリに書き込み済を示すデータを自動的に書き込むことで二回目以降の書き込みを中止させるものである。この書込情報格納メモリへのデータ書き込みは、ユーザエリアに書き込みを行う際にＩＣが自動的に書き込むものでありユーザは書き込み命令以外に信号を送る負荷を生じさせない。
【００２０】
本発明によれば、書込情報格納メモリは不揮発性メモリで構成されているため、電源電圧の開閉に関わらず書き込み有無情報を保護することができデータ保持の確実性を向上させることができる。
【００２１】
本発明によれば、書込情報格納メモリは揮発性メモリで構成されているため、電源を落とすと格納した情報は初期化され書込情報格納メモリを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００２２】
本発明によれば、書込情報格納メモリは書込／消去命令を送りユーザがいかなるアドレスの書き換えを行っても書き込むことができない回路構成にすることでユーザの誤命令によってプロテクト機能を解除できないようにすることができる。前記メモリの情報を初期化する目的などのために前記メモリに書き込みを行うためには所定の命令を入力インターフェースを介して行うことで前記メモリに書き込みを行うことができる。
【００２３】
本発明によれば、書込情報格納メモリをユーザメモリとしても利用できるようにすることで、ユーザが任意のデータを書き込むことができるユーザメモリとプロテクト機能とを併せ持つことができ使い勝手を向上させることができる。
【００２４】
本発明によれば、書込情報格納メモリをユーザメモリと同一のバイト内に配置するように構成している。通常、ＥＥＰＲＯＭは複数ビットのメモリセルを１バイトとして構成し複数メモリセルに対して一度に書き込みを行う。シリアルＥＥＰＲＯＭでは１バイトは８ビットのメモリセル構成にすることが多い。本発明によるとユーザメモリとなる複数ビットのメモリセルと書込情報格納メモリ１ビットを同一バイトに配置することでユーザメモリへ書き込みを行うのと同時に書込情報格納メモリにもデータの書き込みを行うことかができ、書込情報格納メモリに書き込みを行うための余計な書き込み時間は存在しない。ＥＥＰＲＯＭは仕様として書き込み時間を規定することは一般的であり、余計な書き込み時間が生じるデメリットをなくすことができる。
【００２５】
本発明によれば、プロテクト機能を動作させる所定のインストラクションの代わりにプロテクト機能を動作させるパスワード認証回路を有することによりプロテクト状態の設定数を増大させることが可能となる。
【００２６】
本発明によれば、パスワード認証に使用するクロック周波数を可変とし、前記の可変させたパスワード認証に使用するクロックによりパスワード認証を行う。ある任意のパスワード１個に対し、前記クロック周波数の設定可能数の数だけパスワード設定可能数を増やすことと同等となり、実質上のパスワード設定可能数を増大させることが可能となる。
【００２７】
本発明によれば、クロック設定データは不揮発性で構成されているため、電源電圧の開閉に関わらずクロック設定データを保護することができ、クロック設定データを再設定する手間を省き使い勝手を向上させることができる。
【００２８】
本発明によれば、クロック設定データは揮発性で構成されているため、電源を落とすとクロック設定データは初期化されクロック設定データを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００２９】
本発明によれば、クロック設定データは専用外部端子でコントロールされているため、随時変更可能となり使い勝手を向上させることができる。
【００３０】
本発明によれば、認証用パスワードデータは不揮発性で構成されているため、電源電圧の開閉に関わらず認証用パスワードデータを保護することができ、認証用パスワードデータを再設定する手間を省き使い勝手を向上させることができる。
【００３１】
本発明によれば、認証用パスワードデータは揮発性で構成されているため、電源を落とすと認証用パスワードデータは初期化され認証用パスワードデータを改めて初期化する手間を省き、使い勝手を向上させることができる。
【００３２】
本発明によれば、認証用パスワードデータは外部端子で設定されているため、随時変更可能となり使い勝手を向上させることができる。
【００３３】
【発明の実施の形態】
以下、図面を参照にして本発明にかかる実施の形態について詳述する
（実施の形態１）
実施の形態１では本発明にかかるメモリ回路において実施の形態を詳述する。図１は本発明の実施の形態１によるメモリ回路の構成を示すブロック図である。ユーザが任意のデータを書き込むことができるユーザメモリ領域１０と前記ユーザメモリにデータ書き込みを行った情報を格納する書込情報格納メモリ領域１１、ユーザメモリや書込情報格納メモリのデータを読み出す読み出し回路１２、ユーザメモリや書込情報格納メモリにデータ書き込みを行う書き込み回路１３、読み出された書込情報格納メモリデータからユーザからの書き込み命令を実行するかを解析するためのコントロールロジック回路１４により構成される。
ユーザメモリ領域１０とは、ＩＣに配置された入力インターフェース１５を介して所定の書込／消去命令を入力して任意のデータを書き込むことのできるメモリアレイである。
【００３４】
書込情報格納メモリ領域１１とは、ある単位のユーザメモリに対してユーザがデータ書き込みを行っているか否かの情報を格納するためのメモリである。書込情報格納メモリは１ビットのメモリで構成されており、例として「０」ならば未書き込み、「１」ならば書き込み済であることをあらわす。以下説明において書込情報格納メモリデータは「０」ならば未書き込み、「１」ならば書き込み済として説明をする。
【００３５】
ＥＥＰＲＯＭに任意のデータの書き込みを行う際、ユーザは所定の書き込み命令に相当する信号、書き込みを行うアドレス、書き込みデータをＩＣの入力インターフェースを介して入力する。
【００３６】
通常、ＥＥＰＲＯＭはモードデコードロジック１６が書き込み命令を受け取るとアドレスデコーダ１７が前記アドレスを選択し、前記データを、書き込み回路１３を通して書き込みが行われる。
【００３７】
本発明において、書き込み命令を受け取ると前記アドレスに対応する書込情報格納メモリのデータを読み出し、前記アドレスが既に書き込み済か否かをコントロールロジック回路で決定する。
【００３８】
ここで、書込情報格納メモリデータが既に書き込み済メモリであることを示す「１」であった場合は、コントロールロジック回路１４がこの書込情報格納メモリから出力された信号を受けて、書き込み回路１３に書き込み禁止の信号を出力する。これにより、ユーザが入力した書き込み信号は中止され、既に書き込まれたデータが保持される。ゆえにユーザにとってはあるアドレスに対して一回目の書き込みはできるが二度目の書き込みは事実上キャンセルされるためプロテクト機能の効果が得られる。
【００３９】
次に、書込情報格納メモリデータが既に未書き込みメモリであることを示す「０」であった場合、コントロールロジック回路１４がこの書込情報格納メモリから出力された信号を受けて、書き込み回路１３に書き込み可能の信号を出力する。これにより、ＩＣはユーザが入力したデータを通常通りに書き込むことができる。又、同時にＩＣは前記アドレスに対応する書込情報格納メモリに書き込み済であることを示す「１」を書き込むことで前記アドレスは既に書き込みを行っていることを記録する。
【００４０】
又、本実施の形態において、書込情報格納メモリはユーザメモリと同様に電気的に書込／消去可能な半導体記憶素子である。ゆえに書込情報格納メモリのデータを読み出すための読み出し回路やデータを書き込むための書き込み回路はＥＥＰＲＯＭの回路を使うことができるため余計な周辺回路を必要としない特徴が有るといえる。
【００４１】
また、所定のインストラクションを入力し書込情報格納メモリデータの初期化を行うことも可能なことからユーザの使い勝手を向上させている。
ここで、図１のユーザメモリ部１０、及び書き込み格納メモリの具体例について説明する。
【００４２】
図２は、従来のメモリセル１バイトを示しているものである。メモリバイトはセンスライン２０と複数のビットライン２１から構成されており、センスライン２０にはバイトセレクトトランジスタ２２が接続されておりビットライン２１にはセレクトゲートトランジスタ２３とメモリセル２４が接続される。シリアル入力のＥＥＰＲＯＭでは、通常、ビットラインは８ビットで構成される。
【００４３】
書き込み命令が入力されると、書き込みを行うアドレスのワードライン２５が選択され、バイト内のセレクトゲートトランジスタ２３がオンする。この時センスライン２０とバイトライン２１に書き込むデータに応じた電圧が印加されることでメモリセルにデータが書き込まれる。
図３は、本発明にかかるメモリセル１バイトを示したものである。図３は、１ビットまたは複数ビットのユーザメモリで構成されるバイト内に１ビットの冗長メモリを配置したバイト構造にして１回の書き込み動作でユーザメモリと前記ユーザメモリへの書き込み有無情報を前記冗長メモリに同時に書き込みが可能になる。図２に記した回路図に１ビットのビットライン３６とセレクトゲートトランジスタ３７、メモリセル３８が付加された構成である。このビットライン３６とセレクトゲートトランジスタ３７、メモリセル３８が、図１の書込情報格納メモリ１１に相当する。書き込み回路１３、アドレスデコーダ１７の信号がビットライン３５、ビットライン３６に入力される。更に、ビットライン３６から読み出し回路１２に書込情報格納メモリの信号が出力される。
【００４４】
ここで、従来から存在するメモリセルビットライン３１に接続されるメモリセル３４はユーザが書き込み命令によってデータを書き込むことが出来るユーザメモリであり、ビットライン３６に接続されるメモリセル３８は書込情報格納メモリである。
【００４５】
前述の通りユーザが書き込み命令を行うと、ＥＥＰＲＯＭは自動的に書込情報格納メモリデータを読み出し書き込むメモリが未書き込みであればユーザメモリに書き込みを行うとともに書込情報格納メモリに書き込み済データを書き込むことができる。
【００４６】
図３に示す通り、ワードライン３５を、バイセレクトトランジスタ３２、セレクトゲートトランジスタ３３、３７が共有しているので、ユーザメモリ２４への書き込みと同時に書込情報格納メモリ３８へ書き込みを行うことができ、ＥＥＰＲＯＭがデータを書き込む時間を余計に費やす必要を無くすことができる。
（実施の形態２）
次に、実施の形態２として、ユーザによるデータ等の書き込み時に、パスワード認証を行い書き込みの可否を行う構成について説明する。図４にパスワード認証回路の回路構成を示す。
【００４７】
図４において、パスワード認証回路は、パスワード認証に使用する基本クロックの入力である外部クロック入力インターフェース４０、任意のパスワードの入力であるパスワードデータ入力インターフェース４１、パスワード認証に使用するクロックの周波数を設定するデータを保持するクロック設定データ保持回路４２、前記クロック設定データによりパスワード認証に使用するクロックを生成するクロック生成回路４３、入力されたパスワードと保持しているパスワードを認証するパスワード認証回路４４、認証用パスワードデータを保持しておくパスワードデータ保持回路４５、クロック設定データを設定可能なクロック設定データコントロール端子４７、認証用パスワードデータを設定可能なパスワードデータコントロール端子４８で構成される。
【００４８】
ここで、各端子４０、４１、４７及び４８は、図１における入力インターフェイス１５に含まれているものである。又、クロック設定データ保持回路４２、クロック発生回路４３、パスワード認証回路４４及びパスワードデータ保持回路４５は、図１において、コントロールロジック回路１４に含まれているものである。各端子４０、４１、４７及び48から入力された信号は、モードデコードロジック回路１６を介して、コントロールロジック回路１４に入力される。
【００４９】
次に、動作について説明する。外部クロック入力インターフェース４０より入力された基本クロックは、クロック生成回路４３に入力される。更に、クロック設定データ保持回路４２及びクロック設定データコントロール端子４７により、クロック回路４３は設定したクロック周波数に設定されたパスワード認証用クロック４６を生成する。
【００５０】
パスワード認証用クロック４６は、パスワード認証回路４４に入力され、パスワードデータ保持回路４５及びパスワードデータコントロール端子４８により設定された認証用パスワードデータとパスワードデータ入力インターフェース４１により入力されたパスワードデータとを比較認証する同期クロックとして使用する。
【００５１】
クロック設定データ及び認証用パスワードデータは、外部端子により設定される場合は、それぞれクロック設定データコントロール端子４７、パスワードデータコントロール端子４８により設定される。クロック設定データコントロール端子４７、パスワードデータコントロール端子４８を使用しない場合は、それぞれクロック設定データ及びパスワードデータは、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ?ＥＥＰＲＯＭ、ヒューズ、ゲートアレイ、ＭＲＡＭ等の不揮発性であるもの、ＳＲＡＭ、ＤＲＡＭ等の揮発性であるものが使用される。
【００５２】
パスワードデータ入力インターフェイス４１から入力された情報とパスワードデータ保持回路４５の情報を比較する。パスワードの情報が所望の条件を満たしていれば、パスワード認証回路４４を含む図１におけるコントロールロジック回路１４から書き込み回路１３に書き込み可能の信号を出力する。
【００５３】
又、パスワードの情報が所望の条件を満たしていなければ、パスワード認証回路４４を含む図１におけるコントロールロジック回路１４から書き込み回路１３に書き込み禁止の信号を出力する。
【００５４】
【発明の効果】
以上説明したように、本発明によればプロテクト機能を使用すること無く同等の機能を実現することができユーザはいかなる負荷も必要としない。
【００５５】
また、書き込まれたデータはユーザが同一メモリアレイに上書き命令を行ってもＩＣが書き込み操作を中止するためメモリに対するセキュリティ向上を容易に実現し、使い勝手を向上させることができる。
【００５６】
また、パスワード認証回路によりセキュリティーを向上させることができ、更にパスワード認証用クロックを可変させることによりパスワード認証ビットを増やすことなく、一層セキュリティーを向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に掛かるメモリ回路の回路構成を示す図である。
【図２】 従来の１バイトメモリ回路の回路構成を示す図である。
【図３】本発明の実施形態１に係る回路の回路構成を示す図である。
【図４】本発明の実施形態２に係るパスワード認証回路の回路構成を示す図である。
【符号の説明】
１０ ユーザメモリ領域
１１ 書込情報格納メモリ領域
１２ 読み出し回路
１３ 書き込み回路
１４ コントロールロジック
１５ 入力インターフェース
１６ モードデコードロジック
１７ アドレスデコーダ
２０、３０ センスライン
２１、３１ ビットライン
２２、３２ バイトセレクトトランジスタ
２３、３３ セレクトゲートトランジスタ
２４、３４ メモリセル（ユーザメモリ）
２５、３５ ワードライン
３６ ビットライン
３７ セレクトゲートトランジスタ
３８ メモリセル（書込情報格納メモリ）
４０ 外部クロック入力インターフェース
４１ パスワードデータ入力インターフェース
４２ クロック設定データ保持回路
４３ クロック生成回路
４４ パスワード認証回路
４５ パスワードデータ保持回路
４６ パスワード認証用クロック
４７ クロック設定データコントロール端子
４８ パスワードデータコントロール端子
Claims (1)
- 電気的に書き込みや消去が可能な半導体記憶装置において、
ユーザが任意のデータを書き込むことができるユーザメモリと、
前記ユーザメモリにデータ書き込みの有無の情報を格納する書込情報格納メモリと、
前記ユーザメモリや前記書込情報格納メモリのデータを読み出す読み出し回路と、
前記ユーザメモリや前記書込情報格納メモリにデータ書き込みを行う書き込み回路と、
読み出された前記書込情報格納メモリのデータからユーザの書き込み命令を実行するかを解析するコントロールロジック回路と、を備え、
前記コントロールロジック回路は、
クロック設定データを保持するクロック設定データ保持回路と、
クロック入力インターフェースから入力された基本クロックと前記クロック設定データからパスワード認証用クロックを生成するクロック生成回路と、
認証用パスワードを保持するパスワード保持回路と、
パスワードデータ入力インターフェースから入力されたパスワードデータと前記パスワード認証用クロックから生成したパスワードと、前記パスワード保持回路に保持されたパスワードとを認証するパスワード認証回路を有し、
前記パスワード認証回路がパスワードを認証した場合に、前記コントロールロジック回路が書き込み許可の信号を前記書き込み回路に出力することを特徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096827A JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
| TW091110267A TW550807B (en) | 2001-05-31 | 2002-05-16 | Semiconductor memory device |
| US10/153,509 US6886087B2 (en) | 2001-05-31 | 2002-05-22 | Semiconductor memory device |
| CNB021216320A CN1316504C (zh) | 2001-05-31 | 2002-05-31 | 半导体存储器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-165315 | 2001-05-31 | ||
| JP2001165315 | 2001-05-31 | ||
| JP2002096827A JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051195A JP2003051195A (ja) | 2003-02-21 |
| JP4064703B2 true JP4064703B2 (ja) | 2008-03-19 |
Family
ID=26616138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096827A Expired - Fee Related JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6886087B2 (ja) |
| JP (1) | JP4064703B2 (ja) |
| CN (1) | CN1316504C (ja) |
| TW (1) | TW550807B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003331241A (ja) * | 2002-05-09 | 2003-11-21 | Fujitsu Ltd | メモリデバイス及びその制御方法 |
| JP2004206821A (ja) * | 2002-12-26 | 2004-07-22 | Seiko Instruments Inc | 半導体記憶装置 |
| JP4045506B2 (ja) * | 2004-01-21 | 2008-02-13 | セイコーエプソン株式会社 | 積層型半導体記憶装置 |
| JP2006024012A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 非接触ｉｃ記録媒体、記録媒体管理プログラムおよび記録媒体管理方法 |
| JP2007012180A (ja) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | 半導体記憶装置 |
| JP5524767B2 (ja) | 2009-09-02 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
| FR3039922B1 (fr) * | 2015-08-06 | 2018-02-02 | Stmicroelectronics (Rousset) Sas | Procede d'ecriture dans une memoire du type eeprom et dispositif de memoire correspondant |
| US11049565B2 (en) | 2018-04-23 | 2021-06-29 | Micron Technology, Inc. | Non-volatile memory devices and systems with volatile memory features and methods for operating the same |
| US10446248B1 (en) | 2018-04-23 | 2019-10-15 | Micron Technology, Inc. | Non-volatile memory devices and systems with read-only memory features and methods for operating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4398269A (en) * | 1981-07-23 | 1983-08-09 | Sperry Corporation | MNOS Over-write protection circuitry |
| JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
| US5048085A (en) * | 1989-10-06 | 1991-09-10 | International Business Machines Corporation | Transaction system security method and apparatus |
| US5184481A (en) * | 1992-06-24 | 1993-02-09 | Jewelry Corporation Of America, Inc. | Hoop jewelry having ornamental member suspended within the hoop, and method of making same |
| US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
| US6681304B1 (en) * | 2000-06-30 | 2004-01-20 | Intel Corporation | Method and device for providing hidden storage in non-volatile memory |
-
2002
- 2002-03-29 JP JP2002096827A patent/JP4064703B2/ja not_active Expired - Fee Related
- 2002-05-16 TW TW091110267A patent/TW550807B/zh not_active IP Right Cessation
- 2002-05-22 US US10/153,509 patent/US6886087B2/en not_active Expired - Lifetime
- 2002-05-31 CN CNB021216320A patent/CN1316504C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6886087B2 (en) | 2005-04-26 |
| CN1389873A (zh) | 2003-01-08 |
| US20020184458A1 (en) | 2002-12-05 |
| CN1316504C (zh) | 2007-05-16 |
| JP2003051195A (ja) | 2003-02-21 |
| TW550807B (en) | 2003-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| US6076149A (en) | Programmable logic device using a two bit security scheme to prevent unauthorized access | |
| JP3884839B2 (ja) | 半導体記憶装置 | |
| US7145799B2 (en) | Chip protection register unlocking | |
| US7031188B2 (en) | Memory system having flash memory where a one-time programmable block is included | |
| EP1056015A1 (en) | Storage device, encrypting/decrypting device, and method for accessing nonvolatile memory | |
| US7574576B2 (en) | Semiconductor device and method of controlling the same | |
| US6266271B1 (en) | Nonvolatile semiconductor memory for preventing unauthorized copying | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| US7565477B2 (en) | Semiconductor device and method of controlling the same | |
| JP2004259385A (ja) | 半導体記憶装置 | |
| JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
| JPS63165934A (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JP2002100191A (ja) | 半導体記憶装置 | |
| JPS61278951A (ja) | 記憶情報保護回路 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| US20050141275A1 (en) | Flash memory device | |
| JP2833621B2 (ja) | 不揮発性記憶装置 | |
| US20040246781A1 (en) | Permanent master block lock in a memory device | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR100309463B1 (ko) | 특정 어드레스의 메모리 블록 프로텍션 회로 | |
| JP2002007372A (ja) | 半導体装置 | |
| JPH11203206A (ja) | 不揮発性メモリのセキュリティ回路 | |
| JP3891543B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |