JP2003051195A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2003051195A JP2003051195A JP2002096827A JP2002096827A JP2003051195A JP 2003051195 A JP2003051195 A JP 2003051195A JP 2002096827 A JP2002096827 A JP 2002096827A JP 2002096827 A JP2002096827 A JP 2002096827A JP 2003051195 A JP2003051195 A JP 2003051195A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- user
- write
- password
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
Abstract
(57)【要約】
【課題】 不揮発性メモリに一度書き込んだデータを確
実に保護し、ＥＥＰＲＯＭデータのセキュリティー機能
の高い半導体記憶装置の提供。 【解決手段】 ユーザが任意のデータを書き込むことが
できるユーザメモリ領域１０と、ユーザメモリ領域１０
に対して行ったデータ書き込み有無情報を格納する書込
情報格納メモリ領域１１により構成される。また、パス
ワード認証を使用し、更に使用するクロック周波数を可
変とし、前記の可変させたパスワード認証に使用するク
ロックによりパスワード認証を行う。
実に保護し、ＥＥＰＲＯＭデータのセキュリティー機能
の高い半導体記憶装置の提供。 【解決手段】 ユーザが任意のデータを書き込むことが
できるユーザメモリ領域１０と、ユーザメモリ領域１０
に対して行ったデータ書き込み有無情報を格納する書込
情報格納メモリ領域１１により構成される。また、パス
ワード認証を使用し、更に使用するクロック周波数を可
変とし、前記の可変させたパスワード認証に使用するク
ロックによりパスワード認証を行う。
Description
【０００１】
【発明の属する分野】この発明は電気的に書き換え可能
な半導体記憶装置に関する。
な半導体記憶装置に関する。
【０００２】
【従来の技術】電気的に書込／消去が可能な不揮発性メ
モリは、ユーザはデータの書込／消去を行わせる所定の
インストラクションをＩＣの入力インターフェースに入
力することで、ＥＥＰＲＯＭの不揮発性メモリに任意の
データを書き込みことができる。
モリは、ユーザはデータの書込／消去を行わせる所定の
インストラクションをＩＣの入力インターフェースに入
力することで、ＥＥＰＲＯＭの不揮発性メモリに任意の
データを書き込みことができる。
【０００３】所定のインストラクションとは、ＥＥＰＲ
ＯＭに用意された外部との通信用の端子を介して電気信
号を入力しＥＥＰＲＯＭを動作させるため入力信号パタ
ーンであり、ＥＥＰＲＯＭ毎にあらかじめ決められた入
力信号パターンを入力することでＥＥＰＲＯＭはユーザ
が指示するデータの書込／消去などの動作を実行する。
ＯＭに用意された外部との通信用の端子を介して電気信
号を入力しＥＥＰＲＯＭを動作させるため入力信号パタ
ーンであり、ＥＥＰＲＯＭ毎にあらかじめ決められた入
力信号パターンを入力することでＥＥＰＲＯＭはユーザ
が指示するデータの書込／消去などの動作を実行する。
【０００４】この書込／消去は何度でも行うことができ
る。このためユーザが不揮発性メモリに書き込みを行っ
たデータに、誤って別のデータを上書きしてしまうこと
や誤って消去してしまうことも少なくない。
る。このためユーザが不揮発性メモリに書き込みを行っ
たデータに、誤って別のデータを上書きしてしまうこと
や誤って消去してしまうことも少なくない。
【０００５】従来は、一度書き込んだデータを誤って上
書き、消去しないためにＥＥＰＲＯＭのプロテクト機能
を使用し誤書き込み、誤消去を防ぐことが一般的に用い
られる。プロテクト機能とは、ＥＥＰＲＯＭに前述のデ
ータの書込／消去を行うための所定のインストラクショ
ンを入力しても書き込み、消去をＥＥＰＲＯＭが行わな
いようにするための機能である。プロテクト機能を動作
させる所定のインストラクションは、所定のクロックに
同期して、入力しＥＥＰＲＯＭを動作させる。
書き、消去しないためにＥＥＰＲＯＭのプロテクト機能
を使用し誤書き込み、誤消去を防ぐことが一般的に用い
られる。プロテクト機能とは、ＥＥＰＲＯＭに前述のデ
ータの書込／消去を行うための所定のインストラクショ
ンを入力しても書き込み、消去をＥＥＰＲＯＭが行わな
いようにするための機能である。プロテクト機能を動作
させる所定のインストラクションは、所定のクロックに
同期して、入力しＥＥＰＲＯＭを動作させる。
【０００６】所定のクロックとは外部より入力したクロ
ック、あるいは内部で生成したクロックであり、クロッ
クの周波数は所定の周波数である。
ック、あるいは内部で生成したクロックであり、クロッ
クの周波数は所定の周波数である。
【０００７】また、従来は、クロック周波数は所定のク
ロック周波数であるため、プロテクト機能を動作させる
所定のインストラクションを偶然一致させてしまう可能
性が高い。
ロック周波数であるため、プロテクト機能を動作させる
所定のインストラクションを偶然一致させてしまう可能
性が高い。
【０００８】
【発明が解決しようとする課題】従来は、不揮発性メモ
リに一度だけデータの書き込みを行い、二度目以降はユ
ーザが書き込み行為を行っても書き込みを禁止する場合
前述の様にＥＥＰＲＯＭのプロテクト機能が一般的に用
いられる。
リに一度だけデータの書き込みを行い、二度目以降はユ
ーザが書き込み行為を行っても書き込みを禁止する場合
前述の様にＥＥＰＲＯＭのプロテクト機能が一般的に用
いられる。
【０００９】プロテクトは、プロテクト機能を動作させ
る所定のインストラクションをＩＣの入力インターフェ
ースに入力することで、それ以降ユーザが書込／消去命
令を行ってもＩＣは実行せず、プロテクト動作前のメモ
リデータを保護する。または、プロテクト機能を有効に
するためにＥＥＰＲＯＭに配置された端子に所定の信号
を印加しプロテクト機能を動作させる。
る所定のインストラクションをＩＣの入力インターフェ
ースに入力することで、それ以降ユーザが書込／消去命
令を行ってもＩＣは実行せず、プロテクト動作前のメモ
リデータを保護する。または、プロテクト機能を有効に
するためにＥＥＰＲＯＭに配置された端子に所定の信号
を印加しプロテクト機能を動作させる。
【００１０】しかしながら、プロテクト機能を動作させ
るためには、前述のようにユーザは所定のインストラク
ションを入力するか、所定の信号を決められた端子に入
力しなければならない。ＥＥＰＲＯＭに一回書き込みを
行った後そのデータを保護するためにユーザはＥＥＰＲ
ＯＭに信号を入力する負荷が生じるという問題があっ
た。
るためには、前述のようにユーザは所定のインストラク
ションを入力するか、所定の信号を決められた端子に入
力しなければならない。ＥＥＰＲＯＭに一回書き込みを
行った後そのデータを保護するためにユーザはＥＥＰＲ
ＯＭに信号を入力する負荷が生じるという問題があっ
た。
【００１１】また、正確に所定のインストラクションや
入力信号を入力し確実にプロテクト機能を動作させなけ
ればならないため、このプロテクト機能はメモリに書き
込んだデータを確実に保護するというユーザの目的にお
いて確実性を損なうという問題があった。
入力信号を入力し確実にプロテクト機能を動作させなけ
ればならないため、このプロテクト機能はメモリに書き
込んだデータを確実に保護するというユーザの目的にお
いて確実性を損なうという問題があった。
【００１２】従来は、クロック周波数は所定のクロック
周波数であるため、プロテクト機能を動作させる所定の
インストラクションを偶然一致させてしまう可能性が高
い。前記課題を解決するためには、所定のインストラク
ションのビット数を増やすことにより改善される。しか
しながら、所定のインストラクションのビット数を増や
すことにより、回路規模が大きくなる。
周波数であるため、プロテクト機能を動作させる所定の
インストラクションを偶然一致させてしまう可能性が高
い。前記課題を解決するためには、所定のインストラク
ションのビット数を増やすことにより改善される。しか
しながら、所定のインストラクションのビット数を増や
すことにより、回路規模が大きくなる。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は不揮発性メモリに書き込んだデータを保護
するためにユーザが何らかの信号をＥＥＰＲＯＭに与え
る負荷を与えることなく、不揮発性メモリに一度書き込
んだデータを確実に保護するものである。かかる目的を
達成するために以下の手段を講じた。
に、本発明は不揮発性メモリに書き込んだデータを保護
するためにユーザが何らかの信号をＥＥＰＲＯＭに与え
る負荷を与えることなく、不揮発性メモリに一度書き込
んだデータを確実に保護するものである。かかる目的を
達成するために以下の手段を講じた。
【００１４】本発明によれば、ユーザが任意のデータの
書き込むことができるメモリであるユーザメモリ領域と
は別に、ユーザメモリ領域に対して行ったデータ書き込
み有無情報を格納するメモリである書込情報格納メモリ
領域により構成される。
書き込むことができるメモリであるユーザメモリ領域と
は別に、ユーザメモリ領域に対して行ったデータ書き込
み有無情報を格納するメモリである書込情報格納メモリ
領域により構成される。
【００１５】ユーザメモリ領域とは、ＩＣに配置された
入力インターフェースを介して所定の書込／消去命令を
入力して任意のデータを書き込むことのできるメモリア
レイである。書込情報格納メモリ領域とは、ユーザメモ
リに対してユーザがデータ書き込みを行ったか否かの情
報を格納するためのメモリである。書込情報格納メモリ
は１ビットのメモリで構成されており、例として「０」
ならば未書き込み、「１」ならば書き込み済であること
をあらわすことができる。
入力インターフェースを介して所定の書込／消去命令を
入力して任意のデータを書き込むことのできるメモリア
レイである。書込情報格納メモリ領域とは、ユーザメモ
リに対してユーザがデータ書き込みを行ったか否かの情
報を格納するためのメモリである。書込情報格納メモリ
は１ビットのメモリで構成されており、例として「０」
ならば未書き込み、「１」ならば書き込み済であること
をあらわすことができる。
【００１６】また、ある領域のユーザメモリアレイに対
応させた書込情報格納メモリを１ビット配置することで
前記ユーザメモリアレイ領域ごとに書き込み有無情報を
与えることができる。
応させた書込情報格納メモリを１ビット配置することで
前記ユーザメモリアレイ領域ごとに書き込み有無情報を
与えることができる。
【００１７】本発明によれば、ユーザが書き込み命令を
ＩＣに入力するとＩＣは自動的に書き込みを行うユーザ
メモリに対応した書込情報格納メモリデータを読み出
す。そのデータから前記ユーザメモリが書き込み可能か
どうかの判断を行う。前記ユーザメモリは未書き込みで
あればＩＣは書き込みをおこない、書き換え済であれば
書き込みを中止しあらかじめ書き込まれているデータを
保護することができる。前述の例ならば、読み出した書
込情報格納メモリデータが「０」であればＩＣは書き込
みを行い、「１」であれば書き込みを中止することがで
きる。
ＩＣに入力するとＩＣは自動的に書き込みを行うユーザ
メモリに対応した書込情報格納メモリデータを読み出
す。そのデータから前記ユーザメモリが書き込み可能か
どうかの判断を行う。前記ユーザメモリは未書き込みで
あればＩＣは書き込みをおこない、書き換え済であれば
書き込みを中止しあらかじめ書き込まれているデータを
保護することができる。前述の例ならば、読み出した書
込情報格納メモリデータが「０」であればＩＣは書き込
みを行い、「１」であれば書き込みを中止することがで
きる。
【００１８】書込情報格納メモリデータの読み出しはユ
ーザが書き込み命令をＩＣに入力するとＩＣが自動的に
行い書き込みするか否かを判断する為にユーザは書き込
み命令以外に信号を送信する負荷を生じさせない。また
ＩＣが書き込み可能であるかの判断を行うためユーザに
よるプロテクト機能の入力間違い等によるデータの上書
きを回避することができ、データ保持の確実性を向上さ
せることができる。本発明によれば、ユーザがあるアド
レスに書き込みを行う際に、ＩＣは前記アドレスのユー
ザエリアに対応した書込情報格納メモリに自動的にデー
タの書き込みを行うものである。
ーザが書き込み命令をＩＣに入力するとＩＣが自動的に
行い書き込みするか否かを判断する為にユーザは書き込
み命令以外に信号を送信する負荷を生じさせない。また
ＩＣが書き込み可能であるかの判断を行うためユーザに
よるプロテクト機能の入力間違い等によるデータの上書
きを回避することができ、データ保持の確実性を向上さ
せることができる。本発明によれば、ユーザがあるアド
レスに書き込みを行う際に、ＩＣは前記アドレスのユー
ザエリアに対応した書込情報格納メモリに自動的にデー
タの書き込みを行うものである。
【００１９】ユーザが書き込み命令をＩＣに入力した場
合あるユーザメモリアレイに対して一度目のデータ書き
込みは可能であり、それ以降の書き込みを中止し既に書
き込まれたユーザメモリのデータを保持するものであ
る。したがって未書き込みメモリアレイに書き込みを行
った場合前記メモリアレイに対応する書込情報格納メモ
リに書き込み済を示すデータを自動的に書き込むことで
二回目以降の書き込みを中止させるものである。この書
込情報格納メモリへのデータ書き込みは、ユーザエリア
に書き込みを行う際にＩＣが自動的に書き込むものであ
りユーザは書き込み命令以外に信号を送る負荷を生じさ
せない。
合あるユーザメモリアレイに対して一度目のデータ書き
込みは可能であり、それ以降の書き込みを中止し既に書
き込まれたユーザメモリのデータを保持するものであ
る。したがって未書き込みメモリアレイに書き込みを行
った場合前記メモリアレイに対応する書込情報格納メモ
リに書き込み済を示すデータを自動的に書き込むことで
二回目以降の書き込みを中止させるものである。この書
込情報格納メモリへのデータ書き込みは、ユーザエリア
に書き込みを行う際にＩＣが自動的に書き込むものであ
りユーザは書き込み命令以外に信号を送る負荷を生じさ
せない。
【００２０】本発明によれば、書込情報格納メモリは不
揮発性メモリで構成されているため、電源電圧の開閉に
関わらず書き込み有無情報を保護することができデータ
保持の確実性を向上させることができる。
揮発性メモリで構成されているため、電源電圧の開閉に
関わらず書き込み有無情報を保護することができデータ
保持の確実性を向上させることができる。
【００２１】本発明によれば、書込情報格納メモリは揮
発性メモリで構成されているため、電源を落とすと格納
した情報は初期化され書込情報格納メモリを改めて初期
化する手間を省き、使い勝手を向上させることができ
る。
発性メモリで構成されているため、電源を落とすと格納
した情報は初期化され書込情報格納メモリを改めて初期
化する手間を省き、使い勝手を向上させることができ
る。
【００２２】本発明によれば、書込情報格納メモリは書
込／消去命令を送りユーザがいかなるアドレスの書き換
えを行っても書き込むことができない回路構成にするこ
とでユーザの誤命令によってプロテクト機能を解除でき
ないようにすることができる。前記メモリの情報を初期
化する目的などのために前記メモリに書き込みを行うた
めには所定の命令を入力インターフェースを介して行う
ことで前記メモリに書き込みを行うことができる。
込／消去命令を送りユーザがいかなるアドレスの書き換
えを行っても書き込むことができない回路構成にするこ
とでユーザの誤命令によってプロテクト機能を解除でき
ないようにすることができる。前記メモリの情報を初期
化する目的などのために前記メモリに書き込みを行うた
めには所定の命令を入力インターフェースを介して行う
ことで前記メモリに書き込みを行うことができる。
【００２３】本発明によれば、書込情報格納メモリをユ
ーザメモリとしても利用できるようにすることで、ユー
ザが任意のデータを書き込むことができるユーザメモリ
とプロテクト機能とを併せ持つことができ使い勝手を向
上させることができる。
ーザメモリとしても利用できるようにすることで、ユー
ザが任意のデータを書き込むことができるユーザメモリ
とプロテクト機能とを併せ持つことができ使い勝手を向
上させることができる。
【００２４】本発明によれば、書込情報格納メモリをユ
ーザメモリと同一のバイト内に配置するように構成して
いる。通常、ＥＥＰＲＯＭは複数ビットのメモリセルを
１バイトとして構成し複数メモリセルに対して一度に書
き込みを行う。シリアルＥＥＰＲＯＭでは１バイトは８
ビットのメモリセル構成にすることが多い。本発明によ
るとユーザメモリとなる複数ビットのメモリセルと書込
情報格納メモリ１ビットを同一バイトに配置することで
ユーザメモリへ書き込みを行うのと同時に書込情報格納
メモリにもデータの書き込みを行うことかができ、書込
情報格納メモリに書き込みを行うための余計な書き込み
時間は存在しない。ＥＥＰＲＯＭは仕様として書き込み
時間を規定することは一般的であり、余計な書き込み時
間が生じるデメリットをなくすことができる。
ーザメモリと同一のバイト内に配置するように構成して
いる。通常、ＥＥＰＲＯＭは複数ビットのメモリセルを
１バイトとして構成し複数メモリセルに対して一度に書
き込みを行う。シリアルＥＥＰＲＯＭでは１バイトは８
ビットのメモリセル構成にすることが多い。本発明によ
るとユーザメモリとなる複数ビットのメモリセルと書込
情報格納メモリ１ビットを同一バイトに配置することで
ユーザメモリへ書き込みを行うのと同時に書込情報格納
メモリにもデータの書き込みを行うことかができ、書込
情報格納メモリに書き込みを行うための余計な書き込み
時間は存在しない。ＥＥＰＲＯＭは仕様として書き込み
時間を規定することは一般的であり、余計な書き込み時
間が生じるデメリットをなくすことができる。
【００２５】本発明によれば、プロテクト機能を動作さ
せる所定のインストラクションの代わりにプロテクト機
能を動作させるパスワード認証回路を有することにより
プロテクト状態の設定数を増大させることが可能とな
る。
せる所定のインストラクションの代わりにプロテクト機
能を動作させるパスワード認証回路を有することにより
プロテクト状態の設定数を増大させることが可能とな
る。
【００２６】本発明によれば、パスワード認証に使用す
るクロック周波数を可変とし、前記の可変させたパスワ
ード認証に使用するクロックによりパスワード認証を行
う。ある任意のパスワード１個に対し、前記クロック周
波数の設定可能数の数だけパスワード設定可能数を増や
すことと同等となり、実質上のパスワード設定可能数を
増大させることが可能となる。
るクロック周波数を可変とし、前記の可変させたパスワ
ード認証に使用するクロックによりパスワード認証を行
う。ある任意のパスワード１個に対し、前記クロック周
波数の設定可能数の数だけパスワード設定可能数を増や
すことと同等となり、実質上のパスワード設定可能数を
増大させることが可能となる。
【００２７】本発明によれば、クロック設定データは不
揮発性で構成されているため、電源電圧の開閉に関わら
ずクロック設定データを保護することができ、クロック
設定データを再設定する手間を省き使い勝手を向上させ
ることができる。
揮発性で構成されているため、電源電圧の開閉に関わら
ずクロック設定データを保護することができ、クロック
設定データを再設定する手間を省き使い勝手を向上させ
ることができる。
【００２８】本発明によれば、クロック設定データは揮
発性で構成されているため、電源を落とすとクロック設
定データは初期化されクロック設定データを改めて初期
化する手間を省き、使い勝手を向上させることができ
る。
発性で構成されているため、電源を落とすとクロック設
定データは初期化されクロック設定データを改めて初期
化する手間を省き、使い勝手を向上させることができ
る。
【００２９】本発明によれば、クロック設定データは専
用外部端子でコントロールされているため、随時変更可
能となり使い勝手を向上させることができる。
用外部端子でコントロールされているため、随時変更可
能となり使い勝手を向上させることができる。
【００３０】本発明によれば、認証用パスワードデータ
は不揮発性で構成されているため、電源電圧の開閉に関
わらず認証用パスワードデータを保護することができ、
認証用パスワードデータを再設定する手間を省き使い勝
手を向上させることができる。
は不揮発性で構成されているため、電源電圧の開閉に関
わらず認証用パスワードデータを保護することができ、
認証用パスワードデータを再設定する手間を省き使い勝
手を向上させることができる。
【００３１】本発明によれば、認証用パスワードデータ
は揮発性で構成されているため、電源を落とすと認証用
パスワードデータは初期化され認証用パスワードデータ
を改めて初期化する手間を省き、使い勝手を向上させる
ことができる。
は揮発性で構成されているため、電源を落とすと認証用
パスワードデータは初期化され認証用パスワードデータ
を改めて初期化する手間を省き、使い勝手を向上させる
ことができる。
【００３２】本発明によれば、認証用パスワードデータ
は外部端子で設定されているため、随時変更可能となり
使い勝手を向上させることができる。
は外部端子で設定されているため、随時変更可能となり
使い勝手を向上させることができる。
【００３３】
【発明の実施の形態】以下、図面を参照にして本発明に
かかる実施の形態について詳述する （実施の形態１）実施の形態１では本発明にかかるメモ
リ回路において実施の形態を詳述する。図１は本発明の
実施の形態１によるメモリ回路の構成を示すブロック図
である。ユーザが任意のデータを書き込むことができる
ユーザメモリ領域１０と前記ユーザメモリにデータ書き
込みを行った情報を格納する書込情報格納メモリ領域１
１、ユーザメモリや書込情報格納メモリのデータを読み
出す読み出し回路１２、ユーザメモリや書込情報格納メ
モリにデータ書き込みを行う書き込み回路１３、読み出
された書込情報格納メモリデータからユーザからの書き
込み命令を実行するかを解析するためのコントロールロ
ジック回路１４により構成される。ユーザメモリ領域１
０とは、ＩＣに配置された入力インターフェース１５を
介して所定の書込／消去命令を入力して任意のデータを
書き込むことのできるメモリアレイである。
かかる実施の形態について詳述する （実施の形態１）実施の形態１では本発明にかかるメモ
リ回路において実施の形態を詳述する。図１は本発明の
実施の形態１によるメモリ回路の構成を示すブロック図
である。ユーザが任意のデータを書き込むことができる
ユーザメモリ領域１０と前記ユーザメモリにデータ書き
込みを行った情報を格納する書込情報格納メモリ領域１
１、ユーザメモリや書込情報格納メモリのデータを読み
出す読み出し回路１２、ユーザメモリや書込情報格納メ
モリにデータ書き込みを行う書き込み回路１３、読み出
された書込情報格納メモリデータからユーザからの書き
込み命令を実行するかを解析するためのコントロールロ
ジック回路１４により構成される。ユーザメモリ領域１
０とは、ＩＣに配置された入力インターフェース１５を
介して所定の書込／消去命令を入力して任意のデータを
書き込むことのできるメモリアレイである。
【００３４】書込情報格納メモリ領域１１とは、ある単
位のユーザメモリに対してユーザがデータ書き込みを行
っているか否かの情報を格納するためのメモリである。
書込情報格納メモリは１ビットのメモリで構成されてお
り、例として「０」ならば未書き込み、「１」ならば書
き込み済であることをあらわす。以下説明において書込
情報格納メモリデータは「０」ならば未書き込み、
「１」ならば書き込み済として説明をする。
位のユーザメモリに対してユーザがデータ書き込みを行
っているか否かの情報を格納するためのメモリである。
書込情報格納メモリは１ビットのメモリで構成されてお
り、例として「０」ならば未書き込み、「１」ならば書
き込み済であることをあらわす。以下説明において書込
情報格納メモリデータは「０」ならば未書き込み、
「１」ならば書き込み済として説明をする。
【００３５】ＥＥＰＲＯＭに任意のデータの書き込みを
行う際、ユーザは所定の書き込み命令に相当する信号、
書き込みを行うアドレス、書き込みデータをＩＣの入力
インターフェースを介して入力する。
行う際、ユーザは所定の書き込み命令に相当する信号、
書き込みを行うアドレス、書き込みデータをＩＣの入力
インターフェースを介して入力する。
【００３６】通常、ＥＥＰＲＯＭはモードデコードロジ
ック１６が書き込み命令を受け取るとアドレスデコーダ
１７が前記アドレスを選択し、前記データを、書き込み
回路１３を通して書き込みが行われる。
ック１６が書き込み命令を受け取るとアドレスデコーダ
１７が前記アドレスを選択し、前記データを、書き込み
回路１３を通して書き込みが行われる。
【００３７】本発明において、書き込み命令を受け取る
と前記アドレスに対応する書込情報格納メモリのデータ
を読み出し、前記アドレスが既に書き込み済か否かをコ
ントロールロジック回路で決定する。
と前記アドレスに対応する書込情報格納メモリのデータ
を読み出し、前記アドレスが既に書き込み済か否かをコ
ントロールロジック回路で決定する。
【００３８】ここで、書込情報格納メモリデータが既に
書き込み済メモリであることを示す「１」であった場合
は、コントロールロジック回路１４がこの書込情報格納
メモリから出力された信号を受けて、書き込み回路１３
に書き込み禁止の信号を出力する。これにより、ユーザ
が入力した書き込み信号は中止され、既に書き込まれた
データが保持される。ゆえにユーザにとってはあるアド
レスに対して一回目の書き込みはできるが二度目の書き
込みは事実上キャンセルされるためプロテクト機能の効
果が得られる。
書き込み済メモリであることを示す「１」であった場合
は、コントロールロジック回路１４がこの書込情報格納
メモリから出力された信号を受けて、書き込み回路１３
に書き込み禁止の信号を出力する。これにより、ユーザ
が入力した書き込み信号は中止され、既に書き込まれた
データが保持される。ゆえにユーザにとってはあるアド
レスに対して一回目の書き込みはできるが二度目の書き
込みは事実上キャンセルされるためプロテクト機能の効
果が得られる。
【００３９】次に、書込情報格納メモリデータが既に未
書き込みメモリであることを示す「０」であった場合、
コントロールロジック回路１４がこの書込情報格納メモ
リから出力された信号を受けて、書き込み回路１３に書
き込み可能の信号を出力する。これにより、ＩＣはユー
ザが入力したデータを通常通りに書き込むことができ
る。又、同時にＩＣは前記アドレスに対応する書込情報
格納メモリに書き込み済であることを示す「１」を書き
込むことで前記アドレスは既に書き込みを行っているこ
とを記録する。
書き込みメモリであることを示す「０」であった場合、
コントロールロジック回路１４がこの書込情報格納メモ
リから出力された信号を受けて、書き込み回路１３に書
き込み可能の信号を出力する。これにより、ＩＣはユー
ザが入力したデータを通常通りに書き込むことができ
る。又、同時にＩＣは前記アドレスに対応する書込情報
格納メモリに書き込み済であることを示す「１」を書き
込むことで前記アドレスは既に書き込みを行っているこ
とを記録する。
【００４０】又、本実施の形態において、書込情報格納
メモリはユーザメモリと同様に電気的に書込／消去可能
な半導体記憶素子である。ゆえに書込情報格納メモリの
データを読み出すための読み出し回路やデータを書き込
むための書き込み回路はＥＥＰＲＯＭの回路を使うこと
ができるため余計な周辺回路を必要としない特徴が有る
といえる。
メモリはユーザメモリと同様に電気的に書込／消去可能
な半導体記憶素子である。ゆえに書込情報格納メモリの
データを読み出すための読み出し回路やデータを書き込
むための書き込み回路はＥＥＰＲＯＭの回路を使うこと
ができるため余計な周辺回路を必要としない特徴が有る
といえる。
【００４１】また、所定のインストラクションを入力し
書込情報格納メモリデータの初期化を行うことも可能な
ことからユーザの使い勝手を向上させている。ここで、
図１のユーザメモリ部１０、及び書き込み格納メモリの
具体例について説明する。
書込情報格納メモリデータの初期化を行うことも可能な
ことからユーザの使い勝手を向上させている。ここで、
図１のユーザメモリ部１０、及び書き込み格納メモリの
具体例について説明する。
【００４２】図２は、従来のメモリセル１バイトを示し
ているものである。メモリバイトはセンスライン２０と
複数のビットライン２１から構成されており、センスラ
イン２０にはバイトセレクトトランジスタ２２が接続さ
れておりビットライン２１にはセレクトゲートトランジ
スタ２３とメモリセル２４が接続される。シリアル入力
のＥＥＰＲＯＭでは、通常、ビットラインは８ビットで
構成される。
ているものである。メモリバイトはセンスライン２０と
複数のビットライン２１から構成されており、センスラ
イン２０にはバイトセレクトトランジスタ２２が接続さ
れておりビットライン２１にはセレクトゲートトランジ
スタ２３とメモリセル２４が接続される。シリアル入力
のＥＥＰＲＯＭでは、通常、ビットラインは８ビットで
構成される。
【００４３】書き込み命令が入力されると、書き込みを
行うアドレスのワードライン２５が選択され、バイト内
のセレクトゲートトランジスタ２３がオンする。この時
センスライン２０とバイトライン２１に書き込むデータ
に応じた電圧が印加されることでメモリセルにデータが
書き込まれる。図３は、本発明にかかるメモリセル１バ
イトを示したものである。図３は、１ビットまたは複数
ビットのユーザメモリで構成されるバイト内に１ビット
の冗長メモリを配置したバイト構造にして１回の書き込
み動作でユーザメモリと前記ユーザメモリへの書き込み
有無情報を前記冗長メモリに同時に書き込みが可能にな
る。図２に記した回路図に１ビットのビットライン３６
とセレクトゲートトランジスタ３７、メモリセル３８が
付加された構成である。このビットライン３６とセレク
トゲートトランジスタ３７、メモリセル３８が、図１の
書込情報格納メモリ１１に相当する。書き込み回路１
３、アドレスデコーダ１７の信号がビットライン３５、
ビットライン３６に入力される。更に、ビットライン３
６から読み出し回路１２に書込情報格納メモリの信号が
出力される。
行うアドレスのワードライン２５が選択され、バイト内
のセレクトゲートトランジスタ２３がオンする。この時
センスライン２０とバイトライン２１に書き込むデータ
に応じた電圧が印加されることでメモリセルにデータが
書き込まれる。図３は、本発明にかかるメモリセル１バ
イトを示したものである。図３は、１ビットまたは複数
ビットのユーザメモリで構成されるバイト内に１ビット
の冗長メモリを配置したバイト構造にして１回の書き込
み動作でユーザメモリと前記ユーザメモリへの書き込み
有無情報を前記冗長メモリに同時に書き込みが可能にな
る。図２に記した回路図に１ビットのビットライン３６
とセレクトゲートトランジスタ３７、メモリセル３８が
付加された構成である。このビットライン３６とセレク
トゲートトランジスタ３７、メモリセル３８が、図１の
書込情報格納メモリ１１に相当する。書き込み回路１
３、アドレスデコーダ１７の信号がビットライン３５、
ビットライン３６に入力される。更に、ビットライン３
６から読み出し回路１２に書込情報格納メモリの信号が
出力される。
【００４４】ここで、従来から存在するメモリセルビッ
トライン３１に接続されるメモリセル３４はユーザが書
き込み命令によってデータを書き込むことが出来るユー
ザメモリであり、ビットライン３６に接続されるメモリ
セル３８は書込情報格納メモリである。
トライン３１に接続されるメモリセル３４はユーザが書
き込み命令によってデータを書き込むことが出来るユー
ザメモリであり、ビットライン３６に接続されるメモリ
セル３８は書込情報格納メモリである。
【００４５】前述の通りユーザが書き込み命令を行う
と、ＥＥＰＲＯＭは自動的に書込情報格納メモリデータ
を読み出し書き込むメモリが未書き込みであればユーザ
メモリに書き込みを行うとともに書込情報格納メモリに
書き込み済データを書き込むことができる。
と、ＥＥＰＲＯＭは自動的に書込情報格納メモリデータ
を読み出し書き込むメモリが未書き込みであればユーザ
メモリに書き込みを行うとともに書込情報格納メモリに
書き込み済データを書き込むことができる。
【００４６】図３に示す通り、ワードライン３５を、バ
イセレクトトランジスタ３２、セレクトゲートトランジ
スタ３３、３７が共有しているので、ユーザメモリ２４
への書き込みと同時に書込情報格納メモリ３８へ書き込
みを行うことができ、ＥＥＰＲＯＭがデータを書き込む
時間を余計に費やす必要を無くすことができる。 （実施の形態２）次に、実施の形態２として、ユーザに
よるデータ等の書き込み時に、パスワード認証を行い書
き込みの可否を行う構成について説明する。図４にパス
ワード認証回路の回路構成を示す。
イセレクトトランジスタ３２、セレクトゲートトランジ
スタ３３、３７が共有しているので、ユーザメモリ２４
への書き込みと同時に書込情報格納メモリ３８へ書き込
みを行うことができ、ＥＥＰＲＯＭがデータを書き込む
時間を余計に費やす必要を無くすことができる。 （実施の形態２）次に、実施の形態２として、ユーザに
よるデータ等の書き込み時に、パスワード認証を行い書
き込みの可否を行う構成について説明する。図４にパス
ワード認証回路の回路構成を示す。
【００４７】図４において、パスワード認証回路は、パ
スワード認証に使用する基本クロックの入力である外部
クロック入力インターフェース４０、任意のパスワード
の入力であるパスワードデータ入力インターフェース４
１、パスワード認証に使用するクロックの周波数を設定
するデータを保持するクロック設定データ保持回路４
２、前記クロック設定データによりパスワード認証に使
用するクロックを生成するクロック生成回路４３、入力
されたパスワードと保持しているパスワードを認証する
パスワード認証回路４４、認証用パスワードデータを保
持しておくパスワードデータ保持回路４５、クロック設
定データを設定可能なクロック設定データコントロール
端子４７、認証用パスワードデータを設定可能なパスワ
ードデータコントロール端子４８で構成される。
スワード認証に使用する基本クロックの入力である外部
クロック入力インターフェース４０、任意のパスワード
の入力であるパスワードデータ入力インターフェース４
１、パスワード認証に使用するクロックの周波数を設定
するデータを保持するクロック設定データ保持回路４
２、前記クロック設定データによりパスワード認証に使
用するクロックを生成するクロック生成回路４３、入力
されたパスワードと保持しているパスワードを認証する
パスワード認証回路４４、認証用パスワードデータを保
持しておくパスワードデータ保持回路４５、クロック設
定データを設定可能なクロック設定データコントロール
端子４７、認証用パスワードデータを設定可能なパスワ
ードデータコントロール端子４８で構成される。
【００４８】ここで、各端子４０、４１、４７及び４８
は、図１における入力インターフェイス１５に含まれて
いるものである。又、クロック設定データ保持回路４
２、クロック発生回路４３、パスワード認証回路４４及
びパスワードデータ保持回路４５は、図１において、コ
ントロールロジック回路１４に含まれているものであ
る。各端子４０、４１、４７及び48から入力された信号
は、モードデコードロジック回路１６を介して、コント
ロールロジック回路１４に入力される。
は、図１における入力インターフェイス１５に含まれて
いるものである。又、クロック設定データ保持回路４
２、クロック発生回路４３、パスワード認証回路４４及
びパスワードデータ保持回路４５は、図１において、コ
ントロールロジック回路１４に含まれているものであ
る。各端子４０、４１、４７及び48から入力された信号
は、モードデコードロジック回路１６を介して、コント
ロールロジック回路１４に入力される。
【００４９】次に、動作について説明する。外部クロッ
ク入力インターフェース４０より入力された基本クロッ
クは、クロック生成回路４３に入力される。更に、クロ
ック設定データ保持回路４２及びクロック設定データコ
ントロール端子４７により、クロック回路４３は設定し
たクロック周波数に設定されたパスワード認証用クロッ
ク４６を生成する。
ク入力インターフェース４０より入力された基本クロッ
クは、クロック生成回路４３に入力される。更に、クロ
ック設定データ保持回路４２及びクロック設定データコ
ントロール端子４７により、クロック回路４３は設定し
たクロック周波数に設定されたパスワード認証用クロッ
ク４６を生成する。
【００５０】パスワード認証用クロック４６は、パスワ
ード認証回路４４に入力され、パスワードデータ保持回
路４５及びパスワードデータコントロール端子４８によ
り設定された認証用パスワードデータとパスワードデー
タ入力インターフェース４１により入力されたパスワー
ドデータとを比較認証する同期クロックとして使用す
る。
ード認証回路４４に入力され、パスワードデータ保持回
路４５及びパスワードデータコントロール端子４８によ
り設定された認証用パスワードデータとパスワードデー
タ入力インターフェース４１により入力されたパスワー
ドデータとを比較認証する同期クロックとして使用す
る。
【００５１】クロック設定データ及び認証用パスワード
データは、外部端子により設定される場合は、それぞれ
クロック設定データコントロール端子４７、パスワード
データコントロール端子４８により設定される。クロッ
ク設定データコントロール端子４７、パスワードデータ
コントロール端子４８を使用しない場合は、それぞれク
ロック設定データ及びパスワードデータは、マスクＲＯ
Ｍ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ?ＥＥＰＲ
ＯＭ、ヒューズ、ゲートアレイ、ＭＲＡＭ等の不揮発性
であるもの、ＳＲＡＭ、ＤＲＡＭ等の揮発性であるもの
が使用される。
データは、外部端子により設定される場合は、それぞれ
クロック設定データコントロール端子４７、パスワード
データコントロール端子４８により設定される。クロッ
ク設定データコントロール端子４７、パスワードデータ
コントロール端子４８を使用しない場合は、それぞれク
ロック設定データ及びパスワードデータは、マスクＲＯ
Ｍ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ?ＥＥＰＲ
ＯＭ、ヒューズ、ゲートアレイ、ＭＲＡＭ等の不揮発性
であるもの、ＳＲＡＭ、ＤＲＡＭ等の揮発性であるもの
が使用される。
【００５２】パスワードデータ入力インターフェイス４
１から入力された情報とパスワードデータ保持回路４５
の情報を比較する。パスワードの情報が所望の条件を満
たしていれば、パスワード認証回路４４を含む図１にお
けるコントロールロジック回路１４から書き込み回路１
３に書き込み可能の信号を出力する。
１から入力された情報とパスワードデータ保持回路４５
の情報を比較する。パスワードの情報が所望の条件を満
たしていれば、パスワード認証回路４４を含む図１にお
けるコントロールロジック回路１４から書き込み回路１
３に書き込み可能の信号を出力する。
【００５３】又、パスワードの情報が所望の条件を満た
していなければ、パスワード認証回路４４を含む図１に
おけるコントロールロジック回路１４から書き込み回路
１３に書き込み禁止の信号を出力する。
していなければ、パスワード認証回路４４を含む図１に
おけるコントロールロジック回路１４から書き込み回路
１３に書き込み禁止の信号を出力する。
【００５４】
【発明の効果】以上説明したように、本発明によればプ
ロテクト機能を使用すること無く同等の機能を実現する
ことができユーザはいかなる負荷も必要としない。
ロテクト機能を使用すること無く同等の機能を実現する
ことができユーザはいかなる負荷も必要としない。
【００５５】また、書き込まれたデータはユーザが同一
メモリアレイに上書き命令を行ってもＩＣが書き込み操
作を中止するためメモリに対するセキュリティ向上を容
易に実現し、使い勝手を向上させることができる。
メモリアレイに上書き命令を行ってもＩＣが書き込み操
作を中止するためメモリに対するセキュリティ向上を容
易に実現し、使い勝手を向上させることができる。
【００５６】また、パスワード認証回路によりセキュリ
ティーを向上させることができ、更にパスワード認証用
クロックを可変させることによりパスワード認証ビット
を増やすことなく、一層セキュリティーを向上させるこ
とができる。
ティーを向上させることができ、更にパスワード認証用
クロックを可変させることによりパスワード認証ビット
を増やすことなく、一層セキュリティーを向上させるこ
とができる。
【図１】本発明の実施形態１に掛かるメモリ回路の回路
構成を示す図である。
構成を示す図である。
【図２】従来の１バイトメモリ回路の回路構成を示す図
である。
である。
【図３】本発明の実施形態１に係る回路の回路構成を示
す図である。
す図である。
【図４】本発明の実施形態２に係るパスワード認証回路
の回路構成を示す図である。
の回路構成を示す図である。
１０ ユーザメモリ領域
１１ 書込情報格納メモリ領域
１２ 読み出し回路
１３ 書き込み回路
１４ コントロールロジック
１５ 入力インターフェース
１６ モードデコードロジック
１７ アドレスデコーダ
２０、３０ センスライン
２１、３１ ビットライン
２２、３２ バイトセレクトトランジスタ
２３、３３ セレクトゲートトランジスタ
２４、３４ メモリセル（ユーザメモリ）
２５、３５ ワードライン
３６ ビットライン
３７ セレクトゲートトランジスタ
３８ メモリセル（書込情報格納メモリ）
４０ 外部クロック入力インターフェース
４１ パスワードデータ入力インターフェース
４２ クロック設定データ保持回路
４３ クロック生成回路
４４ パスワード認証回路
４５ パスワードデータ保持回路
４６ パスワード認証用クロック
４７ クロック設定データコントロール端子
４８ パスワードデータコントロール端子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金子 哲也
千葉県千葉市美浜区中瀬１丁目８番地 セ
イコーインスツルメンツ株式会社内
Ｆターム(参考） 5B017 AA02 BA04 BA05 CA12
5B025 AA01 AC01 AD04 AD13 AD14
AE08 AE10
Claims (16)
- 【請求項１】 電気的に書き込みや消去が可能な半導体
記憶装置において、 ユーザが任意のデータを書き込むことができるユーザメ
モリと、前記ユーザメモリにデータ書き込みの有無の情
報を格納する書込情報格納メモリと、 前記ユーザメモリや前記書込情報格納メモリのデータを
読み出す読み出し回路と、 前記ユーザメモリや前記書込情報格納メモリにデータ書
き込みを行う書き込み回路と、 読み出された前記書込情報格納メモリのデータからユー
ザの書き込み命令を実行するかを解析するコントロール
ロジック回路と、を有し、 前記書込情報格納メモリのデータが、既に書き込み有り
の場合には、前記コントロールロジック回路が書き込み
禁止の信号を前記書き込み回路に出力することを特徴と
する半導体記憶装置。 - 【請求項２】 ユーザがユーザメモリにデータを書き込
むためにＩＣに備えられた入力インターフェースを介し
て所定の書き込み命令を行った際、データの書き込みを
行うユーザメモリに対応した冗長のメモリからデータを
読み出し、前記ユーザメモリへの書き込みの有無を判断
し既に書き込みを行っていた場合ユーザが行った書き込
み命令を中止しユーザエリアに格納されているメモリデ
ータを保持する事を特徴とする請求項１に記載の半導体
記憶装置。 - 【請求項３】 ユーザがユーザメモリにデータを書き込
むためにＩＣに備えられた入力インターフェースを介し
て所定の書き込み命令を行った際、データの書き込みを
行うユーザメモリに対応した冗長のメモリに書き込みを
行った情報をＩＣが自動的に書き込む動作を行うことを
特徴とする請求項１に記載の半導体記憶装置。 - 【請求項４】 前記ユーザメモリへのデータ書き込み有
無情報を格納するメモリは不揮発性であり、電源電圧の
開閉に関わらず格納した情報を保持する事を特徴とする
請求項１に記載の半導体記憶装置。 - 【請求項５】 前記のユーザメモリへのデータ書き込み
有無情報を格納するメモリは揮発性であり、電源を落と
すと格納した情報は初期化され、電源投入後からのユー
ザメモリへの書き込み有無情報を保持する事を特徴とす
る請求項１に記載の半導体記憶装置。 - 【請求項６】 前記のユーザメモリへのデータ書き込み
有無情報を格納するメモリにはユーザが任意のデータを
書き込むことができず、前記メモリの情報を初期化する
目的などのために前記メモリに書き込みを行うためには
所定の命令を入力インターフェースを介して行うことで
前記メモリに書き込みを行うことができる請求項１に記
載の半導体記憶装置。 - 【請求項７】 前述のユーザメモリにデータを書き込ん
だ回数情報を格納するメモリにはユーザが任意のデータ
を書き込むことができ、ユーザメモリとしても使用する
ことができる請求項１に記載の半導体記憶装置。 - 【請求項８】 １ビットまたは複数ビットのユーザメモ
リで構成されるバイト内に１ビットの冗長メモリを配置
したバイト構造にして１回の書き込み動作でユーザメモ
リと前記ユーザメモリへの書き込み有無情報を前記冗長
メモリに同時に書き込むことが出来ることを特徴とする
請求項１に記載の半導体記憶装置。 - 【請求項９】 前記コントロールロジック回路は、 入力インターフェースから入力されたパスワードと前記
コントロールロジック回路内に保持されたパスワードと
を認証するパスワード認証回路を有することを特徴とす
る請求項１に記載の半導体記憶装置。 - 【請求項１０】 前記コントロールロジック回路は、 パスワード認証に使用するクロックを基本クロックから
生成するクロック発生回路を有しており、 前記パスワード認証に使用するクロックの周波数をクロ
ック設定データ保持回路により可変とすることを特徴と
する請求項９に記載の半導体記憶装置。 - 【請求項１１】 前記パスワード認証においてクロック
の周波数を設定するクロック設定データは不揮発性であ
り、電源電圧の開閉に関わらずクロック設定データを保
持する事を特徴とする請求項９に記載の半導体記憶装
置。 - 【請求項１２】 前記パスワード認証においてクロック
の周波数を設定するクロック設定データは揮発性であ
り、電源を落とすと格納した情報は初期化され、電源投
入後からのクロック設定データを保持する事を特徴とす
る請求項９に記載の半導体記憶装置。 - 【請求項１３】 前記パスワード認証においてクロック
の周波数を設定するクロック設定データは外部端子より
設定する事を特徴とする請求項９に記載の半導体記憶装
置。 - 【請求項１４】 前記パスワード認証において入力され
たパスワードと比較する認証用パスワードデータは不揮
発性であり、電源電圧の開閉に関わらず格納した情報を
保持する事を特徴とする請求項９に記載の半導体記憶装
置。 - 【請求項１５】 前記パスワード認証において入力され
たパスワードと比較する認証用パスワードデータは揮発
性であり、電源を落とすと格納した情報は初期化され、
電源投入後からのクロック設定データを保持する事を特
徴とする請求項９に記載の半導体記憶装置。 - 【請求項１６】 前記パスワード認証において入力され
たパスワードと比較する認証用パスワードデータは外部
端子より設定する事を特徴とする請求項９に記載の半導
体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096827A JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
| TW091110267A TW550807B (en) | 2001-05-31 | 2002-05-16 | Semiconductor memory device |
| US10/153,509 US6886087B2 (en) | 2001-05-31 | 2002-05-22 | Semiconductor memory device |
| CNB021216320A CN1316504C (zh) | 2001-05-31 | 2002-05-31 | 半导体存储器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-165315 | 2001-05-31 | ||
| JP2001165315 | 2001-05-31 | ||
| JP2002096827A JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051195A true JP2003051195A (ja) | 2003-02-21 |
| JP4064703B2 JP4064703B2 (ja) | 2008-03-19 |
Family
ID=26616138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096827A Expired - Fee Related JP4064703B2 (ja) | 2001-05-31 | 2002-03-29 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6886087B2 (ja) |
| JP (1) | JP4064703B2 (ja) |
| CN (1) | CN1316504C (ja) |
| TW (1) | TW550807B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024012A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 非接触ｉｃ記録媒体、記録媒体管理プログラムおよび記録媒体管理方法 |
| JP2007012180A (ja) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | 半導体記憶装置 |
| JP2011076595A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| JP2021520021A (ja) * | 2018-04-23 | 2021-08-12 | マイクロン テクノロジー，インク． | 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003331241A (ja) * | 2002-05-09 | 2003-11-21 | Fujitsu Ltd | メモリデバイス及びその制御方法 |
| JP2004206821A (ja) * | 2002-12-26 | 2004-07-22 | Seiko Instruments Inc | 半導体記憶装置 |
| JP4045506B2 (ja) * | 2004-01-21 | 2008-02-13 | セイコーエプソン株式会社 | 積層型半導体記憶装置 |
| FR3039922B1 (fr) * | 2015-08-06 | 2018-02-02 | Stmicroelectronics (Rousset) Sas | Procede d'ecriture dans une memoire du type eeprom et dispositif de memoire correspondant |
| US10446248B1 (en) | 2018-04-23 | 2019-10-15 | Micron Technology, Inc. | Non-volatile memory devices and systems with read-only memory features and methods for operating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4398269A (en) * | 1981-07-23 | 1983-08-09 | Sperry Corporation | MNOS Over-write protection circuitry |
| JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
| US5048085A (en) * | 1989-10-06 | 1991-09-10 | International Business Machines Corporation | Transaction system security method and apparatus |
| US5184481A (en) * | 1992-06-24 | 1993-02-09 | Jewelry Corporation Of America, Inc. | Hoop jewelry having ornamental member suspended within the hoop, and method of making same |
| US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
| US6681304B1 (en) * | 2000-06-30 | 2004-01-20 | Intel Corporation | Method and device for providing hidden storage in non-volatile memory |
-
2002
- 2002-03-29 JP JP2002096827A patent/JP4064703B2/ja not_active Expired - Fee Related
- 2002-05-16 TW TW091110267A patent/TW550807B/zh not_active IP Right Cessation
- 2002-05-22 US US10/153,509 patent/US6886087B2/en not_active Expired - Lifetime
- 2002-05-31 CN CNB021216320A patent/CN1316504C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024012A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 非接触ｉｃ記録媒体、記録媒体管理プログラムおよび記録媒体管理方法 |
| JP2007012180A (ja) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | 半導体記憶装置 |
| JP2011076595A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| US8825943B2 (en) | 2009-09-02 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method the same |
| JP2021520021A (ja) * | 2018-04-23 | 2021-08-12 | マイクロン テクノロジー，インク． | 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020184458A1 (en) | 2002-12-05 |
| JP4064703B2 (ja) | 2008-03-19 |
| TW550807B (en) | 2003-09-01 |
| US6886087B2 (en) | 2005-04-26 |
| CN1389873A (zh) | 2003-01-08 |
| CN1316504C (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| US6522581B2 (en) | Semiconductor storage device | |
| US7031188B2 (en) | Memory system having flash memory where a one-time programmable block is included | |
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| JPH11110293A (ja) | 不揮発性メモリ制御回路 | |
| JPH10228422A (ja) | デ−タ処理装置 | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JPH05282882A (ja) | 不揮発性半導体メモリ | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JP2001319484A (ja) | 不揮発性半導体記憶装置 | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JP2001109666A (ja) | 不揮発性半導体記憶装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JP2002288999A (ja) | 半導体メモリ | |
| JP3197865B2 (ja) | マイクロコンピュータ | |
| KR20200131749A (ko) | 반도체 장치 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| US20040246781A1 (en) | Permanent master block lock in a memory device | |
| JP2833621B2 (ja) | 不揮発性記憶装置 | |
| US7159124B2 (en) | Non-volatile semiconductor memory that prevents unauthorized reading | |
| KR100309463B1 (ko) | 특정 어드레스의 메모리 블록 프로텍션 회로 | |
| US7079429B2 (en) | Semiconductor memory device | |
| JPH05134928A (ja) | メモリ装置 | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |