JP2011076595A - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2011076595A JP2011076595A JP2010188440A JP2010188440A JP2011076595A JP 2011076595 A JP2011076595 A JP 2011076595A JP 2010188440 A JP2010188440 A JP 2010188440A JP 2010188440 A JP2010188440 A JP 2010188440A JP 2011076595 A JP2011076595 A JP 2011076595A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- information
- data
- control circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/17—Embedded application
- G06F2212/178—Electronic token or RFID
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】制御回路とOTPメモリを有する半導体装置において、メモリには、少なくとも追記書き込み防止セクタと情報セクタを有し、追記書き込み防止セクタに追記書き込み防止用のデータが書き込まれ、追記書き込み防止セクタと電気的に接続されている情報セクタに情報が書き込まれると、情報が書き込まれた情報セクタに追記書き込みができなくなる。
【選択図】図3
Description
本実施の形態では、本発明の一態様の無線通信によりデータの交信が可能な半導体装置の構成について説明する。
本実施の形態では、実施の形態1とは別の構成である本発明の一態様の無線通信によりデータの交信が可能な半導体装置の構成について説明する。
本実施の形態では、RFIDタグで本発明の一態様の半導体装置を使用した際の構成および動作について説明する。
本実施の形態では、RFIDタグで本発明の一態様の半導体装置を使用した際の、より詳細な動作について説明する。
本実施の形態では、RFIDタグで本発明の一態様の半導体装置を使用した際の、より詳細な動作について説明する。
本実施の形態では、アンチヒューズ型のOTPメモリを具備する半導体記憶装置を具備する半導体装置の製造方法について、図14乃至図18を用いて以下に説明する。ここでは、同一基板上に論理回路部1550と、半導体記憶回路部1552と、アンテナ部1554と、を設けた半導体装置を製造する本実施の形態を示す。論理回路部1550は薄膜トランジスタを用いた回路が集積される。半導体記憶回路部1552は複数の薄膜トランジスタ及びアンチヒューズ型のメモリ素子によりメモリセルが構成される。なお、便宜上、論理回路部1550を構成する2つの薄膜トランジスタ、半導体記憶回路部1552を構成する1つの薄膜トランジスタ及び1つのメモリ素子、並びにアンテナ部1554を構成する1つの容量及び1つの薄膜トランジスタの断面図を示している。なお本実施の形態における断面図に示す各素子は、構造を明確に記すために、誇張した縮尺により表記する場合がある。
本実施の形態では、本発明の一態様の半導体装置の使用例について説明する。
204 入力回路
205 定電圧を生成する回路
206 制御回路
207 OTPまたはライトワンスメモリ
300 RFIDタグ
301 アンテナ
310 半導体集積回路
320 入力回路
330 定電圧を生成する回路
340 復調回路
350 変調回路
370 制御回路
380 メモリ
410 信号出力制御回路
420 CRC回路
430 メモリ
800 半導体装置
3030 制御用端末
3010 通信器
3020 アンテナユニット
Claims (12)
- 制御回路と、入力回路と、一回書き込みが可能な第1及び第2のメモリとを有し、
前記第1のメモリは、複数のビットを有する第1のセクタを有し、
前記第2のメモリは、複数のビットを有する第2のセクタを有し、
前記第1のセクタと前記第2のセクタとは、前記制御回路を介して電気的に接続され、
前記制御回路は、前記入力回路から第1の情報が入力され、前記制御回路は、前記第1の情報が保持され、
前記制御回路によって、前記第1のセクタにデータが保持されているか判断され、
前記第1のセクタに前記データが保持されている場合において、
前記第2のセクタは、前記制御回路から前記第1の情報が入力されず、前記第2のセクタは、前記第1の情報が保持されない、
前記第1のセクタに前記データが保持されていない場合において、
前記第2のセクタは、前記制御回路から前記第1の情報が入力され、前記第2のセクタは、前記第1の情報を保持され、
前記第1のセクタは、前記制御回路から前記データが入力され、前記第1のセクタは、前記データが保持されることを特徴とする半導体装置。 - 制御回路と、入力回路と、一回書き込みが可能なメモリとを有し、
前記メモリは、複数のビットを有する第1及び第2のセクタとを有し、
前記第1のセクタと前記第2のセクタとは、前記制御回路を介して電気的に接続され、
前記制御回路は、前記入力回路から第1の情報が入力され、前記制御回路は、前記第1の情報が保持され、
前記制御回路によって、前記第1のセクタにデータが保持されているか判断され、
前記第1のセクタに前記データが保持されている場合において、
前記第2のセクタは、前記制御回路から前記第1の情報が入力されず、前記第2のセクタは、前記第1の情報が保持されない、
前記第1のセクタに前記データが保持されていない場合において、
前記第2のセクタは、前記制御回路から前記第1の情報が入力され、前記第2のセクタは、前記第1の情報を保持され、
前記第1のセクタは、前記制御回路から前記データが入力され、前記第1のセクタは、前記データが保持されることを特徴とする半導体装置。 - 制御回路と、入力回路と、一回書き込みが可能な第1乃至第3のメモリとを有し、
前記第1のメモリは、複数のビットを有する第1のセクタを有し、
前記第2のメモリは、複数のビットを有する第2のセクタを有し、
前記第3のメモリは、複数のビットを有する第3のセクタを有し、
前記第1のセクタと前記第2のセクタと前記第3のセクタとは、前記制御回路を介してそれぞれ電気的に接続され、
前記制御回路は、前記入力回路から第1の情報が入力され、前記制御回路は、前記第1の情報が保持され、
前記制御回路によって、前記第1のセクタに第1のデータが保持されていないか判断され、かつ、前記第3のセクタに第2のデータが保持されていないか判断され、
前記第1のセクタに前記第1のデータが保持されており、かつ、前記第3のセクタに前記第2のデータが保持されている場合において、
前記第2のセクタは、前記制御回路から前記第1の情報と等価な第2の情報が入力されず、前記第2のセクタは、前記第2の情報が保持されない、
前記第1のセクタに前記第1のデータが保持されておらず、かつ、前記第3のセクタに前記第2のデータが保持されていない場合において、
前記第1のセクタは、前記制御回路から前記第1のデータが入力され、前記第1のセクタは、前記第1のデータが保持され、
前記第2のセクタは、前記制御回路から前記第2も情報が入力され、前記第2のセクタは、前記第2の情報が保持され、
前記制御回路によって、前記第1の情報と前記第2の情報とが比較され、
前記第1の情報と前記第2の情報とが一致していない場合において、
前記第1の情報と前記第2の情報とが一致するまで、前記制御回路により、前記第2のセクタへの前記第2の情報の入力と、前記第1の情報と前記第2の情報との比較と、が繰り返され、
前記第1の情報と前記第2の情報とが一致している場合において、
前記制御回路から前記第3のセクタに前記第2のデータが入力され、前記第3の情報は、前記第3のセクタによって保持されることを特徴とする半導体装置。 - 入力回路と、制御回路と、一回書き込みが可能なメモリとを有し、
前記メモリは、複数のビットを有する第1乃至第3のセクタを有し、
前記第1のセクタと前記第2のセクタと前記第3のセクタとは、前記制御回路を介してそれぞれ電気的に接続され、
前記制御回路は、前記入力回路から第1の情報が入力され、前記制御回路は、前記第1の情報が保持され、
前記制御回路によって、前記第1のセクタに第1のデータが保持されていないか判断され、かつ、前記第3のセクタに第2のデータが保持されていないか判断され、
前記第1のセクタに前記第1のデータが保持されており、かつ、前記第3のセクタに前記第2のデータが保持されている場合において、
前記第2のセクタは、前記制御回路から第2の情報が入力されず、前記第2のセクタは、前記第2の情報が保持されない、
前記第1のセクタに前記第1のデータが保持されておらず、かつ、前記第3のセクタに前記第2のデータが保持されていない場合において、
前記第1のセクタは、前記制御回路から前記第1のデータが入力され、前記第1のセクタは、前記第1のデータが保持され、
前記第2のセクタは、前記制御回路から前記第2の情報が入力され、前記第2のセクタは、前記第2の情報が保持され、
前記制御回路によって、前記第1の情報と前記第2の情報とが比較され、
前記第1の情報と前記第2の情報とが一致していない場合において、
前記第1の情報と前記第2の情報とが一致するまで、前記制御回路により、前記第2のセクタへの前記第2の情報の入力と、前記第1の情報と前記第2の情報との比較と、が繰り返され、
前記第1の情報と前記第2の情報とが一致している場合において、
前記制御回路から前記第3のセクタに前記第2のデータが入力され、前記第2のデータは、前記第3のセクタによって保持されることを特徴とする半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記メモリはOTPメモリ又はライトワンスメモリであることを特徴とする半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記情報が保持されると、前記セクタには、物理的変化が与えられないことを特徴とする半導体装置。 - 制御回路と、入力回路と、一回書き込みが可能な第1及び第2のメモリとを有し、
前記第1のメモリは、複数のビットを有する第1のセクタを有し、
前記第2のメモリは、複数のビットを有する第2のセクタを有し、
前記第1のセクタと前記第2のセクタとは、前記制御回路を介して電気的に接続されている半導体装置の駆動方法であって、
前記入力回路は、前記制御回路へ第1の情報を入力し、前記制御回路は、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタがデータを保持しているか判断し、
前記第1のセクタが前記データを保持している場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力せず、前記第2のセクタは、前記第1の情報を保持しない、
前記第1のセクタが前記データを保持していない場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力し、前記第2のセクタは、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタに前記データを入力し、前記第1のセクタは、前記第2の情報を保持することを特徴とする半導体装置の駆動方法。 - 制御回路と、入力回路と、一回書き込みが可能なメモリとを有し、
前記メモリは、複数のビットを有する第1及び第2のセクタとを有し、
前記第1のセクタと前記第2のセクタとは、前記制御回路を介して電気的に接続されている半導体装置の駆動方法であって、
前記入力回路は、前記制御回路へ第1の情報を入力し、前記制御回路は、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタがデータを保持しているか判断し、
前記第1のセクタが前記データを保持している場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力せず、前記第2のセクタは、前記第1の情報を保持しない、
前記第1のセクタが前記データを保持していない場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力し、前記第2のセクタは、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタに前記データを入力し、前記第1のセクタは、前記データを保持することを特徴とする半導体装置の駆動方法。 - 制御回路と、入力回路と、一回書き込みが可能な第1乃至第3のメモリとを有し、
前記第1のメモリは、複数のビットを有する第1のセクタを有し、
前記第2のメモリは、複数のビットを有する第2のセクタを有し、
前記第3のメモリは、複数のビットを有する第3のセクタを有し、
前記第1のセクタと前記第2のセクタと前記第3のセクタとは、前記制御回路を介してそれぞれ電気的に接続されている半導体装置の駆動方法であって、
前記入力回路は、前記制御回路に第1の情報を入力し、前記制御回路は、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタが第1のデータを保持していないか判断し、かつ、前記第3のセクタが第2のデータを保持していないか判断し、
前記第1のセクタが前記第1のデータを保持しており、かつ、前記第3のセクタが前記第2のデータを保持している場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力せず、前記第2のセクタは、前記第1の情報を保持しない、
前記第1のセクタが第1のデータを保持しておらず、かつ、前記第3のセクタが前記第2のデータを保持していない場合において、
前記制御回路は、前記第1のセクタに前記第1のデータを入力し、前記第1のセクタは、前記第1のデータを保持し、
前記制御回路は、前記第2のセクタに前記第2の情報を入力し、前記第2のセクタは、前記第2の情報を保持し、
前記制御回路は、前記第1の情報と前記第2の情報を比較し、
前記第1の情報と前記第2の情報が一致していない場合において、
前記第1の情報と前記第2の情報が一致するまで、前記制御回路による、前記第2のセクタへの前記第2の情報を入力と、前記第1の情報と前記第2の情報との比較と、を繰り返し、
前記第1の情報と前記第2の情報が一致している場合において、
前記制御回路は、前記第3のセクタに第2のデータを入力し、前記第3のセクタは、前記第2のデータを保持することを特徴とする半導体装置の駆動方法。 - 入力回路と、制御回路と、一回書き込みが可能なメモリとを有し、
前記メモリは、複数のビットを有する第1乃至第3のセクタを有し
前記第1のセクタと前記第2のセクタと前記第3のセクタとは、前記制御回路を介してそれぞれ電気的に接続されている半導体装置の駆動方法であって、
前記入力回路は、前記制御回路に第1の情報を入力し、前記制御回路は、前記第1の情報を保持し、
前記制御回路は、前記第1のセクタが第1のデータを保持していないか判断し、かつ、前記第3のセクタが第2のデータを保持していないか判断し、
前記第1のセクタが前記第1のデータを保持しており、かつ、前記第3のセクタが前記第2のデータを保持している場合において、
前記制御回路は、前記第1の情報を前記第2のセクタに入力せず、前記第2のセクタは、前記第1の情報を保持しない、
前記第1のセクタが第1のデータを保持しておらず、かつ、前記第3のセクタが前記第2のデータを保持していない場合において、
前記制御回路は、前記第1のセクタに前記第1のデータを入力し、前記第1のセクタは、前記第1のデータを保持し、
前記制御回路は、前記第2のセクタに前記第2の情報を入力し、前記第2のセクタは、前記第2の情報を保持し、
前記制御回路は、前記第1の情報と前記第2の情報を比較し、
前記第1の情報と前記第2の情報が一致していない場合において、
前記第1の情報と前記第2の情報が一致するまで、前記制御回路による、前記第2のセクタへの前記第2の情報を入力と、前記第1の情報と前記第2の情報との比較と、を繰り返し、
前記第1の情報と前記第2の情報が一致している場合において、
前記制御回路は、前記第3のセクタに第2のデータを入力し、前記第3のセクタは、前記第2のデータを保持することを特徴とする半導体装置の駆動方法。 - 請求項7乃至請求項10のいずれか一において、
前記メモリはOTPメモリ又はライトワンスメモリであることを特徴とする半導体装置の駆動方法。 - 請求項7乃至請求項10のいずれか一において、
前記情報を保持すると、前記セクタには、物理的変化が起きないことを特徴とする半導体装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188440A JP5524767B2 (ja) | 2009-09-02 | 2010-08-25 | 半導体装置及びその駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009202672 | 2009-09-02 | ||
JP2009202672 | 2009-09-02 | ||
JP2010188440A JP5524767B2 (ja) | 2009-09-02 | 2010-08-25 | 半導体装置及びその駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081024A Division JP5714740B2 (ja) | 2009-09-02 | 2014-04-10 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011076595A true JP2011076595A (ja) | 2011-04-14 |
JP2011076595A5 JP2011076595A5 (ja) | 2013-10-03 |
JP5524767B2 JP5524767B2 (ja) | 2014-06-18 |
Family
ID=43626528
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010188440A Expired - Fee Related JP5524767B2 (ja) | 2009-09-02 | 2010-08-25 | 半導体装置及びその駆動方法 |
JP2014081024A Expired - Fee Related JP5714740B2 (ja) | 2009-09-02 | 2014-04-10 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081024A Expired - Fee Related JP5714740B2 (ja) | 2009-09-02 | 2014-04-10 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8825943B2 (ja) |
JP (2) | JP5524767B2 (ja) |
KR (1) | KR101737772B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104572477A (zh) * | 2013-10-18 | 2015-04-29 | 镇江鼎拓科技信息有限公司 | 一种获取frid卡远距离射频数据方法 |
US10149135B1 (en) * | 2017-05-30 | 2018-12-04 | Illinois Tool Works Inc. | Methods and apparatuses for wireless communication with a brush |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6143387A (ja) * | 1984-08-08 | 1986-03-01 | Toppan Printing Co Ltd | Icカ−ドの情報処理方法 |
JPS63229542A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 電子カ−ド |
JPH05266681A (ja) * | 1992-03-18 | 1993-10-15 | Sharp Corp | Eeprom |
JPH09231329A (ja) * | 1996-02-28 | 1997-09-05 | Dainippon Printing Co Ltd | メモリカード |
JPH11259359A (ja) * | 1998-03-11 | 1999-09-24 | Kokusai Electric Co Ltd | ワンタイムromアクセス方法 |
JP2003051195A (ja) * | 2001-05-31 | 2003-02-21 | Seiko Instruments Inc | 半導体記憶装置 |
JP2006024012A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 非接触ic記録媒体、記録媒体管理プログラムおよび記録媒体管理方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6073243A (en) * | 1997-02-03 | 2000-06-06 | Intel Corporation | Block locking and passcode scheme for flash memory |
US6731536B1 (en) * | 2001-03-05 | 2004-05-04 | Advanced Micro Devices, Inc. | Password and dynamic protection of flash memory data |
US7000063B2 (en) * | 2001-10-05 | 2006-02-14 | Matrix Semiconductor, Inc. | Write-many memory device and method for limiting a number of writes to the write-many memory device |
JP3915514B2 (ja) * | 2002-01-10 | 2007-05-16 | 凸版印刷株式会社 | Icカード |
US7009883B2 (en) * | 2003-02-27 | 2006-03-07 | Broadcom Corporation | Automatic programming time selection for one time programmable memory |
JP4652087B2 (ja) * | 2004-03-11 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2006155237A (ja) | 2004-11-29 | 2006-06-15 | Ic Brains Co Ltd | ライトワンス機能付きicタグ |
US8032727B2 (en) * | 2004-07-23 | 2011-10-04 | Broadcom Corporation | Method and system for locking OTP memory bits after programming |
US7239552B2 (en) * | 2004-09-02 | 2007-07-03 | Micron Technology, Inc. | Non-volatile one time programmable memory |
JP4519599B2 (ja) | 2004-10-07 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP1886261B1 (en) | 2005-05-31 | 2011-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7719872B2 (en) * | 2005-12-28 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Write-once nonvolatile memory with redundancy capability |
US8375189B2 (en) * | 2005-12-30 | 2013-02-12 | Intel Corporation | Configuring levels of program/erase protection in flash devices |
CA2649002C (en) * | 2006-12-22 | 2010-04-20 | Sidense Corp. | A program verify method for otp memories |
US20090119444A1 (en) * | 2007-11-01 | 2009-05-07 | Zerog Wireless, Inc., Delaware Corporation | Multiple write cycle memory using redundant addressing |
US8275927B2 (en) * | 2007-12-31 | 2012-09-25 | Sandisk 3D Llc | Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method |
US8417902B2 (en) * | 2008-08-05 | 2013-04-09 | Atmel Corporation | One-time-programmable memory emulation |
-
2010
- 2010-08-25 JP JP2010188440A patent/JP5524767B2/ja not_active Expired - Fee Related
- 2010-08-31 KR KR1020100084740A patent/KR101737772B1/ko active IP Right Grant
- 2010-08-31 US US12/872,254 patent/US8825943B2/en not_active Expired - Fee Related
-
2014
- 2014-04-10 JP JP2014081024A patent/JP5714740B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6143387A (ja) * | 1984-08-08 | 1986-03-01 | Toppan Printing Co Ltd | Icカ−ドの情報処理方法 |
JPS63229542A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 電子カ−ド |
JPH05266681A (ja) * | 1992-03-18 | 1993-10-15 | Sharp Corp | Eeprom |
JPH09231329A (ja) * | 1996-02-28 | 1997-09-05 | Dainippon Printing Co Ltd | メモリカード |
JPH11259359A (ja) * | 1998-03-11 | 1999-09-24 | Kokusai Electric Co Ltd | ワンタイムromアクセス方法 |
JP2003051195A (ja) * | 2001-05-31 | 2003-02-21 | Seiko Instruments Inc | 半導体記憶装置 |
JP2006024012A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 非接触ic記録媒体、記録媒体管理プログラムおよび記録媒体管理方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101737772B1 (ko) | 2017-05-19 |
JP5714740B2 (ja) | 2015-05-07 |
US8825943B2 (en) | 2014-09-02 |
JP5524767B2 (ja) | 2014-06-18 |
KR20110025119A (ko) | 2011-03-09 |
JP2014146370A (ja) | 2014-08-14 |
US20110055463A1 (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5519219B2 (ja) | 半導体装置 | |
US7736958B2 (en) | Method for manufacturing semiconductor device | |
US8278663B2 (en) | Paper including semiconductor device and manufacturing method thereof | |
JP5376706B2 (ja) | 半導体装置の作製方法 | |
US7808098B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI442513B (zh) | 半導體裝置的製造方法 | |
JP4860160B2 (ja) | 半導体装置 | |
KR101427083B1 (ko) | 기억장치 및 반도체 장치 | |
CN101803008A (zh) | 半导体装置及其制造方法 | |
JP5296360B2 (ja) | 半導体装置およびその作製方法 | |
US8964489B2 (en) | Semiconductor memory device capable of optimizing an operation time of a boosting circuit during a writing period | |
JP5714740B2 (ja) | 半導体装置 | |
CN101194276B (zh) | 半导体器件 | |
US8205801B2 (en) | Semiconductor device having wireless communication function | |
JP2010079984A (ja) | 半導体記憶装置の駆動方法 | |
JP2010198693A (ja) | Otpメモリの検査方法、otpメモリの作製方法、otpメモリ、および半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |