CN101803008A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101803008A
CN101803008A CN200880025658A CN200880025658A CN101803008A CN 101803008 A CN101803008 A CN 101803008A CN 200880025658 A CN200880025658 A CN 200880025658A CN 200880025658 A CN200880025658 A CN 200880025658A CN 101803008 A CN101803008 A CN 101803008A
Authority
CN
China
Prior art keywords
semiconductor device
resin
layer
sealant
corpus fibrosum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880025658A
Other languages
English (en)
Other versions
CN101803008B (zh
Inventor
青木智幸
鹤目卓也
安达广树
堀越望
大谷久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101803008A publication Critical patent/CN101803008A/zh
Application granted granted Critical
Publication of CN101803008B publication Critical patent/CN101803008B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

形成分离层、以及包括薄膜晶体管的半导体元件层；形成与半导体元件层电连接的导电树脂；在半导体元件层和导电树脂上形成包含纤维体及有机树脂层的第一密封层；在第一密封层、半导体元件层及分离层中形成槽；将液体滴落在槽中以将分离层和半导体元件层分离；通过去除导电树脂上的第一密封层，形成开口部；将第一密封层及半导体元件层的组分割成芯片；将芯片接合到在基材上形成的天线；以及以覆盖天线及芯片的方式形成包含纤维体及有机树脂层的第二密封层。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
目前，无线芯片、传感器等各种装置的薄型化在产品小型化上成为重要因素。其技术及使用范围急速扩大。由于这些薄型化了的各种装置具有一定程度的柔性，因此可以将所述装置安装在具有弯曲表面的物品上。
于是，已提出了如下技术：通过将形成在玻璃衬底上的包括薄膜晶体管的元件层从衬底分离并转印到例如塑料薄膜等其他基材上，从而制造半导体装置。
例如，专利文件1(日本专利申请公开2004-78991号公报)公开了一种半导体装置，其中将尺寸小于等于0.5mm的半导体芯片埋入纸张或膜状的介质中，来改善对弯曲及集中的负荷的耐受性。
发明内容
然而，在半导体装置具有安装在芯片中的内置(片上(on-chip))天线的情况下，存在如下问题：天线尺寸小，因此通信距离变短。此外，在将为纸张或膜介质设置的天线连接到芯片来制造半导体装置的情况下，若芯片的尺寸小，则产生通信错误。
因此，优选扩大芯片本身的尺寸，以便防止通信错误及通信距离的减短。但是当芯片的面积增大时，转印到塑料膜等上的半导体装置因来自外部的局部压力产生裂缝，而导致工作错误。
例如，当在半导体装置表面的塑料片或纸张上用书写材料写字时，书写压力施加到半导体装置，导致半导体装置损坏的问题。
优选在半导体装置的表面上设置保护材料，以保护半导体装置。但是，设置保护材料使半导体装置的整体厚度由于保护材料的厚度而加厚。另外，设置保护材料附加地需要形成保护材料的步骤，从而使制造时间及制造成本增大。
鉴于上述问题，本发明的目的在于高成品率地制造一种不被来自外部的局部压力破坏的可靠性高的半导体装置。本发明的目的还在于减少制造步骤及制造成本。
在本发明中，设置通过将有机树脂浸渗到有机化合物或无机化合物的纤维体中而形成的结构体(也称为密封层)，并进行热压接合，以制造其中通过将有机树脂浸渗到有机化合物或无机化合物的纤维体中而形成的密封层被固定于设置有半导体元件的层的半导体装置。
另外，减少了与密封层接合的层的数且由此减少制造步骤及制造成本。
本发明涉及如下半导体装置的制造方法。
本发明的一个特征是一种半导体装置的制造方法，包括如下步骤：在衬底上形成分离层、以及包括薄膜晶体管的半导体元件层；在所述衬底上形成与所述半导体元件层电连接的导电树脂；在所述半导体元件层和所述导电树脂上形成包含第一纤维体及第一有机树脂层的第一密封层；在所述第一密封层、所述半导体元件层及所述分离层中形成槽；通过将液体滴落在所述槽中，以物理方式分离所述分离层和所述半导体元件层；去除所述导电树脂层上的所述第一密封层以形成开口部；将所述第一密封层及所述半导体元件层的组分割成芯片；将所述芯片接合到在基材上形成的天线；以及以覆盖所述天线及所述芯片的方式形成包含第二纤维体及第二有机树脂层的第二密封层。
在本发明中，在所述纤维体中，捆束了有机化合物或无机化合物的多个单线的经纱及纬纱可以稠密地交织在一起。
在本发明中，所述纤维体可以是织布或无纺布。
在本发明中，所述纤维体可以包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维或碳纤维。
在本发明中，所述有机树脂可以包括热固性树脂、热塑性树脂或UV固化性树脂。
在本发明中，所述热固性树脂可以是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂。
在本发明中，所述热塑性树脂可以是聚苯醚树脂、聚醚酰亚胺树脂、或氟树脂。
在本发明中，所述天线可以包含银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、和铝(Al)中的至少一种。
在本发明中，所述液体可以包括水、醇、碳酸水中的一种。
在本发明中，所述开口部可以通过照射激光束来去除所述导电树脂上的所述密封层而形成。
在本发明中，所述激光束的波长可以位于紫外区域、可见光区域或红外区域。
在本发明中，通过使用将有机树脂浸渗到有机化合物或无机化合物的纤维体中而形成的结构体，可以高成品率地制造不容易被来自外部的局部压力损坏的可靠性高的半导体装置。
另外，通过使用碳纤维作为纤维体而使该纤维体导电，可以减少半导体装置的静电放电。
再者，通过在有机树脂或纤维体的线束内分散碳粒子，可以防止半导体装置被静电破坏。尤其是，通过在半导体装置的下方设置分散有碳粒子的有机树脂或纤维体，可以更有效地减少半导体装置中的静电放电。
根据本发明，可以获得减少了制造步骤及制造成本的半导体装置。
附图说明
在附图中：
图1A至1E是示出本发明的半导体装置的制造方法的截面图；
图2A至2E是示出本发明的半导体装置的制造方法的截面图；
图3A至3D均是示出本发明的半导体装置的制造方法的截面图；
图4A和4B均是示出本发明的纤维体的俯视图；
图5A至5D是示出本发明的半导体装置的制造方法的截面图；
图6是示出本发明的半导体装置的制造方法的截面图；
图7A和7B是示出本发明的半导体装置的制造方法的截面图；
图8A和8B是示出本发明的半导体装置的制造方法的截面图；
图9是说明本发明的半导体装置的应用例子的框图；
图10A至10E均是说明本发明的半导体装置的应用例子的图；
图11A和11E均是说明可以应用本发明的半导体装置的电子设备的图；
图12A至12D是示出本发明的半导体装置的制造方法的截面图；
图13A至13E是示出本发明的半导体装置的制造方法的截面图；
图14A至14C是示出本发明的半导体装置的制造方法的截面图；
图15A和15B均是示出本发明的半导体装置的制造方法的截面图；
图16A和16B均是示出本发明的半导体装置的制造方法的截面图；
图17是示出本发明的半导体装置的制造方法的截面图；
图18A和18B是示出本发明的半导体装置的制造方法的截面图；
图19是示出本发明的半导体装置的制造方法的截面图；
图20A和20B是示出本发明的半导体装置的制造方法的截面图；
图21是示出本发明的半导体装置的制造方法的截面图；
图22A和22B是示出本发明的半导体装置的制造方法的截面图；
图23是示出本发明的半导体装置的制造方法的截面图；
图24是示出本发明的半导体装置的制造方法的截面图；
图25A至25C是示出本发明的半导体装置的制造方法的截面图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。注意，所属技术领域的技术人员可以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意，在以下所示的附图中，使用同一附图标记表示同一部分或具有同样功能的部分，并省略其重复说明。
实施方式1
下面，参照图1A至1E、图2A至2E、图3A至图3D、图4A和4B、图5A至5D、及图6说明本实施方式。
首先，在衬底301上形成分离层302，然后在分离层302上形成半导体元件层303(参照图1A)。
作为衬底301，可以使用玻璃衬底、石英衬底、陶瓷衬底、在至少一个表面上形成有绝缘层的金属衬底、有机树脂衬底等。在本实施方式中，使用玻璃衬底作为衬底301。
分离层302通过利用溅射法、等离子体CVD法、涂布法、印刷法等，并使用30nm至200nm厚的由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)以及硅(Si)中的元素、含这些元素中的任一元素为主要成分的合金材料、或含这些元素中的任一元素为主要成分的化合物材料构成的层，以单层或多层的叠层结构而形成。含有硅的层的结晶结构可以为非晶、微晶、多晶中的任意一种。注意，在本实施方式中，涂布法是指将溶液排放到被处理物上来形成膜的方法，其范畴包括例如旋涂法及液滴排放法。此外，液滴排放法是指将包含微粒的组合物的液滴经微细的孔排放而形成预定形状的图案的方法。
在分离层302是单层结构的情况下，优选形成包含钨、钼、或钨和钼的混合物的层。或者，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层或者包含钨和钼的混合物的氧化物或氧氮化物的层。注意，钨和钼的混合物例如相当于钨和钼的合金。
在分离层302是叠层结构的情况下，优选形成金属层作为第一层，形成金属氧化物层作为第二层。典型地，形成包含钨、钼、或钨和钼的混合物的层作为第一层的金属层。形成包含如下材料的层作为第二层：钨、钼、或钨和钼的混合物的氧化物；钨、钼、或钨和钼的混合物的氮化物；钨、钼、或钨和钼的混合物的氧氮化物；或者钨、钼、或钨和钼的混合物的氮氧化物。
在形成以金属层为第一层并以金属氧化物层为第二层的叠层结构作为分离层302的情况下，可以如下形成该叠层结构：形成包含钨的层作为金属层，并在其上形成由氧化物构成的绝缘层，从而在包含钨的层和绝缘层的界面处形成包含钨的氧化物的层作为金属氧化物层。并且，也可以通过对金属层的表面进行热氧化处理、氧等离子体处理、使用诸如臭氧水等氧化力强的溶液的处理等来形成金属氧化物层。
钨的氧化物的例子包括WO2、W2O5、W4O11和WO3。
虽然在上述工序中，与衬底301接触地形成了分离层302，但是本发明不局限于该工序。也可以与衬底301接触地形成作为基底层的绝缘层，并可以与该绝缘层接触地形成分离层302。在本实施方式中，通过溅射法形成厚度为30nm至70nm的钨层作为分离层302。
半导体元件层303的厚度优选为1μm至10μm，更优选为1μm至5μm。在半导体元件层303具有上述厚度的情况下，可以形成能够弯曲的半导体装置。另外，半导体装置的上表面的面积优选为大于等于4mm2，更优选为大于等于9mm2。
作为半导体元件层303的一个例子，图3A示出在绝缘层56上的包括薄膜晶体管52a及52b的元件层51。
薄膜晶体管52a及52b由具有源区、漏区和沟道形成区域的半导体层53a及53b、栅极绝缘层54、和栅电极55a及55b构成。
以覆盖薄膜晶体管52a及52b的方式形成有层间绝缘膜41及42。另外，在层间绝缘膜42上形成与半导体层53a及53b中的源区及漏区接触的布线57a、57b、58a及58b。另外，还形成层间绝缘膜43。
具有这样的元件层51的半导体装置的典型例子，可以举出进行其他装置的控制及数据的计算、处理的微处理器(MPU)。MPU具有CPU、主存储器、控制器、接口、I/O端口等，它们均可以由薄膜晶体管、电阻器、电容器、布线等构成。
在形成具有存储元件62及薄膜晶体管52b的元件层61作为半导体元件层303的情况下，可以制造存储装置作为半导体装置。
存储元件62的例子包括：具有浮栅或电荷积蓄层的非易失性存储元件；薄膜晶体管及与其连接的电容器；薄膜晶体管及与其连接且具有铁电层的电容器；以及一对电极之间夹有有机化合物层的有机存储元件等。
图3B所示的存储元件62是包括半导体层53a、隧道绝缘层64、浮栅电极63、控制绝缘层65、以及控制栅电极55a的非易失性存储元件。
具有这样的元件层61的半导体装置的例子包括诸如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、闪存等的存储装置。
作为半导体元件层303，图3C示出形成具有二极管72及薄膜晶体管52b的元件层71的例子。
图3C所示的二极管72包括用作第一电极的布线58b、受光部73、以及第二电极74。受光部可以利用包含非晶硅或结晶硅的半导体层构成。这种半导体层的典型例子包括：硅层、硅锗层或碳化硅层；或上述层的PN结层或PIN结层。
作为具有这样的元件层71的半导体装置，可以制造光传感器、图像传感器、太阳能电池等。二极管72的例子包括使用非晶硅或多晶硅的PN二极管、PIN二极管、雪崩二极管、肖特基二极管等。
在形成具有薄膜晶体管52a及52b、连接到薄膜晶体管52a及薄膜晶体管52b的半导体层的源区及漏区的布线82、以及电连接到布线82的电极83的元件层81作为半导体元件层303的情况下，作为半导体装置，可以制造能够无线地收发信息的ID标签、IC标签、RF(射频)标签、无线标签、电子标签、RFID(射频识别)标签、IC卡、ID卡等(下面表示为RFID)(参照图3D)。
在形成半导体元件层303之后，在半导体元件层303上形成与布线57a、布线58a、布线57b、以及布线58b电连接的导电树脂304(参照图1B)。作为导电树脂304，可以使用：银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、和铝(Al)等中的至少一种，即任何一种或更多种的金属粒子；卤化银的微粒子；或者分散性纳米粒子。在本实施方式中，作为导电树脂304，通过丝网印刷法形成包含银的树脂，然后在大气气氛中以300℃进行30分钟的固化。
接着，在半导体元件层303及导电树脂304上形成包含纤维体113及有机树脂层114的密封层305(参照图1C)。
纤维体113是使用有机化合物或无机化合物的高强度纤维的织布或无纺布。高强度纤维具体为拉伸弹性模量高的纤维或者杨氏模量高的纤维。高强度纤维的典型例子包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维和碳纤维。作为玻璃纤维，可以采用使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。注意，纤维体113可以由一种上述高强度纤维形成，也可以由多种上述高强度纤维形成。
在使用碳纤维作为纤维体113而使纤维体113具有导电性的情况下，可以抑制静电放电。
此外，纤维体113也可以由将纤维(单线)的束(下面称为纤维线束)用作经纱及纬纱而编织的织布、或将多种纤维线束以随机的方式或沿一个方向堆积而获得的无纺布构成。当采用织布时，可以适当地使用平纹织物、斜纹织物、缎纹织物等。
纤维线束的截面可以是圆形或椭圆形。作为纤维线束，也可以使用通过高压水流、以液体为介质的高频振荡、连续超声波的振荡、辊的压力等实施了开纤加工的纤维线束。实施了开纤加工的纤维线束的宽度大，厚度方向的单线数较小，并且截面为椭圆形或平面状。此外，通过使用松捻线作为纤维线束，纤维线束容易扁平化，而使纤维线束的截面形状成为椭圆形或平面状。如上所述，通过使用截面为椭圆形或平面状的纤维线束，可以使纤维体113减薄。因此，可以使密封层305减薄，从而可以制造薄型的半导体装置。纤维线束的直径优选为4μm至400μm，更优选为4μm至200μm，但是在理论上纤维线束的直径可以更小。此外，纤维线束的厚度优选为4μm至20μm，但是在理论上可以更细，且取决于纤维的材料。
图4A和4B均是示出纤维体113为将纤维线束用作经纱及纬纱而编织的织布的俯视图。
如图4A所示，在纤维体113中编织有具有一定间隔的经纱113a及具有一定间隔的纬纱113b。这种纤维体具有不存在经纱113a及纬纱113b的区域(称为方平网眼(basket hole)113c)。这种纤维体113还用有机树脂浸渗，从而可以提高纤维体113及元件层之间的附着力。
如图4B所示，纤维体113也可以是经纱113a及纬纱113b的密度高且方平网眼113c的比例低的纤维体。典型地，方平网眼113c的面积优选比受到局部压力的部分的面积小，并且优选地，方平网眼113c的形状为边长为0.01mm至0.2mm的矩形。当纤维体113的方平网眼113c的面积这样小时，即使被前端尖细的构件(典型地是钢笔或铅笔等书写材料)压，也可以通过纤维体113整体吸收该压力。
另外，也可以对纤维实施表面处理，以便提高有机树脂对纤维线束内部的渗透率。表面处理的例子包括：用来使纤维表面活性化的电晕放电处理、等离子体放电处理等；以及使用硅烷偶联剂、钛酸酯偶联剂的表面处理。
作为浸渗到纤维体113中且密封半导体元件层303表面的有机树脂层114，可以使用：诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等的热固性树脂；诸如聚苯醚树脂、聚醚酰亚胺树脂或氟树脂等的热塑性树脂；上述热塑性树脂及上述热固性树脂中的多种；UV固化性树脂；或塑性有机树脂。通过使用上述有机树脂，可以通过热处理将纤维体113固定到半导体元件层303上。注意，有机树脂层114的玻璃转化温度越高，有机树脂层114就越不容易因局部压力而损坏，所以是理想的。
另外，密封层305的厚度优选为10μm至100μm，更优选为10μm至30μm。通过使用上述厚度的结构体，可以制造薄且能够弯曲的半导体装置。
可以将高导热性填料分散在有机树脂层114或纤维体113的纤维线束中。高导热性填料的例子包括：氮化铝、氮化硼、氮化硅、氧化铝等；以及银、铜等的金属粒子。通过在有机树脂或纤维线束中含有高导热性填料，容易将元件层中产生的热量释放到外部。所以能够抑制半导体装置的蓄热，而可以减少半导体装置的损坏。
或者，可以将碳粒子分散在有机树脂层114或纤维体113的纤维线束中。尤其是在半导体元件层303包括薄膜晶体管(Thin FilmTransistor，TFT)的情况下，通过在TFT下方设置具有分散了碳粒子的有机树脂层114或纤维体113的密封层305，可以防止TFT被静电破坏。
图5A示出使用图3A所示的元件层51作为半导体元件层303时的截面图。在图5A中，纤维体113是使用其截面为椭圆形的纤维线束以平纹织物形成的织布。另外，薄膜晶体管52a及52b大于纤维体113的纤维线束，但是有时会有薄膜晶体管52a及52b小于纤维体113的纤维线束的情况。
另外，导电树脂304与布线57a、布线57b、布线58a、以及布线58b电连接。
在本实施方式中，为了将密封层305固定至半导体元件层303，在将密封层305设置在半导体元件层303上之后进行第一加压步骤及第二加压步骤。
首先，进行第一加压步骤(真空加压步骤)，以去除进入密封层305和半导体元件层303之间的气泡并临时固定密封层305。在本实施方式中，通过在真空气氛中以30分钟将温度从室温上升到100℃来进行第一加压步骤。
接着，进行第二加压步骤，以将密封层305均匀地固定于半导体元件层303。在本实施方式中，作为第二加压步骤，在0.3MPa的压力下以15分钟将温度保持为135℃，然后使温度上升到195℃并保持60分钟。
接着，如图1D所示，通过利用激光束照射或用有刃工具切割密封层305、半导体元件层303及分离层302，以形成槽306。
作为为了形成槽306而照射的激光束，优选使用具有能够被构成分离层302、半导体元件层303或密封层305的层中的任一层吸收的波长的激光束。典型地，适当地选择紫外区域、可见光区域或红外区域的激光束来照射。
作为能够发射这样的激光束的激光器，可以使用如下的任一激光发射器：诸如KrF、ArF或XeCl激光器的准分子激光器；诸如He、He-Cd、Ar、He-Ne、HF或CO2激光器的气体激光器；掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的使用诸如YAG、GdVO4、YVO4、YLF或YAlO3的晶体的晶体激光器、玻璃激光器、红宝石激光器等的固体激光器；或诸如GaN、GaAs、GaAlAs或InGaAsP激光器的半导体激光器。注意，在使用固体激光器时，优选适当地应用其基波至五次谐波。
在使用有刃工具形成槽306的情况下，可以使用切割刀等作为该有刃工具。
在本实施方式中，使用UV激光形成槽306。图5B示出在使用图3A所示的元件层51作为半导体元件层303时的截面图。
接着，如图1D所示，将液体滴落在槽306中，通过物理方法将分离层302和半导体元件层303彼此分离。该物理方法指的是动力学方法或机械方法，例如改变某种动力学能量(机械能量)的方法。该方法典型的是施加机械力(例如，用人的手或夹握工具分离的处理，或者使辊转动的同时进行分离的处理)。此时，如果在密封层305的表面上设置可通过光或热而分离的粘接片，则更容易进行分离。可以通过上述机械方法或手工方法接合粘接片。注意，若在粘接片和密封层305之间进入气泡，则会在转置时引起分离缺陷，因此应该防止气泡进入粘接片和密封层305之间。
在本实施方式中，作为液体使用水，例如纯水，通过在密封层305上使辊307旋转，将半导体元件层303、导电树脂304、密封层305转置在辊307上(参照图1E)。
可以使用任何液体，只要该液体具有挥发性且不损坏分离层302。通过添加液体，可以抑制在之后的分离步骤中发生的静电，并可以防止由静电导致的芯片损坏。因此，可以使用任何液体，只要该液体具有一定程度的绝缘性且不会对半导体元件层303产生不利影响。
例如，除了纯水以外，还可以使用：如乙醇的醇、碳酸水等中的任何一种或它们的混合物；或包含至少一种上述液体的液体。另外，在本实施方式中，使用直径为300mm的橡胶质辊作为辊307。
在将液体滴落在槽306中来将分离层302和半导体元件层303彼此分离的情况下，可以防止在分离时发生的静电，并可以抑制对半导体元件层303的损伤。因此，工作成品率显著地提高。
接着，去除导电树脂304上的密封层305来形成开口部312，以实现半导体元件层303和外部的电连接。通过对密封层305照射激光束313，去除密封层305(参照图2A)。
典型地，激光束313可以适当地从紫外区域、可见光区域或红外区域的激光束中选择。
作为能够发射这样的激光束313的激光器，可以使用如下的任一激光器：诸如KrF、ArF或XeCl激光器的准分子激光器；诸如He、He-Cd、Ar、He-Ne、HF或CO2激光器的气体激光器；掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的使用诸如YAG、GdVO4、YVO4、YLF、YAlO3晶体的晶体激光器、玻璃激光器、红宝石激光器等的固体激光器；或诸如GaN、GaAs、GaAlAs或InGaAsP激光器的半导体激光器。注意，在使用固体激光器时，优选适当地应用其基波至五次谐波。
在本实施方式中，通过使用波长为355nm的YAG激光器的激光束313对每个导电树脂304照射狭缝尺寸为150μm平方(□)的激光束9次，以去除密封层305并形成开口部312。
在本实施方式中，由于激光束313照射到形成有导电树脂304的区域上的密封层305，所以激光束313被导电树脂304遮挡，从而激光束313不能到达半导体元件层303。就是说，激光束313不能照射到半导体元件层303，因此可以抑制半导体元件层303的损伤。
注意，即使激光束313照射到导电树脂304上的密封层305，也不能完全去除密封层305，从而纤维体113残留在开口部312中。在之后的步骤中，将导电粘合剂315形成在开口部312中。由于在开口部312中残留有纤维体113，所以导电粘合剂315被更坚固地粘合，这样物理强度可以得到提高。因此，对弯曲的耐受性可以提高。
接着，通过对密封层305及半导体元件层303照射激光束，形成槽314。使用槽314，将密封层305及半导体元件层303的组分割成芯片321(参照图2B)。
在本实施方式中，使用UV激光束作为激光束来形成槽314。密封层305及半导体元件层303被分割之前的尺寸为120mm×100mm，在被分割之后形成的芯片321的尺寸为10mm×10mm。
另外，图5C示出使用图3A所示的元件层51作为半导体元件层303时的截面图。
在分割成各芯片321之后，在开口部312中形成与导电树脂304电连接的导电粘合剂315，并在没有设置导电粘合剂315的密封层305表面上形成粘合剂316(参照图2C)。在本实施方式中，使用包含银的导电粘合剂作为导电粘合剂315。图5D示出使用图3A所示的元件层51作为半导体元件层303时的截面图。
接着，在衬底318上形成外部天线317。
天线317通过采用液滴排放法(喷墨法、分配器法等)在衬底318上排放具有银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、铝(Al)等金属粒子中的至少一种(即一种或更多种)的液滴或浆料，并进行干燥和焙烧来形成。通过采用液滴排放法形成天线，可以缩减形成天线的工序数，从而还可以相应地缩减天线的制造成本。
或者，也可以使用丝网印刷法形成天线317。在使用丝网印刷法的情况下，作为天线317的材料，选择性地印刷将粒径为数nm至数十μm的导电性粒子溶解或分散于有机树脂中而得到的导电性浆料。作为导电性粒子，可以使用：银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、铝(Al)等金属粒子中的至少一种(即一种或更多种；卤化银的微粒；或分散性纳米粒子。此外，对于包含在导电性浆料中的有机树脂，可以使用选自起到金属粒子的粘合剂、溶剂、分散剂或涂覆材料的作用的有机树脂的一种或更多种有机树脂。典型地，可以采用诸如环氧树脂、有机硅树脂等的有机树脂。
又或，除了丝网印刷法之外，天线317还可以使用凹版印刷等形成，也可以采用镀覆法、溅射法等用导电性材料来形成。
在本实施方式中，通过使用铜镀覆法形成天线317。
作为衬底318，既可使用膜或纸等，又可使用其结构与密封层305相同的密封层。在使用膜作为衬底318的情况下，可以使用芳族聚酰胺膜、聚萘二甲酸乙二醇酯(PEN)膜、聚对苯二甲酸乙二醇酯(PET)膜或聚醚砜(PES)膜等的有机膜。
通过使用粘合剂316将芯片321接合到天线317(参照图2D)。半导体元件层303通过导电树脂304及导电粘合剂315电连接到天线317。
在本实施方式中，使用芳族聚酰胺膜作为衬底318。
接着，以覆盖芯片321及天线317的方式将密封层323接合到芯片321及天线317(参照图2E)。在本实施方式中，使用其结构与密封层305相同的密封层作为密封层323(参照图6)。就是说，使用将有机树脂325浸渗到纤维体324中的密封层323。
在本发明中，通过在半导体元件层303上形成密封层305，并在不面向密封层305的面(即没有形成导电树脂304的面)上形成密封层323，可以制造耐压性高且减少了制造步骤的半导体装置。
另外，密封层323中的有机树脂层325接合于天线317和芯片321的间隙以及芯片321的截面，因此附着力得到提高。
如上所述，可以获得本实施方式的半导体装置。根据本实施方式，可以通过较少的制造步骤形成耐受来自外部的压力的密封层。由于通过本实施方式中的步骤而获得的半导体装置包括将有机树脂浸渗到纤维体中的密封层，所以可以高成品率地制造不容易被来自外部的局部压力损坏的可靠性高的半导体装置。
[实施方式2]
在本实施方式中，参照图7A和7B、图8A和8B说明通过与实施方式1不同的制造方法形成密封层的例子。
首先，按照实施方式1进行直到形成导电树脂304的制造步骤(参照图1A和1B)。然后，在半导体元件层303上设置纤维体113(参照图7A)。
接着，在纤维体113及半导体元件层303上形成有机树脂层114。此时，用有机树脂层114中的有机树脂浸渗纤维体113。就是说，纤维体113包含在有机树脂层114中。由此，纤维体113和有机树脂层114之间的附着力增大。
接着，对有机树脂层114进行加热来使有机树脂层114中的有机树脂塑化或固化。注意，当有机树脂是塑性有机树脂时，在此之后通过冷却到室温使塑化了的有机树脂固化。或者，在有机树脂是UV固化树脂的情况下，通过进行UV照射来实现固化。
因此，如图7B所示，形成浸渗到纤维体113中且固定于半导体元件层303的一个表面的有机树脂层114。注意，固定于半导体元件层303的一个表面的有机树脂层114及纤维体113用作密封层305。由此，可以得到与图1B所示的结构相似的结构。
然后，进行图1D至1E、图2A至2D的步骤。
接着，在芯片321及天线317的表面上设置纤维体324(参照图8A)。与密封层305相似，通过用有机树脂层325中的有机树脂浸渗纤维体324并进行固化处理，以获得密封层323(参照图8B)。由此，可以得到与图2E所示的结构相似的结构。
根据本实施方式，可以通过较少的制造步骤形成对来自外部的压力耐受力高的密封层。
在本实施方式中，可以改变有机树脂层114或325的厚度，由此还可以改变密封层305或323的厚度。例如，可以获得其厚度比实施方式1的密封层305或323薄的密封层305或323。因此，可以减少半导体装置的整体厚度。
[实施方式3]
在本实施方式中，说明本发明的半导体装置的应用例。在本实施方式中，作为半导体装置的应用例之一，将说明RFID。
首先，将说明应用了本发明的半导体装置的RFID 501的电路结构例。图9示出RFID 501的电路框图。
图9所示的RFID 501的规格符合国际标准ISO15693，是邻近(vicinity)型，其通信信号频率为13.56MHz。此外，信息接收只响应数据读出指令，发送的数据传输频率大约为13kHz，并采用曼彻斯特代码作为数据编码格式。
RFID 501的电路部412大致分为电源部460和信号处理部461。电源部460具有整流电路462和存储电容器463。此外，电源部460可以设置有当从天线411接收过量的电力时用来保护内部电路的保护电路部(也称为限幅器电路)和用来控制是否使保护电路部工作的保护电路控制电路部。通过设置该电路部，可以防止在例如RFID和通信设备的通信距离非常短的情况下因RFID接收大量电力而产生的故障。从而可以实现RFID的可靠性的提高。即，可以使RFID正常工作，而不产生RFID内部的元件的退化以及RFID本身的损坏。
电路部412形成在实施方式1和2所说明的芯片321内。
注意，在本实施方式中的通信设备可以具有与RFID以无线通信收发信息的装置。通信设备的例子包括：读取信息的阅读器；具备读取功能和写入功能的读写器；以及具有读取功能和写入功能中的至少一种功能的手机、计算机等。
整流电路462对天线411所接收的载波进行整流而生成直流电压。存储电容器463使整流电路462所生成的直流电压平滑。将电源部460中所生成的直流电压作为电源电压供应到信号处理部461中的各电路。
信号处理部461具有解调电路464、时钟生成/校正电路465、识别/判定电路466、存储器控制器467、掩模ROM468、编码电路469以及调制电路470。
解调电路464是对天线411所接收的信号进行解调的电路。所接收的信号由解调电路464解调并输入到时钟生成/校正电路465和识别/判定电路466。
时钟生成/校正电路465生成信号处理部461的工作所需要的时钟信号，且还具有校正该时钟信号的功能。例如，时钟生成/校正电路465具有电压控制振荡电路(以下称为VCO(Voltage ControlledOscillator)电路)，以VCO电路的输出为反馈信号来进行与所供应的信号的相位比较，利用负反馈调整输出信号，以使所输入的信号与反馈信号具有一定的相位。
识别/判定电路466识别并判定指令代码。识别/判定电路466所识别并判定的指令代码是帧结束(EOF；end of frame)信号、帧开始(SOF；start of frame)信号、标记、命令代码、掩模长度(mask length)、掩模值(mask value)等。此外，识别/判定电路466还具有辨别发送信息错误的循环冗余校验(CRC；cyclic redundancy check)功能。
存储器控制器467根据识别/判定电路466处理所得的信号来从掩模ROM 468读取数据。掩模ROM468中存储有ID等。通过在RFID上安装掩模ROM 468，构成不能进行数据的复制和改变的只读RFID501。通过将这种读取专用RFID501嵌入到纸张中，可以提供防伪的纸张。
编码电路469对存储器控制器467从掩模ROM468读取的数据进行编码。调制电路470调制被编码的数据。调制电路470调制所得的数据从天线411作为载波发送。
接着，将示出RFID的使用例。本发明的RFID可以使用于各种纸张介质及膜介质上。尤其，本发明的RFID可以使用于被要求防伪的各种纸张介质。所述纸张介质的例子包括纸币、户籍誊本、居民证、护照、执照、身份证、会员证、鉴定书、挂号证、月票、票据、支票、提单、船货票据、仓库票据、股票、债券、商品券、票、抵押票据等。
此外，由于通过实施本发明，可以使纸张介质以及膜介质具有除纸张介质在视觉上所显示的信息以外的大量信息。因此通过将本发明的RFID应用于商品标贴等，可以实现商品管理的电子系统化或商品的防盗。下面，将参照图10A至10E说明根据本发明的纸张的使用例。
图10A示出包括嵌入有本发明的RFID501的纸张的不记名债券511的一例。不记名债券511的类别包括邮票、票、入场券、商品券、图书券、文具券、啤酒券、米券、各种礼品券、各种优惠券等，然而不局限于此。此外，图10B示出包括嵌入有本发明的RFID501的纸张的证书512(例如，居民证、户籍誊本等)的一例。
图10C为将本发明的RFID应用于标贴的一例。在标贴台纸(分离纸)513上形成由嵌入有RFID501的纸张构成的标贴(ID密封片)514。标贴514放置在盒子515内。在标贴514上印刷有与该商品或服务有关的信息(商品名、品牌、商标、商标权人、销售商或制造商)。而且，由于RFID501存储有该商品(或者商品种类)唯一的ID号码，因此可以容易掌握伪造或商标权、专利权等知识产权的侵犯、不公平竞争等违法行为。RFID501可以预先输入在商品容器或标贴上无法全部标明的大量信息，例如商品产地、销售地、质量、原材料、功效、用途、数量、形状、价格、生产方法、使用方法、生产日期、使用期限、食用期限、操作说明以及与商品有关的知识产权信息等。因此，交易人和消费者可以通过简单的通信设备来获取这些信息。此外，生产者可以容易地改写或擦除信息等，但是交易人或消费者无法改写或擦除信息等。
图10D示出由嵌入有RFID501的纸张或膜构成的标签516。由嵌入有RFID501的纸张或膜构成的标签516可以比使用塑料框体的现有的ID标签更廉价地制造。图10E为将本发明的RFID用于封面的书籍517，该封面嵌入有RFID501。
通过预先将装有作为本发明的半导体装置的一例的RFID的标贴514或标签516与商品接合，可以使商品管理变得容易。例如，在商品被盗的情况下，可以通过跟踪商品的路径，可以迅速找出犯人。以这种方式，通过使用本发明的RFID作为ID标签，可以进行从该商品的原材料和产地、制造及加工、流通直到销售等的履历管理和跟踪查询。即，可以实现商品的可追溯性(traceability)。另外，通过本发明，可以比现在更低成本地实现商品的可追溯性管理系统。
作为本发明的半导体装置的一例的RFID不容易被局部压力损坏。因此，具有作为本发明的半导体装置的一例的RFID的纸张介质以及膜介质在贴附及设置等处理中可弯曲，而使工作效率得到提高。另外，因为可以在具有作为本发明的半导体装置的一例的RFID的纸张介质以及膜介质上用书写材料记入信息，所以RFID的使用范围广。
[实施方式4]
在本实施方式中，下面说明设置有实施方式3的RFID的电子设备。
设置有实施方式3的RFID的电子设备的例子包括：诸如摄像机和数字照相机的相机、护目镜型显示器(头戴显示器)、导航系统、音频再现装置(车载音响、组合音响等)、计算机、游戏机、便携式信息终端(例如，移动计算机、手机、便携式游戏机或电子书阅读器等)、设置有记录介质的图像再现装置(具体是指再现DVD(数字通用盘)等记录介质的内容且具备可显示所再现的图像的显示器的装置)等。图11A至11E示出这些电子设备的具体例子。
图11A和11B示出数字照相机。图11B示出图11A的背面。该数字照相机包括框体2111、显示部2112、透镜2113、操作键2114、快门按钮2115等。框体2111内部设置有具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2116。
图11C示出手机，它是便携式终端的一个典型例子。该手机包括框体2121、显示部2122、操作键2123、光传感器2124等。在手机的内部设置有具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2125。
图11D示出数字播放器，它是音频设备的一个代表例子。图11D所示的数字播放器包括主体2130，显示部2131，具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2132，操作部2133，耳机2134等。
图11E示出电子书阅读器(也称为电子纸)。该电子书阅读器包括主体2141，显示部2142，操作键2143，具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2144。此外，既可在主体2141中内置调制解调器，也可采用能够无线地收发信息的结构。
如上所述那样，本发明的半导体装置的应用范围非常广泛，可以使用于其他电子设备。
[实施方式5]
在本实施方式中，说明其结构与实施方式1至2不同的半导体装置。另外，也可以将本实施方式的半导体装置应用于实施方式3及4。
下面，参照图12A至12D、图13A至13E、图14A至14C、图15A和15B、图16A和16B、图17、图18A和18B、图19、图20A和20B、图21、图22A和22B、图23和图24说明本实施方式的半导体装置及其制造方法。
首先，在具有分离层601的衬底600(参照图12A)上形成绝缘膜602、以及具有下层基底膜603a及上层基底膜603b的基底膜603(参照图12B)。
衬底600及分离层601可以分别使用与衬底301相似的材料、与分离层302相似的材料构成，在本实施方式中，使用玻璃衬底作为衬底600，并使用钨层作为分离层601。
绝缘膜602可以是：氧化硅膜、包含氮的氧化硅膜、氮化硅膜、包含氧的氮化硅膜中的任何一种；或两种或更多种上述膜的叠层膜。在本实施方式中，形成包含氮的氧化硅膜作为绝缘膜602。
作为基底膜603，使用氧化硅膜、包含氮的氧化硅膜、氮化硅膜、包含氧的氮化硅膜中的两种以上的叠层膜。在本实施方式中，形成包含氧的氮化硅膜作为下层基底膜603a，并形成包含氮的氧化硅膜作为上层基底膜603b。
接着，在基底膜603上形成半导体膜，并蚀刻以形成岛状半导体膜611及612(参照图12C)。
然后，以覆盖基底膜603、岛状半导体膜611及612的方式形成栅极绝缘膜607(参照图12D)。
栅极绝缘膜607可以使用：氧化硅膜、包含氮的氧化硅膜、氮化硅膜、包含氧的氮化硅膜中的任何一种；或两种或更多种上述膜的叠层膜。在本实施方式中，形成包含氮的氧化硅膜作为栅极绝缘膜607。
隔着栅极绝缘膜607在岛状半导体膜611上形成栅电极613，而且隔着栅极绝缘膜607在岛状半导体膜612上形成栅电极614。在本实施方式中，使用氮化钽膜和钨膜的叠层膜作为栅电极613及栅电极614。
接着，通过以栅电极613及栅电极614为掩模对岛状半导体膜611及612添加赋予一种导电类型的杂质元素，在岛状半导体膜611及612的每一个中形成沟道形成区域、源区及漏区。
作为赋予一种导电类型的杂质元素，可以使用磷(P)、砷(As)作为赋予n型导电性的杂质元素并可以使用硼(B)作为赋予p型导电性的杂质元素。
另外，既可对岛状半导体膜611及612添加赋予相同导电类型的杂质元素，又可对岛状半导体膜611及612添加赋予不同导电类型的杂质元素。
接着，以覆盖基底膜603、栅极绝缘膜607、栅电极613及614的方式形成钝化膜608(参照图13A)。作为钝化膜608，可以使用：氧化硅膜、包含氮的氧化硅膜、氮化硅膜、包含氧的氮化硅膜中的任何一种；或两种或更多种上述膜的叠层膜。在本实施方式中，形成包含氮的氧化硅膜作为钝化膜608。
接着，蚀刻基底膜603、栅极绝缘膜607及钝化膜608(参照图13B)。
接着，以覆盖被蚀刻的基底膜603、栅极绝缘膜607及钝化膜608的方式形成层间绝缘膜609(参照图13C)。在本实施方式中，形成包含氧的氮化硅膜作为层间绝缘膜609。
然后，在层间绝缘膜609上形成层间绝缘膜616(参照图13D)。在本实施方式中，形成包含氮的氧化硅膜作为层间绝缘膜616。
在层间绝缘膜616上形成与岛状半导体膜611的源区及漏区中的一方电连接的电极621、与栅电极613电连接的电极622、以及与岛状半导体膜611的源区及漏区中的另一方电连接的电极623。另外，在层间绝缘膜616上形成与岛状半导体膜612的源区及漏区中的一方电连接的电极625、与栅电极614电连接的电极626、以及与岛状半导体膜612的源区及漏区中的另一方电连接的电极627(参照图13D)。由此，形成薄膜晶体管(Thin Film Transistor(TFT))。
注意，在本实施方式中，电极621至623及电极625至627由钛膜、铝膜、钛膜的三层叠层膜构成。
接着，通过对衬底600及其上的整个叠层结构加热，从层间绝缘膜609释放氢，使岛状半导体膜611及612氢化，由此对岛状半导体膜611及612中的悬空键封端。
接着，以覆盖层间绝缘膜609、层间绝缘膜616、电极621至623及电极625至627的方式形成由氮化硅膜构成的层间绝缘膜631(参照图14A)。
然后，使用有机树脂形成层间绝缘膜632(参照图14B)。在本实施方式中，使用聚酰亚胺作为层间绝缘膜632的材料。在图14B中，层间绝缘膜632在没有形成层间绝缘膜616或基底膜603的区域中具有开口部。该开口部通过蚀刻层间绝缘膜632而形成。只要是在形成下述的钝化膜636之前形成该开口部即可，而不一定必须在图14B的步骤中蚀刻层间绝缘膜632。
在层间绝缘膜632上形成与电极627电连接的天线635(参照图14C)。在本实施方式中，天线635由钛膜和铝膜的叠层膜构成。
接着，以覆盖层间绝缘膜631、层间绝缘膜632、以及天线635的方式形成钝化膜636(参照图15A)。注意，图25A是与图15A相同的图，而图25B是放大由图25A中的虚线围绕的部分的图。图25C是放大钝化膜636的一部分的图。
钝化膜636是下层钝化膜636a、中层钝化膜636b、上层钝化膜636c的叠层膜(参照图25C)。在本实施方式中，形成氮化硅膜作为下层钝化膜636a，形成非晶硅膜作为中层钝化膜636b，并形成氮化硅膜作为上层钝化膜636c。关于中层钝化膜636b的非晶硅膜，既可不添加赋予一种导电类型的杂质元素，又可添加赋予一种导电类型的杂质元素。作为赋予一种导电类型的杂质元素，可以使用磷(P)或砷(As)作为赋予n型导电性的杂质元素，可以使用硼(B)作为赋予p型导电性的杂质元素。
通过使用具有导电性的非晶硅膜形成中层钝化膜636b，可以防止在元件内发生静电放电。
注意，不一定必须形成上层钝化膜636c。
如上所述，形成了层间绝缘膜609、层间绝缘膜631、以及钝化膜636，但是根据需要而可以不形成这些层间绝缘膜中的任何一种。
将不形成层间绝缘膜609的例子、不形成钝化膜636的例子、以及不形成层间绝缘膜631的例子分别示出于图15B、图16A、以及图16B。
在得到图15A和15B、以及图16A和16B中的任一叠层结构之后，在天线635、层间绝缘膜632、层间绝缘膜631、以及钝化膜636上通过加压而接合具有纤维体和有机树脂层的密封层641(参照图17)。
密封层641与密封层305等相似，包含在密封层641中的纤维体与纤维体113相似，并且包含在密封层641中的有机树脂层与有机树脂层114相似。
接着，在密封层641上设置可通过光或热而分离的粘接带642。然后，在粘接带642上使辊645旋转的同时(参照图18A)，将分离层601分离，由此来分离衬底600(参照图18B)。
此时，通过与图1E类似地形成到达衬底600的分离层601的槽并将液体滴落在该槽中，可以更容易分离。
接着，从形成有绝缘膜602的面照射激光646，以在绝缘膜602、层间绝缘膜609、层间绝缘膜631、钝化膜636、以及密封层641的一部分中形成槽647(参照图19)。注意，粘接带642既可在形成槽647之后分离又可在形成槽647之前分离。
然后，以与绝缘膜602接触的方式通过加压来接合具有纤维体和有机树脂层的密封层651(参照图20A)。由此，密封层651中的有机树脂进入槽647。
再者，将激光653照射到在元件和元件之间的区域中设置的相邻的槽647之间的区域(参照图20B)，以分割成芯片(参照图21)。
此外，示出不形成槽647的例子。首先，在得到图18B所示的叠层结构之后，以与绝缘膜602接触的方式设置具有纤维体和有机树脂层的密封层651，并通过加压而接合(参照图22A)。
再者，在元件和元件之间的区域中，照射激光653(参照图22B)，以分割成芯片(参照图23)。
另外，图24所示的半导体装置通过下述步骤而形成。就是说，在得到图18B所示的叠层结构之后，分离粘接带642。接着，向元件和元件之间的区域中照射激光653，以分割成芯片。
再者，在密封层641上，使用导电粘合剂形成与天线635电连接的电极662，并在密封层641上的没有设置电极662的区域中形成粘合剂663。
通过使用以导电粘合剂形成的电极662及粘合剂663，将芯片接合到天线665。接着，以围绕天线665和芯片的方式接合具有纤维体和有机树脂层的密封层666(参照图24)。
在本实施方式中，通过形成由氮化硅膜构成的层间绝缘膜631、钝化膜636，可以抑制杂质的污染，并可以缓和对弯曲的应变。因而可以获得可靠性高的半导体装置。
另外，由于可以以下层基底膜603a、上层基底膜603b、以及层间绝缘膜609围绕TFT，所以可以进一步抑制杂质的污染，而可以获得可靠性更高的半导体装置。
本说明书根据2007年9月7日在日本专利局提交的日本专利申请编号2007-232713而制作，所述申请的全部内容通过引用而包括在本说明书中。

Claims (23)

1.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成分离层、以及包括薄膜晶体管的半导体元件层；
形成与所述半导体元件层电连接的导电树脂；
在所述半导体元件层和所述导电树脂上形成包括第一纤维体及第一有机树脂层的第一密封层；
在所述第一密封层、所述半导体元件层及所述分离层中形成槽；
通过将液体滴落在所述槽中，使所述分离层和所述半导体元件层互相分离；
通过去除所述导电树脂上的所述第一密封层的一部分，形成开口部；
将所述第一密封层及所述半导体元件层分割成芯片；
将所述芯片接合到导电膜；以及
以覆盖所述导电膜及所述芯片的方式形成包括第二纤维体及第二有机树脂层的第二密封层，
其中，所述半导体元件层形成在所述分离层上，
并且，所述第一密封层的所述一部分与所述导电树脂重叠。
2.根据权利要求1所述的半导体装置的制造方法，其中在所述第一纤维体及所述第二纤维体中，每一个都捆束了有机化合物及无机化合物之一的多个单线的经纱及纬纱被稠密地交织在一起。
3.根据权利要求1所述的半导体装置的制造方法，其中所述第一纤维体及所述第二纤维体分别是织布及无纺布之一。
4.根据权利要求1所述的半导体装置的制造方法，其中所述第一纤维体及所述第二纤维体的每一个包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维及碳纤维中的一种。
5.根据权利要求1所述的半导体装置的制造方法，其中所述第一有机树脂层及第二有机树脂层的每一个包括热固性树脂、热塑性树脂及UV固化性树脂中的一种。
6.根据权利要求5所述的半导体装置的制造方法，其中所述热固性树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂及氰酸酯树脂中的一种。
7.根据权利要求5所述的半导体装置的制造方法，其中所述热塑性树脂是聚苯醚树脂、聚醚酰亚胺树脂、及氟树脂中的一种。
8.根据权利要求1所述的半导体装置的制造方法，其中所述天线包括银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、和铝(Al)中的至少一种。
9.根据权利要求1所述的半导体装置的制造方法，其中所述液体包括水、醇、碳酸水中的一种。
10.根据权利要求1所述的半导体装置的制造方法，其中所述开口部通过照射激光束来去除所述导电树脂上的所述第一密封层而形成。
11.根据权利要求10所述的半导体装置的制造方法，其中所述激光束在紫外区域、可见光区域及红外区域之一中。
12.根据权利要求1所述的半导体装置的制造方法，其中所述导电膜是形成在基材上的天线。
13.一种半导体装置，包括：
包括至少一个薄膜晶体管的半导体元件层；
至少一部分地覆盖所述半导体元件层的第一密封层，该第一密封层包括第一纤维体及第一有机树脂层；
与所述半导体元件层接合的导电膜，在所述导电膜和所述半导体元件层之间夹有所述第一密封层；以及
包括第二纤维体及第二有机树脂层的第二密封层，该第二密封层覆盖所述导电膜、所述第一密封层、以及所述半导体元件层，
其中，所述薄膜晶体管电连接到所述导电膜。
14.根据权利要求13所述的半导体装置，其中在所述第一纤维体及所述第二纤维体中，捆束了有机化合物及无机化合物之一的多个单线的每一个的经纱及纬纱被稠密地交织在一起。
15.根据权利要求13所述的半导体装置，其中所述第一纤维体及所述第二纤维体的每一个是织布及无纺布之一。
16.根据权利要求13所述的半导体装置，其中所述第一纤维体及所述第二纤维体的每一个包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维及碳纤维中的一种。
17.根据权利要求13所述的半导体装置，其中所述第一有机树脂层及第二有机树脂层分别包括热固性树脂、热塑性树脂及UV固化性树脂中的一种。
18.根据权利要求17所述的半导体装置，其中所述热固性树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂及氰酸酯树脂中的一种。
19.根据权利要求17所述的半导体装置，其中所述热塑性树脂是聚苯醚树脂、聚醚酰亚胺树脂、及氟树脂中的一种。
20.根据权利要求13所述的半导体装置，其中所述导电膜是形成在基材上的天线。
21.根据权利要求20所述的半导体装置，其中所述天线包括银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、和铝(Al)中的至少一种。
22.根据权利要求13所述的半导体装置，其中使用粘合剂接合所述第一密封层和所述导电膜。
23.根据权利要求13所述的半导体装置，其中所述薄膜晶体管通过导电树脂电连接到所述导电膜。
CN2008800256580A 2007-09-07 2008-08-25 半导体装置及其制造方法 Expired - Fee Related CN101803008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007232713 2007-09-07
JP232713/2007 2007-09-07
PCT/JP2008/065620 WO2009031482A1 (en) 2007-09-07 2008-08-25 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN101803008A true CN101803008A (zh) 2010-08-11
CN101803008B CN101803008B (zh) 2012-11-28

Family

ID=40428799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800256580A Expired - Fee Related CN101803008B (zh) 2007-09-07 2008-08-25 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US8459561B2 (zh)
JP (1) JP5438934B2 (zh)
CN (1) CN101803008B (zh)
TW (1) TWI458027B (zh)
WO (1) WO2009031482A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425391A (zh) * 2013-09-06 2015-03-18 富士电机株式会社 半导体装置及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7804450B2 (en) * 2007-07-20 2010-09-28 Laird Technologies, Inc. Hybrid antenna structure
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038596A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Modulation circuit and semiconductor device including the same
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
KR101732397B1 (ko) * 2009-06-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그의 제작 방법
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
WO2011043305A1 (ja) * 2009-10-05 2011-04-14 帝人ファイバー株式会社 通信用シート構造体および情報管理システム
KR101201720B1 (ko) * 2010-07-29 2012-11-15 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
JP5800258B2 (ja) * 2013-08-20 2015-10-28 大日本印刷株式会社 素子製造方法および素子製造装置
KR102215364B1 (ko) 2013-12-02 2021-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP6510938B2 (ja) 2015-09-10 2019-05-08 川崎重工業株式会社 鉄道車両用台車の電極付き板バネの製造方法
US10290532B2 (en) * 2017-05-19 2019-05-14 Analog Devices Global Forming an isolation barrier in an isolator
JP7070373B2 (ja) 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
CN110293687B (zh) * 2019-06-05 2021-06-08 大连理工大学 一种聚醚酰亚胺多岐管板键合方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP2625654B2 (ja) * 1995-04-28 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP2001044332A (ja) 1999-08-03 2001-02-16 Shinko Electric Ind Co Ltd 半導体装置
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4111116B2 (ja) * 2002-12-05 2008-07-02 株式会社村田製作所 厚膜配線の形成方法及び積層型電子部品の製造方法
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
KR101137797B1 (ko) * 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1918708B (zh) 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
US7381579B2 (en) 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7863154B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4845623B2 (ja) * 2005-07-29 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1920459A4 (en) 2005-08-12 2012-07-25 Semiconductor Energy Lab PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP5352048B2 (ja) * 2005-08-12 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4628912B2 (ja) * 2005-09-09 2011-02-09 信越化学工業株式会社 封止用エポキシ樹脂組成物
JP2007173782A (ja) * 2005-11-23 2007-07-05 Semiconductor Energy Lab Co Ltd レーザ照射装置
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
CN101479747B (zh) 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
US7829440B2 (en) * 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
EP1887497B1 (en) * 2006-08-10 2015-05-27 Fujitsu Limited RFID tag
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425391A (zh) * 2013-09-06 2015-03-18 富士电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2009031482A1 (en) 2009-03-12
CN101803008B (zh) 2012-11-28
TWI458027B (zh) 2014-10-21
US9508619B2 (en) 2016-11-29
US20130270720A1 (en) 2013-10-17
JP2009081426A (ja) 2009-04-16
US8459561B2 (en) 2013-06-11
TW200935528A (en) 2009-08-16
JP5438934B2 (ja) 2014-03-12
US20090065590A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
CN101803008B (zh) 半导体装置及其制造方法
CN101276743B (zh) 半导体装置的制造方法
US7759788B2 (en) Semiconductor device
CN101266953B (zh) 半导体器件及其制造方法
CN101276767B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20200825