CN1918708B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1918708B
CN1918708B CN200580004279XA CN200580004279A CN1918708B CN 1918708 B CN1918708 B CN 1918708B CN 200580004279X A CN200580004279X A CN 200580004279XA CN 200580004279 A CN200580004279 A CN 200580004279A CN 1918708 B CN1918708 B CN 1918708B
Authority
CN
China
Prior art keywords
diaphragm seal
film
integrated circuit
substrate
dielectric films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580004279XA
Other languages
English (en)
Other versions
CN1918708A (zh
Inventor
荒井康行
舘村祐子
神野洋平
秋叶麻衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1918708A publication Critical patent/CN1918708A/zh
Application granted granted Critical
Publication of CN1918708B publication Critical patent/CN1918708B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G06K19/025—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine the material being flexible or adapted for folding, e.g. paper or paper-like materials used in luggage labels, identification tags, forms or identification documents carrying RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本发明的一个目的是提供一种半导体装置，它能够改善半导体元件的可靠性，并提高其机械强度，而不减小电路规模。该半导体装置包括夹在第一和第二密封薄膜之间的集成电路、与该集成电路电连接的天线，该第一密封薄膜夹在基板和该集成电路之间，它包括多个第一绝缘薄膜和夹在其间的至少一个第二绝缘薄膜，该第二密封缘薄膜包括多个第三绝缘薄膜和夹在其间的至少一个第四绝缘薄膜。第二绝缘薄膜的应力比第一绝缘薄膜低，第四绝缘薄膜的应力比第三绝缘薄膜低。第一和第三绝缘薄膜是无机绝缘薄膜。

Description

半导体装置
技术领域
本发明涉及能够通过无线电波进行通信的半导体装置。
背景技术
以ID芯片为代表的能够通过无线电发射和接收诸如识别信息这样的数据的半导体装置在各种领域已经投入实际使用。希望扩展半导体装置作为一类新型的通信和信息终端的市场。ID芯片也被称为无线标签、RFID(射频识别)标签和IC标签。具体而言，包含在半导体基板上形成的天线和集成电路的ID芯片现在已经投入实际使用。
发明内容
ID芯片的可靠性取决于用于该ID芯片的集成电路的半导体元件的可靠性。增加该半导体元件的可靠性允许以简单的环境条件使用该ID芯片，由此扩展了该ID芯片的应用范围。然而，取决于ID芯片使用的环境，发现半导体元件可能受到诸如Na这样的碱金属、碱土金属或湿气的污染。当碱金属、碱土金属或湿气在半导体元件中使用的半导体薄膜中弥散时，半导体元件的特性恶化，且因此，ID芯片的可靠性难以改善。
和磁卡、条形码等相比，ID芯片可以进一步微型化，因此可以期盼该ID芯片的应用范围扩大。而且，取决于所需目的，需要ID芯片粘附到诸如纸张或塑料这样的具有柔性的材料(柔性材料)。然而，和上述磁卡或条形码相比，半导体基板的机械强度低。当在包装材料、证书、纸币、证券等(这些材料都使用柔性材料作为其支撑介质)上形成ID芯片时，存在该ID芯片在使用中受损害的可能性。因此，这种ID芯片是不可行的。
通过缩小ID芯片自身的尺寸，可以一定程度地提高该ID芯片的机械强度。然而，这种情况很难确保电路具有适当的规模，而这会使ID芯片的应用受到限制。这不是优选的。同时，当强调确保足够的电路规模时，不能随意缩小ID芯片的尺寸，所以限制了其机械强度的改善。
在使用半导体基板形成ID芯片的情况下，半导体基板用作阻挡无线电波的导体，因此，还存在这样的缺点：其中，取决于发射无线电波的方向，信号容易被衰减。
鉴于常规技术中的上述问题，本发明的一个目标是提供一种半导体装置，它能增加半导体元件的可靠性并改善机械强度，而不减小电路的规模。
本发明的半导体装置使用TFT(薄膜晶体管)作为其集成电路，该TFT使用电学隔离的半导体薄膜形成。通过堆叠多个绝缘薄膜而形成的薄膜(此后称为密封薄膜)将该集成电路夹在中间。
每个密封薄膜包括由无机材料制成的多个绝缘薄膜(此后称为阻挡薄膜)以及比该阻挡薄膜应力低的绝缘薄膜(此后，称为应力释放薄膜)，该无机材料能够防止诸如Na这样的碱金属或、碱土金属、湿气等进入包括在半导体元件中的半导体薄膜。每个密封薄膜可以包括一个或多个应力释放薄膜，其中在阻挡薄膜之间形成一个或多个应力释放薄膜。
作为可以防止碱金属、碱土金属、湿气等渗透到半导体薄膜的阻挡薄膜，可以使用以氮化硅、氮氧化硅(silicon nitride oxide)等为代表的无机绝缘薄膜。
该集成电路可以在基板上形成。或者，在基板上形成集成电路之后，可以从该基板分离该集成电路，使之粘附到单独准备的柔性基板(或具有柔性的基板)上。本发明的ID芯片可以是包含天线以及集成电路的ID芯片的形式。该集成电路使用天线中产生的交流电压工作。通过调制施加到天线的交流电压，该集成电路可以发送信号到读/写器。天线可以和集成电路一起形成，或可以单独形成，后来使其与集成电路电连接。
例如可以根据如下各种方法实施集成电路的粘附。在高热阻抗基板和集成电路之间形成金属氧化物薄膜，且该金属氧化物薄膜被变弱，从而从基板分离集成电路，使得该集成电路粘附到物体。或者，在高热阻抗基板和集成电路之间提供分离层，通过激光束照射或通过蚀刻去除该分离薄膜，从基板分离集成电路，以便该集成电路粘附到物体。或者，机械地去除或通过使用溶液或气体的蚀刻去除其上形成集成电路的高耐热基板，从而从基板分离集成电路，由此使该集成电路粘附到物体上。
而且，通过将单独形成的集成电路彼此贴附，可以堆叠集成电路，从而增大电路规模或存储器容量。因为和使用半导体基板制造的ID芯片相比，各个集成电路在厚度上极薄，即使多个集成电路堆叠在一起，ID芯片的机械强度仍可以保持在一定程度。可以通过已知的连接方法，例如倒装技术、TAB(带式自动键合)技术和引线接合技术，将堆叠的集成电路彼此连接。
阻挡薄膜的使用可以防止碱金属、碱土金属、湿气等在半导体薄膜弥散，由此改进了半导体元件的可靠性。用于阻挡薄膜的无机绝缘薄膜具有相对大的应力，因此，无机绝缘薄膜的使用可能对半导体元件的特性产生负面影响，例如，迁移率改变。然而，根据本发明，因为采用的密封薄膜包括在阻挡薄膜之间形成的应力释放薄膜，阻挡薄膜的应力减轻，由此防止了半导体元件的特性受到负面影响。
为防止碱金属、碱土金属、湿气等进入半导体薄膜，本发明中提供多个阻挡薄膜，而不是简单地增加阻挡薄膜的厚度。因此，每一层阻挡薄膜的应力可受到抑制，这防止了各个阻挡薄膜破裂，并防止碱金属、碱土金属、湿气等进入半导体薄膜。
在使用诸如塑料基板或纸张这样的柔性基板作为将要形成ID芯片的基板的情况下，假定基板变得受到应力。然而根据本发明，因为提供多个阻挡薄膜，每层阻挡薄膜的应力得到抑制。此外，通过应力释放薄膜可以一定程度地减小应力。因此，可以防止由于应力或由于碱金属、碱土金属、湿气等进入半导体薄膜而引起的对半导体元件的负面影响。
一般地，和玻璃基板、半导体基板等相比，诸如塑料基板或纸张这样的柔性基板趋向于容易被湿气渗透。因为本发明使用阻挡薄膜，即使在使用前述柔性基板的情况下，仍可以防止湿气进入到半导体薄膜。
和玻璃基板、半导体基板等相比，诸如塑料基板或纸张这样的柔性基板在热阻属性方面具有劣势。根据本发明，因为考虑了柔性基板的热阻属性，薄膜淀积温度设置得低，所以阻挡薄膜的质量可能受损。然而，根据本发明，堆叠多个阻挡薄膜，由此防止碱金属、碱土金属和湿气渗透到半导体薄膜中。
本发明的ID芯片由使用电学隔离的TFT形成的集成电路形成，所以可以采用柔性基板。这种情况下，可以获得高的机械强度，而并不象使用半导体基板的ID芯片那样多地增加ID芯片的尺寸。因此，改善了ID芯片的机械强度，由此，扩展了该ID芯片的应用范围而不减小电路规模。
而且，根据本发明的ID芯片包含如下优点。因为本发明的ID芯片中使用电学隔离的TFT形成集成电路，不像在半导体基板上形成的晶体管，在集成电路和基板之间很难形成寄生二极管。因此，由于施加到源极或漏区的交流信号的电势，大量的电路不流经漏区，这很难导致恶化或失效。和使用半导体基板的ID芯片相比，无线电波在本发明的ID芯片中几乎不会受到阻隔，所以可以防止由于无线电波的阻隔而引起的衰减。
附图说明
图1A是根据本发明的ID芯片的外观图，图1B和1C是其剖面图；
图2A到2D的剖面图示出了根据本发明的ID芯片的制造方法；
图3A到3C的剖面图示出了根据本发明的ID芯片的制造方法；
图4A和4B的剖面图示出了根据本发明的ID芯片的制造方法；
图5A到5C的剖面图示出了根据本发明的ID芯片的制造方法；
图6A和6B是根据本发明的ID芯片的剖面图；
图7A到7D的视图示出了使用大尺寸基板制造多个本发明的ID芯片的方法；
图8是变得受应力的ID芯片的外观图；
图9的方框图示出了根据本发明的具有功能结构的ID芯片的一种模式；
图10A和10C的顶视图和图10B和10D的剖面图示出了沟槽的形状，形成该沟槽是为了分离基板上形成的多个集成电路；
图11A到11C的视图示出了根据本发明的ID芯片的应用实例；
图12A和12B的视图示出了根据本发明的ID芯片的应用实例；
图13A到13D的剖面图示出了在根据本发明的ID芯片中使用的TFT的结构；
图14是根据本发明的ID芯片的剖面图；以及
图15是根据本发明的ID芯片的剖面图。
具体实施方式
此后参考附图描述根据本发明的实施方式。本发明可以以很多不同模式实施，且本领域技术人员容易理解，这里公开的实施例和细节可以以各种方式修改而不偏离了本发明的目的和范围。应当注意下面给出的实施方式的描述不应理解成本发明的限制。
将参考图1A到1C描述根据本发明的ID芯片的结构。图1A是ID芯片的一种模式的透视图，且图1B是沿图1A中的A-A’线的剖面图，其中参考数字100表示集成电路，且参考数字101表示天线。天线101与集成电路100电学连接。参考数字102表示基板，且参考数字103表示覆盖件。集成电路100夹在基板102和覆盖件103之间。
图1A示出了天线101和集成电路100夹在基板102和覆盖件103之间的状态。本发明不特别限制于这种结构。例如，天线可以在覆盖件103的另一表面上形成，该表面是与基板102接触面的相反面，且可以在覆盖件103中形成开口，使得集成电路100和天线101通过该开口彼此电连接。
图1C中示出了ID芯片的剖面的放大视图，它对应于图1B中虚线104环绕的部分。TFT 105符合用在集成电路100中的一种半导体元件。尽管图1C示出了TFT作为用在集成电路100中的一种半导体元件，本发明不限于这种结构。各种电路元件可以用作集成电路的半导体元件。例如，除了TFT，一般可以采用存储元件、二极管、光电转换元件、电阻性元件、线圈、电容器元件、电感器等。
TFT 105夹在密封薄膜106和107之间。具体地，在基板102和TFT 105之间提供密封薄膜106，而在覆盖件103和TFT 105之间提供密封薄膜107。密封薄膜106包括阻挡薄膜106a、应力释放薄膜106b以及阻挡薄膜106c，它们顺序堆叠在基板102上。密封薄膜107包括阻挡薄膜107a、应力释放薄膜107b和阻挡薄膜107c，它们顺序堆叠在TFT 105上。
图1C示出了一个实例，其中密封薄膜106和107分别包含应力释放薄膜106b和107b，然而，本发明不限于这种结构。当每个密封薄膜包括三层或更多的阻挡薄膜时，可以在这些阻挡薄膜之间提供多个应力释放薄膜。
阻挡薄膜106a、106c、107a和107c由多种无机绝缘薄膜制成，以防止诸如Na这样的碱金属、碱土金属、湿气等渗透到用在半导体元件中的半导体薄膜。例如，氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝、铝硅氮氧化物等可以用作阻挡薄膜106a、106c、107a和107c。
应力释放薄膜106b和107b可以由比阻挡薄膜106a、106c、107a和107c的应力低的绝缘薄膜制成。例如，聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯(benzocyclobutene)、环氧树脂等可以用作应力释放薄膜106b和107b。
尽管图1A到1C示出了通过使用覆盖件103改善ID芯片的机械强度的实例，但本发明的ID芯片并不必须使用覆盖件103。例如，可以通过使用树脂等涂敷密封薄膜107的表面而改善根据本发明的ID芯片的机械强度。
如果基板102具有能够承受集成电路100的制造步骤中的热处理的热阻属性，则可以在基板102上直接形成集成电路100。当使用在热阻差的基板时，例如使用塑料基板时，在耐热基板上形成集成电路之后，可以从耐热基板分离该集成电路，然后将其贴附到单独准备的像塑料这样的柔性基板上。这种情况下，集成电路以及密封薄膜可以预先在耐热基板上形成，使得在从热阻基板分离它们之后，集成电路和密封薄膜都可以贴附到柔性基板上。或者，密封薄膜可以提前在柔性基板上形成，以便集成电路贴附到该密封薄膜。
当将集成电路和密封薄膜一起贴附到柔性基板时，由于密封薄膜，在从分离到贴附的一系列步骤中，可以防止碱金属、碱土金属、湿气等进入到包括在半导体元件中的半导体薄膜中。在该一系列步骤中，即使当包括在密封薄膜中的多个阻挡薄膜中的一些由于以某种触发施加到密封薄膜或集成电路的应力而发生破裂时，其它阻挡薄膜可以防止碱金属、碱土金属、湿气等的进入。同样，在该一系列步骤中，当密封薄膜或集成电路变得受应力时，通过减小应力可以防止半导体元件的特性恶化。
接着，下面更详细描述根据本发明的ID芯片的制造方法。注意尽管本实施方式示出了电学隔离的TFT作为半导体元件之一，本发明不限于此，各种类型的电路元件可以用作包括在集成电路中的半导体元件。
如图2A所示，通过溅射在耐热基板(即，第一基板)500上形成分离层501。作为第一基板500，使用能够承受后续的制造步骤中的处理温度的基板，例如，诸如硼硅酸钡玻璃和硼硅酸铝玻璃这样的玻璃基板。
作为分离层501，可以使用诸如非晶硅、多晶硅、单晶硅和微晶硅(包括半非晶硅)之类的包含硅作为其主要成分的层。可以通过溅射、等离子体CVD等形成分离层501。本实施方式中，通过溅射形成厚度约为500nm的非晶硅作为分离层501。分离层501的材料不特别限制为硅，分离层可以由能够通过蚀刻容易且选择性地去除的材料制成。
在绝缘层501上形成密封薄膜502。密封薄膜502可以包括至少两个或更多的阻挡薄膜以及夹在阻挡薄膜之间的一个或更多的应力释放薄膜。
本实施方式中，例如，阻挡薄膜502a、应力释放薄膜502b和阻挡薄膜502c相继堆叠在分离层501上。例如，通过溅射由氮化硅形成阻挡薄膜502a和502c。例如，由聚酰亚胺形成应力释放薄膜502b。d/2-10μm＜x＜d/2+10μm
用于形成阻挡薄膜502a和502c的氮化硅通过在约0.4Pa的溅射压下维持基板温度在150℃的条件下引入氩而形成。然后，通过使用硅作为靶，并且除了氩之外还引入氮和氢获得氮化硅。在使用氮氧化硅作为阻挡薄膜502a和502c的情况下，通过在约0.4Pa的溅射压下维持基板温度在150℃的条件下引入氩形成氮氧化硅。然后，通过使用硅作为靶，并且除了氩之外还引入氮、二氧化氮和氢，获得氮氧化硅。注意氧化硅可以代替硅用作靶。
希望阻挡薄膜502a和502c的厚度为50nm～3μm。这里，形成厚度为1μm的氮化硅薄膜。形成阻挡薄膜的方法不限于溅射，操作者可以任意选择方法。例如，可以采用LPCVD、等离子体CVD等。
作为氮化硅的替代物，阻挡薄膜502a和502c可以由氮氧化硅、氧化铝、氮化铝、氮氧化铝或铝硅氮氧化物(AlSiON)制成。因为铝硅氮氧化物具有相对高的热导，当阻挡薄膜由铝硅氮氧化物制成时，半导体元件中产生的热可以有效地释放。
应力释放薄膜502b由透明树脂制成。一般地，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、环氧树脂等。可以使用除了上述树脂之外的树脂。这里，涂敷热聚合聚酰亚胺并对其进行烘培形成应力释放薄膜502b。
应力释放薄膜502b的厚度优选地为200nm～2μm。在本实施方式中，形成厚度为1μm的聚酰亚胺。
阻挡薄膜502a、502c和应力释放薄膜502b必须由在后来去除分离层501时能实现选择性的材料制成。
当使用粘合剂将半导体元件粘附到第二基板时，形成密封薄膜502以防止包含在第二基板和粘合剂中的诸如Na之类的碱金属、碱土金属、湿气等渗透到半导体元件中，从而不对半导体元件的特性产生不利影响。而且，密封薄膜502用于在蚀刻分离层501时保护半导体薄膜不受蚀刻剂蚀刻。
接着在密封薄膜502上形成半导体薄膜。优选地，在形成密封薄膜502之后不暴露于大气地形成该半导体薄膜。该半导体薄膜的厚度设置在20～200nm(理想地，40～170nm，更优选地，50～150nm)。该半导体薄膜可以是非晶半导体、半非晶半导体或多晶半导体。该半导体薄膜可以包含硅或硅锗。当使用硅锗时，锗的浓度优选地设置在约0.01～4.5％的原子百分比。
可以通过已知的方法结晶该半导体薄膜。已知的结晶方法有：使用激光束的激光结晶、使用催化元素的结晶等。或者，可以采用使用催化元素的结晶和激光结晶相结合的方法。当像石英这样的极好的耐热基板用作基板500时，可以采用使用电加热熔炉的热结晶、使用红外线的灯退火结晶、使用催化元素的结晶、与约905□的高温退火相结合的结晶等。
例如，在激光结晶的情况下，在执行激光结晶之前，对半导体薄膜执行1小时在500℃的温度下的热退火以提高该半导体薄膜对激光束的耐受性。使用连续波固态激光器，且向半导体薄膜发射具有二次到四次谐波的激光束，从而获得大晶粒尺寸的晶体。例如，一般地，优选地使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体而言，通过使用非线性光学元件，将连续波YVO4激光器发射的激光束转换成谐波，以获得输出功率为10W的激光束。优选地，激光束形成为在将被激光束照射的半导体薄膜的表面上具有矩形形状或椭圆形形状。这种情况下，需要大约0.01～100MW/cm2(优选地，0.1～10MW/cm2)的功率密度。将扫描速度设置为大约10～2000cm/sec以便照射该半导体薄膜。
当脉冲激光束的振荡频率设置在10MHz或更高时，可以使用极高频带执行激光结晶，该极高频带比通常使用的从几十到几百Hz的频带高很多。认为从向半导体薄膜照射脉冲激光束到完全固化半导体薄膜的时间段为几十纳秒～几百纳秒。通过利用上述频带，可以在直到半导体薄膜由于激光照射而融化并固化时，向半导体薄膜照射下一个脉冲激光束。因此，因为固态-液态界面可以在半导体薄膜上连续移动，使得可以形成具有在扫描方向连续生长的晶粒的半导体薄膜。具体而言，可以获得这样的晶粒集合：每个晶粒在扫描方向都具有10～30μm的宽度，且在垂直于扫描方向的方向上具有1～5μm的宽度。通过形成向扫描方向生长的单晶晶粒，可以形成在TFT的沟道方向几乎没有晶粒边界的半导体薄膜。
对于激光结晶，基波的连续波激光束可以和较高谐波的连续波激光束平行地照射。或者，基波的连续波激光束可以和较高谐波的脉冲激光束平行地行照射。
可以在诸如稀有气体或氮气这样的惰性气氛中发射激光束。这抑制了由于激光束照射引起的半导体表面的粗糙，使得能够进一步抑制由于界面态密度波动引起的阈值电压的变化。
通过使用激光束照射上述半导体薄膜，形成具有改善的结晶性的半导体薄膜。注意，可以通过溅射、等离子体CVD或热CVD等提前形成多晶半导体。
尽管在本实施方式中半导体薄膜被晶化，但非晶薄膜或微晶半导体可以保持完好并进行后续的工艺而不被结晶化。和使用多晶半导体的TFT相比，使用非晶半导体或微晶半导体的TFT需要的制造步骤的数目较少，这样，具有减少成本和提高产出率的优势。
可以通过执行硅化物气体的辉光放电分解获得非晶半导体。一般地，SiH4和Si2H6用作硅化物气体。这些硅化物气体可以被氢气或氢气和氦气稀释。
半非晶半导体是一种包含半导体的薄膜，该半导体具有非晶半导体和晶体半导体(包括单晶结构和多晶结构)之间的中间结构。半非晶半导体具有自由能稳定的第三状态，且包括具有短程有序和晶格畸变的晶体区域。尺寸为0.5～20nm的晶体区域可以分散在半非晶半导体中。拉曼谱向比520cm-1低的波数偏移。在半非晶半导体中，通过X-射线衍射，观察到源自于硅晶格的(111)和(220)的衍射峰。半非晶半导体包含至少1％原子百分比或更多的氢或卤素，用作终止悬挂键的中和剂。这里，为方便起见，具有上述结构的半非晶半导体被称为半非晶半导体(SAS)。通过添加诸如氦、氩、氪或氖这样的稀有气体元素，晶格畸变进一步增大，从而可以获得稳定性改善的良好的半非晶半导体。
可以通过硅化物气体的辉光放电分解形成SAS。SiH4是典型的硅化物气体。除了SiH4之外，也可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等作为硅化物气体。硅化物气体还可以被氢气或氢气和一种或多种选自氦、氩、氪和氖的惰性气体元素的混合气体稀释，使得SAS容易形成。稀释比设置为1∶2～1∶1000。此外，诸如CH4和C2H6这样的碳化物气体，或者诸如GeH4和GeF4这样的锗气体，或者F2可以混入硅化物气体，使得能带宽度可以调节在1.5～2.4eV或0.9～1.1eV的范围内调节。
在使用包含SiH4和H2的混合物的气体或包含SiH4和F2的混合物的气体形成半非晶半导体的情况下，例如，当使用非晶半导体制造TFT时，TFT的亚阈值系数(S值)可以设置为0.35V/sec或更小，一般地，为0.25～0.09V/sec，而其迁移率可以设置为10Gm2/Vsec。当通过使用利用上述非晶半导体的TFT形成环形振荡器时，例如，可以以3～5V的驱动电压在不小于10MHz的频率下操作该环形振荡器。在驱动电压为约3～5V的条件下，每级的频率特性可以设置为100kHz或更高，优选地，1MHz或更高。
如图2A所示，图形化该半导体薄膜以形成岛状半导体薄膜503。如图2B所示，使用该岛状半导体薄膜503形成以TFT为代表的各种半导体元件。尽管在图2B中，密封薄膜502和岛状半导体薄膜503彼此接触，但取决于待形成的半导体元件的种类，可以在密封薄膜502与岛状半导体薄膜503之间形成电极、绝缘薄膜等。例如，当形成作为一种半导体元件的底栅TFT时，在密封薄膜502与岛状半导体薄膜503之间形成栅电极和栅极绝缘膜。
在图2B中，使用岛状半导体薄膜503形成顶栅TFT 504。具体而言，形成覆盖岛状半导体薄膜503的栅极绝缘膜507，并在栅极绝缘膜507上形成导电薄膜，且图形化该导电薄膜以形成栅电极508。当利用栅电极508或抗蚀剂形成的图形作为掩模时，向岛状半导体503掺杂提供n型导电性的杂质，从而形成源区、漏区、LDD区等。这里，TFT 504形成为具有n型导电性。或者，当形成p型TFT时，向岛状半导体薄膜掺杂提供p型导电性的杂质。根据上述步骤，可获得TFT 504。
在形成栅极绝缘膜507之后，可以在包含3～100％氢的气氛中在300～450℃的温度执行1～12小时的热处理，从而氢化该岛状半导体薄膜503。作为另一种氢化方法，可以执行等离子体氢化(使用被等离子体激发的氢)。通过该氢化步骤，可以通过热激发的氢终止悬挂键。后面的步骤中，如果在将半导体元件粘附到第二柔性基板上之后，由弯曲第二柔性基板而在半导体薄膜中导致缺陷，通过氢化将半导体薄膜中的包含的氢浓度设置在1×1019～1×1022原子/cm3，优选地，设置在1×1019到5×1020原子/cm3，使得这些缺陷可以被包含在半导体薄膜中的氢终止。或者，卤素可以被包含在半导体薄膜中以终止这些缺陷。
注意TFT的制作方法不限于上述构造。
接着形成覆盖TFT 504的钝化膜505。理想地，钝化膜505由氮化硅薄膜或氮氧化硅薄膜制成，从而防止碱金属或碱土金属渗透到TFT504中。因为TFT 504被密封薄膜502和钝化膜505覆盖，可以防止对半导体元件的特性产生负面影响的诸如Na之类的碱金属和碱土金属进入到半导体元件中使用的半导体薄膜中。
形成第一层间绝缘膜510以覆盖钝化膜505。在栅极绝缘膜507、钝化膜505以及第一层间绝缘膜510中形成接触孔，并在第一层间薄膜上510上形成布线513和514，使得它们通过接触孔连接到TFT 504。
如图2C所示，接着在第一层间绝缘膜510上形成第二层间绝缘膜515。形成的第二层间薄膜515具有开口，使得布线514部分地暴露。作为第一和第二层间绝缘膜510和515，可以使用有机绝缘薄膜、无机绝缘薄膜、使用硅氧烷作为起始材料形成的包含Si-O-Si键的绝缘薄膜(此后称为硅氧烷绝缘薄膜)等。除了氢，硅氧烷绝缘薄膜包含氟、烷基基团和芳香烃中的至少一种作为其取代基。
接着，如图2D所示，在第二层间绝缘膜515上形成天线519。可以使用导电材料形成天线519，该导电材料包含一种或多种诸如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al这样的金属或金属化合物。天线519与布线514相连。尽管在图2D中天线519与布线514直接相连，然而，本发明的ID芯片不限于这种结构。例如，可以使用单独形成的布线使天线519与布线514彼此电连接。
通过印刷方法、光刻、气相淀积、小滴释放方法等形成天线519。尽管本实施方式中使用单层导电薄膜形成天线519，但是可以通过堆叠多个导电薄膜形成天线519。
小滴释放方法是一种通过小孔释放包含预定合成物的小滴形成预定图形的方法，且在种类上包括喷墨方法等。印刷方法包括丝网印刷方法、胶印方法等。使用印刷方法或小滴释放方法，可以不使用曝光掩模形成天线519。而且，不同于由蚀刻导致材料损失的光刻方法，小滴释放方法和印刷方法可以更有效地利用材料。此外，因为不需要使用昂贵的曝光掩模，可以减小制作ID芯片的成本。
当使用小滴释放方法或各种印刷方法时，例如，也可以使用用Ag涂敷Cu而获得的导电颗粒。在使用小滴释放方法形成天线519的情况，理想的是提前对第二层间绝缘膜515的表面进行处理，以增强该表面与天线519的粘附性。
为了增强第二层间绝缘膜表面的粘附性，例如，可以使用下面的三种方法。将金属或金属化合物贴附于第二层间绝缘薄膜515的表面，该金属或金属化合物由于催化作用能够改善导电薄膜或绝缘薄膜的粘附性。将有机绝缘薄膜、金属和金属化合物贴附于第二层间绝缘膜515的表面，这些有机绝缘薄膜、金属和金属化合物中的每一种与导电薄膜或绝缘薄膜良好地粘附。第二层间绝缘膜515的表面在大气压或减压条件下执行等离子体处理以改变其表面属性。作为与导电薄膜或绝缘薄膜良好地粘附的金属，可以使用钛、氧化钛或3d过渡元素，例如Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn等。作为金属化合物，可以使用上述金属的氧化物、氮化物、氧氮化物(oxynitride)。
当将要贴附于第二层间绝缘膜515的金属或金属化合物具有导电性时，薄层电阻受到控制，以便不阻碍天线的正常工作。具体而言，例如，具有导电性的金属或金属化合物的平均厚度可控制为1～10nm。或者，金属或金属化合物可以被部分或全部地氧化而绝缘。或者，在非需要改善粘附性的区域的区域中，金属或金属化合物可以通过蚀刻选择性地去除。或者，通过使用小滴释放方法、印刷方法、溶胶凝胶法等，可以选择性地将金属或金属化物贴附于第二层间绝缘膜的特定区域，而不是贴附于第二层间绝缘膜的整个表面上。金属或金属化合物在第二层间绝缘膜515的表面上不必具有像薄膜一样完整连续形状。或者，可以形成多个金属或金属化合物的不连续图形。例如，可以使用聚酰亚胺、硅氧烷绝缘薄膜等作为该有机绝缘薄膜。
在形成天线519之后，在第二层间绝缘膜515上形成覆盖天线519的保护层521。保护层521由一种材料形成，该材料在后续步骤中当通过蚀刻去除分离层501时能够保护天线519。例如，在第二层间绝缘膜的整个表面涂敷可在水或酒精中溶解的环氧树脂、丙烯酸酯树脂或硅树脂而形成保护层521。
本实施方式中，为形成保护层521，通过旋涂在第二层间薄膜上涂敷30μm厚的水溶性树脂(Toagosei Co，Ltd制造的#VL-WSHL10)，并经过两分钟的曝光而使其暂时固化。该水溶性树脂还被暴露于来自基板的背面的UV光2.5分钟，以及暴露于来自其顶面的UV光10分钟，即总共进行12.5分钟，以完全固化，由此获得保护层521。当彼此堆叠多种有机树脂时，取决于包含在有机树脂中的溶剂的种类，在涂敷或烘烤过程中，堆叠的有机树脂部分地溶解，或者其粘附性变得过高。因此，当第二层间绝缘膜515和保护层521都由可在相同的溶剂中溶解的有机树脂制成时，优选地，形成覆盖第二层间绝缘膜515的无机绝缘薄膜(SiNx薄膜，SiNxOY薄膜、AlNx薄膜或AlNxOY薄膜)，以便在后续步骤中平稳地去除保护层521。
如图3A所示，形成沟槽522，以相互分离ID芯片。可以提供沟槽522以暴露下面的分离层501。可以通过划片(dicing)、划线(scribing)等形成沟槽522。当不需要分割第一基板500上形成的ID芯片时，不需要形成沟槽522。
如图3B所示，通过蚀刻去除分离层501。本实施方式中，卤化物用作蚀刻气体，它通过沟槽522引入。例如采用ClF3(三氟化氯)，在下列条件下执行蚀刻：温度设置为350℃；流量：300sccm；压强：6Torr；以及时间：3小时。或者，可以使用混入氮的ClF3气体。通过使用诸如ClF3、NF3(三氟化氮)、BrF3(三氟化溴)和HF(氟化氢)这样的卤化物，选择性地蚀刻分离层501，以便可以从TFT 504分离第一基板500。在使用HF的情况下，使用氧化硅薄膜作为分离层。注意卤化物可以是气态也可以是液态。
如图3C所示，使用粘合剂530，将分离的TFT 504和天线519粘附到第二基板531。使用可以将第二基板531和密封薄膜502彼此贴附的材料用作粘合剂530。例如，作为粘合剂530，可以使用各种类型的固化粘合剂，包括反应固化粘合剂、热固化粘合剂、诸如紫外固化粘合剂的光固化粘合剂以及厌氧固化粘合剂等。
对于第二基板531，可以使用柔性有机材料，例如纸张或塑料。此外，也可使用柔性无机材料。由具有极性基的聚冰片烯(polynorbornene)形成的ARTON(由JSR Corporation制造)可以用作塑料基板。同样，下面的材料可以用作塑料基板：以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈丁二烯苯乙烯树脂、聚氯乙烯、聚丙烯、聚醋酸乙烯酯、丙稀酸树脂等为代表的聚酯。理想的是第二基板531具有约2～30W/mK的良好热导率，以发散从集成电路产生的热。
如图4A所示，在去除保护层521之后，在第二层间绝缘膜515上涂敷粘合剂532以覆盖天线519，然后将覆盖件533粘附到第二基板531上。可以使用柔性有机材料(例如纸张或塑料)形成覆盖件533和第二基板531。例如，粘合剂的厚度可以设置为10～200μm。
提前在覆盖件533的表面上形成密封薄膜540。在本实施方式中，通过在覆盖件533之上顺序堆叠阻挡薄膜540a、应力释放薄膜540b和阻挡薄膜540c形成密封薄膜540。阻挡薄膜504a、应力释放薄膜504b以及阻挡薄膜504c的结构和制造方法可以参考密封薄膜502的描述，不做进一步解释。覆盖件533粘到第二层间绝缘膜515，使得密封薄膜540夹在覆盖件533和TFT 504之间。
作为粘合剂532，采用能够将覆盖件533粘附于第二层间绝缘膜515和天线519的材料。例如可以使用各种类型的固化粘合剂，包括反应固化粘合剂、热固化粘合剂、诸如紫外固化粘合剂的光固化粘合剂以及厌氧固化粘合剂等。
根据上述各个步骤，完成了本发明的ID芯片。根据上述制造方法，可以在第二基板531和覆盖件533之间形成极薄的集成电路，其总厚度为0.3～3μm，一般大约为2μm。注意该集成电路的厚度不仅包括半导体元件自身的厚度，还包括形成在粘合剂530和粘合剂532之间的各种类型的绝缘薄膜和层间绝缘膜的厚度。用于该ID芯片的集成电路的尺寸可以设置为5mm的平方(25mm2)或更小，更理想的是0.3mm的平方(0.09mm2)～4mm的平方(16mm2)。
当集成电路放置在第二基板531和覆盖件533之间的中央时，可以增强该ID芯片的机械强度。具体而言，当第二基板531和覆盖件533之间的距离设置为“d”时，优选地，控制粘合剂530和粘合剂532的厚度，使得，在厚度方向上第二基板531和集成电路的中心之间的距离满足下面的表达式1
[表达式1]
d/2-30μm＜x＜d/2+30μm
或者，控制粘合剂530和粘合剂532的厚度以使下面的表达式2得到满足：
[表达式2]
d/2-10μm＜x＜d/2+10μm
在序列号印到包括在ID芯片中的半导体薄膜、绝缘薄膜等的情况下，当ID芯片被盗窃等非法流入到第三方手中时，在ID芯片中的数据存储在ROM之前，通过该序列号可以一定程度地跟踪其流通路径。这种情况下，更有效地是将序列号印在一个部分，使得，除非半导体装置被不可挽回地和不能恢复地拆开，否则很难将该序列号删除。
尽管图4A示出了使用覆盖件533的实例，本发明不限于这种结构。例如，在完成到图3C所示的步骤之后，可以形成覆盖保护层521的密封薄膜541而不去除保护层521，如图4B所示。通过在保护层521上顺序堆叠阻挡薄膜541a、应力释放薄膜541b和阻挡薄膜541c而形成密封薄膜541。阻挡薄膜541a、应力释放薄膜541b以及阻挡薄膜541c的结构和制造方法可以参考密封薄膜502的描述，不做进一步解释。
从第一基板500分离集成电路的方法并不特别限定于使用硅薄膜的刻蚀，可以使用其它各种方法。例如，可以在高阻抗基板和集成电路之间形成金属氧化物薄膜，且结晶以弱化该金属氧化物薄膜，以便从基板分离集成电路。或者，例如，可以通过用激光束照射分离层破坏分离层而从基板分离集成电路。或者，例如，其上形成集成电路的基板可以被机械地去除，或通过使用溶液或气体的蚀刻消除，从而从基板分离集成电路。
当使用有机树脂作为与密封薄膜502接触的粘合剂530以确保ID芯片的柔性时，包括在密封薄膜502中的阻挡薄膜502a和502c由氮化硅薄膜或氮氧化硅薄膜制成，由此防止诸如Na这样的碱金属或碱土金属从有机树脂弥散到半导体薄膜中。
当物体具有弯曲的表面且ID芯片粘附到该物体上时，ID芯片的第二基板也是弯曲的，从而具有通过移动诸如圆锥表面和圆柱表面的母线画出的弯曲表面。这种情况下，理想的是母线的方向和载流子运动方向相同。这种结构可以防止弯曲第二基板而对TFT的特性产生负面影响。当岛状半导体薄膜在集成电路中的面积比率设置在1～30％时，即使第二基板是弯曲的，仍可以抑制对TFT特性的负面影响。
尽管本实施方式中示出了在相同的基板上形成天线和集成电路的实例，本发明不限于这种结构。可选择地，在不同基板上形成的天线和集成电路可以彼此粘附，使得天线和集成电路彼此电连接。
而且，本实施方式中示出了密封薄膜502和集成电路都被分离且粘附到基板的实例，然而，本发明不限于这种结构。可以提前在对象基板上形成将与集成电路粘附的密封薄膜。这种情况，在分离层和半导体元件之间形成绝缘薄膜(基膜)以防止碱金属或碱土金属进入到包括在半导体元件中的半导体薄膜中，并在分离步骤中保护半导体元件。
图14的剖面图示出了ID芯片的一种模式，这种情况下，提前在对象基板上形成将要与集成电路粘附的密封薄膜。如图14所示，当提前在基板560上形成密封薄膜561时，在集成电路的TFT 562和密封薄膜561之间提供粘合剂563，以使TFT 562和密封薄膜561彼此粘附。接着在TFT 562和粘合剂563之间形成基膜564以防止包含在粘合剂563中的碱金属或碱土金属弥散到用在半导体元件中的半导体薄膜内，并在分离步骤中保护TFT 562。基膜564由能够防止诸如Na这样的碱金属或碱土金属、湿气等弥散到包括在半导体元件中的半导体薄膜内的无机薄膜形成。例如，氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝、铝硅氮氧化物等可以用作基膜564。注意可以使用单个绝缘薄膜或多个绝缘薄膜形成基膜564。当使用多个绝缘薄膜形成基膜564时，多个绝缘薄膜之一可以是上述无机绝缘薄膜。
此外，除了在对象基板上形成的待与集成电路粘附的基膜，可以在分离层和半导体元件之间形成另一密封薄膜。
本实施方式示出了通过在高热阻基板和集成电路之间提供分离层并通过蚀刻去除分离层，从高热阻基板分离集成电路的方法，然而，制造根据本发明的ID芯片的方法不限于此。例如，可以在高热阻基板和集成电路之间提供金属氧化物薄膜，且晶化以弱化该金属氧化物薄膜，以便将集成电路从基板分离。或者，在高热组基板和集成电路之间提供由包含氢的非晶半导体薄膜制成的分离层，并通过使用激光束照射去除该分离层，以便集成电路可以从基板分离。或者，其上形成集成电路的高热阻基板可以被机械地去除，或通过使用溶液或气体的蚀刻消除，从而可以从基板分离集成电路。
ID芯片一般使用13.56MHz或2.45GHz频率的电波。从增强多用性的观点出发，形成检测上述频率的无线电波的ID芯片是很重要的。
和使用半导体基板形成的ID芯片相比，在本实施方式的ID芯片中无线电波几乎不被阻隔，所以本实施方式的ID芯片具有这样的优点：防止由无线电波的阻隔而引起的信号衰减。因为不使用半导体基板，ID芯片的制造成本可以显著降低。例如，下面比较了使用12英寸的硅基板的情况和使用730×920mm2的玻璃基板的情况。硅基板的尺寸大约是73,000mm2，而玻璃基板的尺寸大约为672,000mm2，因此，玻璃基板的尺寸大约是硅基板尺寸的9.2倍。当不考虑分割基板消耗的面积时，尺寸大约为672,000mm2的玻璃基板，可以产生大约672,000个1mm见方的ID芯片。产品数目大约是硅基板的9.2倍。因为使用730×920mm2的玻璃基板的情况比使用直径为12英寸的硅基板的情况需要更少的制造步骤，设备投资可以减小到大约1/3。根据本发明，在从其分离集成电路之后，玻璃基板可以再利用。即使将修复破碎的玻璃基板和净化玻璃基板表面的成本计算在内，使用玻璃基板的情况比使用不能再利用的硅基板的情况所需的成本小得多。如果玻璃基板不再使用而被丢弃，730×920mm2的玻璃基板的价格大约是12英寸硅基板价格的一半，制造ID芯片的成本可以大为减小。
因此，在使用730×920mm2的玻璃基板的情况下，可以理解ID芯片的价格可以大约减小到直径为12英寸的硅基板的情况的三十分之一。因为还期望ID芯片是一次性的，因此，能够通过大幅度减少制造成本而形成的根据本发明的I D芯片对于上述目的是很有用的。
[实施例1]
该实施例中，将描述一种ID芯片的制造方法，不同于图2A到2D、图3A到3C以及图4A和4B，该ID芯片中，在不同基板上形成的天线和集成电路彼此电连接。
在形成如图2C所示的具有开口的第二层间绝缘膜515之后，如图5A所示，形成连接到布线514的、与第二层间绝缘膜515接触的布线550。在第二层间绝缘膜515上形成保护层551以覆盖布线550。保护层551的结构和制造方法可以关于参考图2D中所示的保护层521的描述。
接着形成沟槽552以将ID芯片彼此分离。如图5B所示，通过蚀刻去除分离层501。形成沟槽552的具体方法和蚀刻分离层501的具体方法已经参考图3A和3B示出，不做进一步的解释。
如图5C所示，使用粘合剂533将分离的TFT 504粘附到第二基板554。能够将第二基板554粘附到密封薄膜502的材料用作粘合剂533。作为粘合剂，可以使用各种类型的固化粘合剂，包括反应固化粘合剂、热固化粘合剂、诸如紫外固化粘合剂的光固化粘合剂以及厌氧固化粘合剂等。
在去除保护层551之后，在第二层间绝缘膜515上涂敷覆盖布线550的粘合剂558，其上粘附覆盖件555。覆盖件555以及第二基板554可以由诸如纸张和塑料这样的柔性有机材料形成。
在覆盖件555上预先形成密封薄膜556和天线557。本实施例中，通过在覆盖件555上连续堆叠阻挡薄膜556a、应力释放薄膜556b以及阻挡薄膜556c形成密封薄膜556。阻挡薄膜556a、应力释放薄膜556b以及阻挡薄膜556c的结构和制造方法可以参考密封薄膜502的描述，不做进一步解释。覆盖件555粘附于第二层间绝缘膜515，使得密封薄膜556夹在覆盖件555和TFT 504之间。
在覆盖件555上与密封薄膜556的相对侧上形成天线557。天线557通过接触孔部分地暴露，接触孔形成在覆盖件555和密封薄膜556中。各向异性导电树脂用作粘合剂558以使天线557和布线550彼此电连接。
各向异性导电树脂是导电材料分散在树脂中的材料。作为树脂，例如，可以使用下述树脂：热固化树脂，例如环氧树脂、聚氨酯树脂和丙烯酸树脂；热塑性树脂，例如聚乙烯树脂和聚丙烯树脂；硅氧烷树脂等。作为导电材料，例如，可以使用诸如涂敷了Ni、Au等的聚苯乙烯和环氧树脂的塑料颗粒；Ni；Au；Ag；诸如焊料的金属颗粒；微粒或纤维碳；涂敷了Au的纤维Ni等。理想的是根据天线557和布线550之间的间距确定导电材料的尺寸。
通过向各项异性导电树脂施加超声波按压天线557和布线550使它们彼此粘附，或者通过照射紫外光固化各向异性导电树脂按压天线557和布线550使它们彼此粘附。
尽管本实施例示出了使用各向异性导电树脂制成的粘合剂558电连接天线557和布线550的实例，本发明不限于这种结构。作为粘合剂558的替代物，通过按压各向异性导电薄膜，该各向异性导电薄膜可以用于电连接天线557到布线550。
本实施例示出了密封薄膜502和集成电路都被分离且粘附到基板的实例，然而，本发明不限于这种结构。可以在将要与集成电路粘附的对象基板上提前形成密封薄膜。这种情况下，在分离层和半导体元件之间绝缘薄膜(基膜)，从而防止碱金属或碱土金属进入到包括在半导体元件的半导体薄膜中，并在分离步骤保护该半导体元件。或者，除了提前在将要与集成电路粘附的对象基板上形成的密封薄膜，可以在分离层和半导体元件之间形成另一密封薄膜。
此外，尽管本实施例示出的实例中在高热阻基板和集成电路之间提供分离层，使得通过蚀刻去除分离层，从而从基板分离集成电路，本发明的制造方法不限于这种结构。例如，在高热阻基板和集成电路之间形成金属氧化物薄膜，且结晶以弱化该金属氧化物薄膜，从而从基板分离集成电路。或者，可以在高热阻基板和集成电路之间形成包含氢的非晶半导体薄膜制成的分离层，通过激光束照射去除该分离层而从基板分离集成电路。或者，其上形成集成电路的高热阻基板可以被机械去除，或通过使用溶液或气体的蚀刻去除，从而从其上分离集成电路。
尽管本实施例示出了集成电路被从高热阻基板分离且粘附到柔性基板的实例，本发明不限于这种结构。当使用能够承受集成电路制造步骤中的热处理的基板时，可以不必分离集成电路。图15示出了使用玻璃基板形成的ID芯片的一种模式的剖面图。
对于图15中所示的ID芯片，玻璃基板用作基板560，在用于集成电路的TFT 562和基板560之间形成密封薄膜561，而没有粘合剂夹在其间。这种结构中，诸如Na这样的碱金属、碱土金属、湿气等不可能进入包括在半导体元件中的半导体薄膜中。
[实施例2]
将解释通过图形化一个半导体薄膜形成与TFT和天线相连的布线的情形下的ID芯片的结构。图6A是根据本实施例的ID芯片的剖面图。
图6A中，参考数字601表示TFT。TFT 601包括半导体薄膜602、覆盖该半导体薄膜602的栅极绝缘膜603、以及与该半导体薄膜602交叠且其间夹有栅极绝缘膜603的栅电极604。TFT 601被钝化膜605和第一层间绝缘膜606覆盖。在第一层间绝缘膜606上形成的布线607经由栅极绝缘膜603、钝化膜605和第一层间绝缘膜606与半导体薄膜602相连。
在第一层间绝缘膜606上形成天线608。通过在第一层间绝缘膜606上形成导电薄膜，并将该导电薄膜图形化成相应的形状，一起制作布线607和天线608。通过使用相同的导电薄膜形成天线608和布线607，可以减小ID芯片的制造步骤的数目。
[实施例3]
本实施例中将解释通过图形化一个导电薄膜形成TFT的栅电极和天线的情况下的ID芯片的结构。图6B是根据本实施例的ID芯片的剖面图。
图6B中，参考数字611表示TFT。TFT 611包括半导体薄膜612、覆盖该半导体薄膜612的栅极绝缘膜613、以及与该半导体薄膜612交叠且其间夹有栅极绝缘膜613的栅电极614。在栅极绝缘膜613上形成天线618。通过在栅极绝缘膜613上形成导电薄膜，并将该导电薄膜图形化成相应的形状，可以一起制作栅电极614和天线608。通过一起制作天线618和栅电极614，可以减少ID芯片的制造步骤的数目。
[实施例4]
本实施例中，描述使用大尺寸基板制造多个ID芯片的方法。
分别在耐热基板上形成集成电路701和天线702。集成电路701和天线702都从耐热基板分离且通过使用粘合剂704粘附到单独准备的基板703，如图7A所示。尽管图7A示出了多对集成电路701和天线701分别粘附到基板702的状态，但本发明不限于这种结构。可选择地，彼此相连的集成电路701和天线702可以一次分离并粘附到基板703。
如图7B所示，覆盖件705贴附于基板703，使得集成电路701和天线702夹在它们之间。此时，在基板703上涂敷粘合剂706，以覆盖集成电路701和天线702。通过将覆盖件705贴附于基板703，获得图7C所示的状态。注意，为清楚地示出集成电路和天线的位置，将集成电路701和天线702示为它们透过覆盖件705是透明的。
如图7D所示，集成电路701和天线702通过划片和划线相互隔离，由此获得ID芯片707。
本实施例示出了分离天线702以及集成电路701的实例，然而，实施例不限于这种结构。可以在基板703上提前形成天线，集成电路701可以粘附到该基板，使得集成电路和天线彼此电连接。或者，在将集成电路701粘附到基板703之后，可以将天线粘附到该基板，使得它们与集成电路电连接。或者，可以提前在覆盖件705上形成天线，其上形成集成电路的基板703可以粘附到该覆盖件705，使得集成电路和天线彼此电连接。
当基板703和覆盖件705是柔性的时，如图8所示，可以在ID芯片707受应力的情况下使用ID芯片707。本发明中，应力释放薄膜的使用可使得施加到各个ID芯片707的压力一定程度地减轻。此外，通过提供多个阻挡薄膜，每个阻挡薄膜的应力可以减小，以便可以防止由于碱金属、碱土金属和湿气等弥散到半导体元件中而导致对半导体元件的特性的负面影响。
注意使用玻璃基板的ID芯片可以称为IDG芯片(识别玻璃芯片)，而使用柔性基板的ID芯片可以称为IDF芯片(识别柔性芯片)。
[实施例5]
本实施例将解释根据本发明的ID芯片的一种模式的功能结构。
图9中，参考数字900表示天线，且901表示集成电路。天线900包含天线线圈902和在天线线圈902内形成的电容器元件903。集成电路901包括解调制电路909、调制电路904、整流电路905、微处理器906、存储器907以及用于施加负载调制到天线900的开关908。可以使用多个存储器来代替使用一个存储器907。可以使用SRAM、闪存、ROM、FRAM(注册商标)等。
通过电磁感应，将作为无线电波从读/写器发射的信号转换成天线线圈902中的交变电流电信号。解调制电路909解调制该交变电流电信号并将解调制的信号发送到后续级微处理器906。利用该交变电流电信号在整流电路905中产生电源电压，并用其对后续级微处理器906供电。
在微处理器906中，根据输入的信号执行各种算术处理。存储器907存储有在微处理器906中使用的程序、数据等，且它也可以用作算术处理的工作区。从微处理器906发送到调制电路904的信号被调制成交变电流电信号。根据来自调制电路904的交变电流电信号，开关908可以向天线线圈902施加负载调制。读/写器通过无线电波接收施加到天线线圈902的负载，使得它可以读取来自微处理器906的信号。
本发明的ID芯片不必具有天线900。当ID芯片没有天线900时，为ID芯片提供与天线900电连接的连接端子。
注意图9仅示出用作本发明的检查设备中的测试对象的ID芯片的一个实施例，本发明不限于上述结构。信号的发射方法不限于图9中示出的电磁感应方法，也可使用其它发射方法，例如电磁耦合方法或微波方法。
本实施例可以与实施例1到4自由组合地执行。
[实施例6]
该实施例中，描述了沟槽的形状，当分离在一个基板上形成的多个集成电路时，形成所述沟槽。图10A是基板803的顶视图，该基板上形成沟槽801。图10B是沿图10A的A-A’线的剖视图。
集成电路802在分离层804上形成，该分离层804在基板803上形成。沟槽801在各个薄膜集成电路802之间形成，并具有一定的深度以暴露分离层804。本实施例中，通过沟槽801，并不是全部而是部分地将多个集成电路802相互分离。
蚀刻气体流经如图10A和10B所示的沟槽801，以通过蚀刻去除分离层804。图10C和10D示出了蚀刻之后的状况。图10C对应于其上形成沟槽801的基板803的顶视图，而图10D对应于沿图10C的A-A’线的剖视图。图10C示出了在虚线环绕区域内分离层804被蚀刻的状态。如图10C和10D所示，多个集成电路802通过沟槽801被部分地彼此分离，同时它们部分地彼此相连，以便在蚀刻分离层804之后，可以防止各个集成电路802由于失去支撑而移动。
在完成图10C和10D示出的状态之后，单独提供粘附有粘合剂的带子、另一基板等，以从基板803分离多个集成电路802。在彼此分离之前或之后，被分离的多个集成电路802被粘附到支撑介质上。
本实施方式示出了制造ID芯片的一个实例，且根据本发明的制造ID芯片的方法不限于此。
本实施例可以和实施例1到5自由结合地执行。
[实施例7]
本实施例将解释根据本发明的ID芯片的应用。
当本发明的ID芯片使用柔性基板形成时，它们优选粘附到具有柔性或弯曲表面的物体。当在包括在本发明的ID芯片的集成电路内形成不能重写的存储器(例如ROM)时，可以防止粘附该ID芯片的物体的伪造。例如，将本发明的ID芯片应用于食品时有优势的，其中食品的商品价值很大地依赖于产地和制造商，从而以低成本防止对产地和制造商误贴标签。
具体而言，当被粘到具有有关物体信息的标签(例如货运标签、价格标签和名称标签)上时，本发明的ID芯片可以得到使用，而且本发明的ID芯片本身可以用作这种标签。例如，ID芯片可以粘附到对应于事实证明文件的证书上，例如户籍本(family register)、居住证、护照、驾驶证、身份证、会员卡、公证书、信用卡、现金卡、预付卡、会诊卡以及通勤票(commuter pass)。此外，例如，ID芯片可以粘附到与显示私法财产权的证书相对应的公文上，例如手印、支票、运费票据、货单、仓库凭单、股票、证券、礼券以及抵押契约。
图11A示出了粘贴有本发明的ID芯片1302的支票1301的实例。尽管在图11A中，ID芯片1302粘附到支票1301内部，它可以在支票的表面上提供并暴露。
图11B示出了粘附有本发明的ID芯片1303的护照1304的实例。尽管在图11B中该ID芯片1303粘附到护照1304的封面上，它也可以粘到护照的其它页上。
图11C示出了粘附有本发明的ID芯片1305的礼券1306的实例。ID芯片1305可以粘附到礼券1306的内部或者粘附到其表面而暴露。
使用具有TFT的集成电路的本发明的ID芯片是便宜和薄的，因此，该ID芯片适用于ID芯片最终被消费者丢弃的应用。特别地，当ID芯片应用于以几日元到几十日元为单位的价格差异极大地影响了销售的产品时，具有便宜的薄的本发明的ID芯片的包装材料是很有优势的。包装材料对应于形成为包住物体的支撑部件，例如塑料包装、塑料瓶、盘子和瓶帽。
图12A示出了通过粘附有本发明的ID芯片的包装材料1308包装出售的盒装膳食1309的状态。通过在ID芯片1307中存储产品的价格等信息，盒装膳食的帐单可以放置在具有读/写器功能的寄存器中。
例如，本发明的ID芯片可以粘附到物品标签上，使得可以管理物品的流通过程。
如图12B所示，本发明的ID芯片1311粘附到诸如商品标签这样的背面具有粘性的支撑介质。粘附有ID芯片1311的标签被粘贴到商品1312上。涉及商品1312的识别信息可以从粘附到标签1310的ID芯片1311无线地读取。因此，由于ID芯片1311，商品在流通过程中的管理变得简单。
在使用非易失性存储器作为包括在ID芯片1311中的集成电路的存储器的情况下，可存储商品1312的流通过程。物品生产阶段的过程的存储允许批发商、零售商和消费者容易掌握关于产地、制造商、生产日期、制造方法等的信息。
本实施例可以通过与实施例1到6的结构自由地组合而执行。
[实施例8]
本发明将解释用于本发明的ID芯片的TFT的结构。
图13A示出了根据本实施例的TFT的剖面图。参考数字401表示n沟道TFT，且402表示p沟道TFT。n沟道TFT 401的结构将作为实例加以解释。
n沟道TFT 401包括有源层405。有源层405包括用作源区和漏区的两个杂质区403、夹在这两个杂质区403之间的沟道形成区404、以及夹在杂质区403和沟道形成区404之间的两个LDD(轻掺杂漏极)区域。n沟道TFT 401还包括栅极绝缘膜406、栅电极407以及由绝缘薄膜制成的两个侧壁408和409。
尽管本实施例中栅电极407包括两层导电薄膜407a和407b，本发明不限于这种结构。栅电极407可以包括单层导线薄膜或两层或更多层的导电薄膜。栅电极407与有源层405的沟道形成区404交叠，同时其间夹有栅极绝缘膜406。侧壁408和409与有源层405的两个LDD区410交叠，同时其间夹有栅绝缘层406。
例如，可以通过蚀刻厚度为100nm的氧化硅薄膜形成侧壁408，而可以通过蚀刻厚度为200nm的LTO薄膜(低温氧化物薄膜)形成侧壁409。本实施例中，通过等离子体CVD形成用于侧壁408的氧化硅薄膜，通过减压CVD形成用于侧壁409的LTO薄膜。注意尽管氧化硅薄膜可以包含氮，氮原子的数目必须设置成比氧原子的数目低。
在使用栅电极407作为掩模向有源层405掺杂n型杂质之后，形成侧壁408和409，并且利用侧壁408和409作为掩模向有源层405掺杂n型杂质元素，从而可分别形成杂质区403和LDD区410。
p沟道TFT 402具有和n沟道TFT 401几乎相似的结构，不过，仅p沟道TFT 402的有源层411的结构不同于n沟道TFT的有源层的结构。有源层411不具有LDD区，且其包括两个杂质区412和夹在杂质区之间的沟道形成区413。杂质区412掺杂有p型杂质。尽管图13A示出了p沟道TFT 402不具有LDD区的实例，本发明不限于这种结构。p沟道TFT 402可以包括LDD区。
图13B示出了一种情况，其中图13A中的每个TFT都具有一种侧壁。如图13B所示的n沟道TFT 421和p沟道TFT 422分别包含一种侧壁428和一种侧壁429。例如，可以通过蚀刻厚度为100nm的氧化硅薄膜形成每个侧壁。在本实施例中，用于侧壁428的氧化硅薄膜通过等离子体CVD形成。氧化硅薄膜可以包含氮，但是氮原子的数目必须设置成比氧原子的数目低。
图13C示出了一个实例，其中，对于图13B所示的TFT，蚀刻栅极绝缘膜之后形成侧壁，此时使用栅电极作为掩模。如图13C所示，n沟道TFT 431和p沟道TFT 432分别包括栅电极433、434和栅极绝缘膜435、436。在使用栅电极433和434作为掩模时通过蚀刻形成栅极绝缘膜435和436。
本实施例中栅电极433和434包括两层导电薄膜433a、433b以及两层导电薄膜434a、434b。然而，本发明不限于这种结构。栅电极433和434可以由单层导电薄膜或两层或更多层的导电薄膜形成。
图13D示出了底栅TFT的结构。参考数字441表示n沟道TFT，422表示p沟道TFT。n沟道TFT 441将作为实例加以详细解释。
在图13D中，n沟道TFT 441包括有源层445。有源层445包括用作源区和漏区的两个杂质区443，夹在杂质区443之间的沟道形成区444，以及夹在两个杂质区443和沟道形成区444之间的两个LDD(轻掺杂漏极)区域450。n沟道TFT 441还包括栅极绝缘膜446、栅电极447和绝缘薄膜制成的保护薄膜448。
栅电极447与有源层445的沟道形成区444交叠，其间夹有栅极绝缘膜446。在形成栅电极447之后形成栅极绝缘膜446，且在形成栅极绝缘膜446之后形成有源层445。保护薄膜448与栅极绝缘膜446交叠，其间夹有沟道形成区444。
例如，可以通过蚀刻厚度为100nm的氧化硅薄膜形成保护薄膜448。在本实施例中，通过等离子体CVD形成氧化硅薄膜作为保护薄膜448。注意氧化硅薄膜可以包含氮，但是氮原子的数目必须设置成比氧原子的数目低。
在利用抗蚀剂制成的掩模向有源层445掺杂n型杂质之后，形成保护薄膜448，利用保护薄膜448作为掩模时向有源层445掺杂n型杂质，分别形成杂质区443和LDD区450。
尽管p沟道TFT 442具有和n沟道TFT 441几乎相似的结构，仅p沟道TFT 442的有源层451的结构不同于n沟道TFT的有源层的结构。有源层451不包括LDD区，它包括两个杂质区452和夹在两个杂质区452之间的沟道形成区453。杂质区452掺杂p型杂质。尽管图13A示出了p沟道TFT 442不具有LDD区的实例，本发明不限于这种结构。p沟道TFT 442可以包括LDD区。
本实施例可以和实施例1到7中的结构自由组合地执行。

Claims (13)

1.一种半导体装置，包括：
衬底；
在所述衬底上提供的使用薄膜晶体管的集成电路；
在所述集成电路上的天线；
在所述薄膜晶体管下方提供并与所述薄膜晶体管接触的第一密封膜；
在所述集成电路上的第二密封膜；以及
其中集成电路和天线通过各向异性导电树脂彼此电连接，
集成电路在第一密封膜上形成并夹在第一密封膜和第二密封膜之间，
第一密封膜通过第一粘合剂附着在所述衬底上，
第一密封膜包括多个第一绝缘膜和夹在该多个第一绝缘膜之间的一个或多个第二绝缘膜，
第二密封膜包括多个第三绝缘膜和夹在该多个第三绝缘膜之间的一个或多个第四绝缘膜，
所述一个或多个第二绝缘膜具有比所述多个第一绝缘膜低的应力，
所述一个或多个第四绝缘膜具有比所述多个第三绝缘膜低的应力，
所述多个第一绝缘膜和所述多个第三绝缘膜是无机绝缘膜，
在所述衬底和第二密封膜之间夹置所述各向异性导电树脂；并且
用所述各向异性导电树脂封闭该集成电路的侧表面和第一密封膜。
2.一种半导体装置，包括：
衬底；
在所述衬底上提供的使用薄膜晶体管的集成电路；
在所述集成电路上的天线；
在所述薄膜晶体管下方提供并与所述薄膜晶体管接触的第一密封膜；
在所述集成电路上的第二密封膜；以及
在第二密封膜上提供的覆盖件，
其中集成电路和天线通过各向异性导电树脂彼此电连接，
集成电路在第一密封膜上形成并夹在第一密封膜和第二密封膜之间，
第一密封膜通过第一粘合剂附着在所述衬底上，
第一密封膜和第二密封膜夹在衬底和覆盖件之间，
第一密封膜包括多个第一绝缘膜和夹在该多个第一绝缘膜之间的一个或多个第二绝缘膜，
第二密封膜包括多个第三绝缘膜和夹在该多个第三绝缘膜之间的一个或多个第四绝缘膜，
所述一个或多个第二绝缘膜具有比所述多个第一绝缘膜低的应力，
所述一个或多个第四绝缘膜具有比所述多个第三绝缘膜低的应力，
所述多个第一绝缘膜和所述多个第三绝缘膜是无机绝缘膜，
在所述衬底和第二密封膜之间夹置所述各向异性导电树脂；并且
用所述各向异性导电树脂封闭该集成电路的侧表面和第一密封膜。
3.一种半导体装置，包括：
衬底；
在所述衬底上提供的使用薄膜晶体管的集成电路；
在所述集成电路上的天线；
在所述薄膜晶体管下方提供并与所述薄膜晶体管接触的第一密封膜；
在所述集成电路上的第二密封膜；
在所述第二密封膜上提供的覆盖件，
其中集成电路和天线通过各向异性导电树脂彼此电连接，
集成电路在第一密封膜上形成，
集成电路和天线夹在第一密封膜和第二密封膜之间，
第一密封膜通过第一粘合剂附着在所述衬底上，
第一密封膜和第二密封膜夹在衬底和覆盖件之间，
第一密封膜包括多个第一绝缘膜和夹在该多个第一绝缘膜之间的一个或多个第二绝缘膜，
第二密封膜包括多个第三绝缘膜和夹在该多个第三绝缘膜之间的一个或多个第四绝缘膜，
所述一个或多个第二绝缘膜具有比所述多个第一绝缘膜低的应力，
所述一个或多个第四绝缘膜具有比所述多个第三绝缘膜低的应力，
所述多个第一绝缘膜和所述多个第三绝缘膜是无机绝缘膜，
在所述衬底和第二密封膜之间夹置所述各向异性导电树脂；并且
用所述各向异性导电树脂封闭该集成电路的侧表面和第一密封膜。
4.根据权利要求2或3的半导体装置，其中覆盖件具有柔性。
5.根据权利要求1到3中任一项的半导体装置，其中通过图形化导电膜形成天线和薄膜晶体管的栅电极。
6.根据权利要求1到3中任一项的半导体装置，其中通过图形化导电膜形成天线和与薄膜晶体管相连的布线。
7.一种半导体装置，包括：
衬底；
在所述衬底上提供的使用薄膜晶体管的集成电路；
在所述集成电路上的天线；
在所述薄膜晶体管下方提供并与所述薄膜晶体管接触的第一密封膜；
在所述集成电路上的第二密封膜；以及
在所述第二密封膜上提供的覆盖件，
其中集成电路在第一密封膜上形成并夹在第一密封膜和第二密封膜之间，
第一密封膜通过第一粘合剂附着在所述衬底上，
第一密封膜和第二密封膜夹在衬底和覆盖件之间，
覆盖件夹在天线和第二密封膜之间，
集成电路和天线经由在覆盖件和第二密封膜中形成的接触孔通过各向异性导电树脂彼此电连接，
第一密封膜包括多个第一绝缘膜和夹在该多个第一绝缘膜之间的一个或多个第二绝缘膜，
第二密封膜包括多个第三绝缘膜和夹在该多个第三绝缘膜之间的一个或多个第四绝缘膜，
所述一个或多个第二绝缘膜具有比所述多个第一绝缘膜低的应力，
所述一个或多个第四绝缘膜具有比所述多个第三绝缘膜低的应力，
所述多个第一绝缘膜和所述多个第三绝缘膜是无机绝缘膜，
在所述衬底和第二密封膜之间夹置所述各向异性导电树脂；并且
用所述各向异性导电树脂封闭该集成电路的侧表面和第一密封膜。
8.根据权利要求7的半导体装置，其中覆盖件具有柔性。
9.根据权利要求1到3和7中任一项半导体装置，其中衬底具有柔性。
10.根据权利要求1到3和7中任一项的半导体装置，其中所述多个第一绝缘膜或所述多个第三绝缘膜包括氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝或铝硅氮氧化物。
11.根据权利要求1到3和7中任一项的半导体装置，其中所述一个或多个第二绝缘膜或所述一个或多个第四绝缘膜包括聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯或环氧树脂。
12.根据权利要求1到3和7中任一项的半导体装置，其中，所述半导体装置是ID芯片。
13.根据权利要求12的半导体装置，其中，所述ID芯片粘附到支票、护照、礼券、包装材料或商业产品的标签上。
CN200580004279XA 2004-02-06 2005-02-01 半导体装置 Expired - Fee Related CN1918708B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP030369/2004 2004-02-06
JP2004030369 2004-02-06
PCT/JP2005/001739 WO2005076359A1 (en) 2004-02-06 2005-02-01 Semiconductor device

Publications (2)

Publication Number Publication Date
CN1918708A CN1918708A (zh) 2007-02-21
CN1918708B true CN1918708B (zh) 2013-07-17

Family

ID=34835993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580004279XA Expired - Fee Related CN1918708B (zh) 2004-02-06 2005-02-01 半导体装置

Country Status (3)

Country Link
US (3) US7994617B2 (zh)
CN (1) CN1918708B (zh)
WO (1) WO2005076359A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446212C (zh) * 2003-04-02 2008-12-24 皇家飞利浦电子股份有限公司 一种柔性电子器件的制造方法和柔性器件
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
CN1918708B (zh) * 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
CN101111938B (zh) * 2005-01-28 2010-08-11 株式会社半导体能源研究所 半导体器件和制造它的方法
JP5123664B2 (ja) * 2005-09-28 2013-01-23 スパンション エルエルシー 半導体装置およびその製造方法
JP2007287856A (ja) 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
GB0610634D0 (en) 2006-05-30 2006-07-05 Dow Corning Insulating glass unit
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7994607B2 (en) * 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101363835B1 (ko) * 2007-02-05 2014-02-17 엘지디스플레이 주식회사 표시장치 및 이의 제조 방법
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009033727A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWM336510U (en) * 2007-09-04 2008-07-11 Genesys Logic Inc Non-volatile memory storage device
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
KR20120017258A (ko) * 2010-08-18 2012-02-28 삼성모바일디스플레이주식회사 박막 대전 센서
KR101660410B1 (ko) * 2010-10-22 2016-09-28 삼성전자주식회사 가변 액체 렌즈 어레이 및 그 제조 방법
JP5823117B2 (ja) * 2010-11-16 2015-11-25 デクセリアルズ株式会社 異方性導電フィルム、接合体、及び接合体の製造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
JP5692195B2 (ja) * 2012-10-02 2015-04-01 株式会社デンソー 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
CN103337500B (zh) 2013-05-24 2015-12-23 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
CN103489880B (zh) * 2013-10-12 2015-03-25 京东方科技集团股份有限公司 一种显示基板和含有该显示基板的柔性显示装置
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN105977148A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列的制造方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308967A (en) * 1990-10-26 1994-05-03 Reinhard Jurisch Data carrier for identification systems
US20020094639A1 (en) * 1999-10-22 2002-07-18 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
CN1392615A (zh) * 2001-06-20 2003-01-22 株式会社半导体能源研究所 发光装置及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326765A (ja) 1994-05-31 1995-12-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3383535B2 (ja) 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
US6268695B1 (en) * 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
KR100415611B1 (ko) * 2001-05-24 2004-01-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
JP2003086356A (ja) 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP4244120B2 (ja) 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP3761843B2 (ja) 2001-07-03 2006-03-29 株式会社半導体エネルギー研究所 発光装置及び電子機器
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
TW586231B (en) 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5127103B2 (ja) 2001-09-10 2013-01-23 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
JP3745343B2 (ja) 2002-04-23 2006-02-15 株式会社半導体エネルギー研究所 半導体素子
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
CN1918708B (zh) * 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308967A (en) * 1990-10-26 1994-05-03 Reinhard Jurisch Data carrier for identification systems
US20020094639A1 (en) * 1999-10-22 2002-07-18 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
CN1392615A (zh) * 2001-06-20 2003-01-22 株式会社半导体能源研究所 发光装置及其制造方法

Also Published As

Publication number Publication date
CN1918708A (zh) 2007-02-21
US7994617B2 (en) 2011-08-09
US8575740B2 (en) 2013-11-05
US20110284974A1 (en) 2011-11-24
WO2005076359A1 (en) 2005-08-18
US20130009289A1 (en) 2013-01-10
US20070159335A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
CN1918708B (zh) 半导体装置
US8159043B2 (en) Semiconductor device
CN1910596B (zh) 半导体装置
US7768405B2 (en) Semiconductor device and manufacturing method thereof
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
CN100478986C (zh) Id芯片和ic卡
CN102156901B (zh) 包括半导体器件的纸及具有该纸的物品
CN100521117C (zh) 半导体器件及其制造方法
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
JP4989854B2 (ja) 半導体装置の作製方法
JP4566794B2 (ja) 半導体装置
JP5041672B2 (ja) 半導体装置
JP4545617B2 (ja) 半導体装置
JP2005277406A (ja) 半導体装置及び半導体装置の作製方法
JP2005229098A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20180201

CF01 Termination of patent right due to non-payment of annual fee