CN101111938B - 半导体器件和制造它的方法 - Google Patents

半导体器件和制造它的方法 Download PDF

Info

Publication number
CN101111938B
CN101111938B CN2006800033352A CN200680003335A CN101111938B CN 101111938 B CN101111938 B CN 101111938B CN 2006800033352 A CN2006800033352 A CN 2006800033352A CN 200680003335 A CN200680003335 A CN 200680003335A CN 101111938 B CN101111938 B CN 101111938B
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800033352A
Other languages
English (en)
Other versions
CN101111938A (zh
Inventor
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101111938A publication Critical patent/CN101111938A/zh
Application granted granted Critical
Publication of CN101111938B publication Critical patent/CN101111938B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

本发明的目的是提供具有足以用作天线的导电膜的半导体器件，和制造它的方法。半导体器件具有设置在衬底上的包括晶体管的元件形成层，设置在元件形成层上的绝缘膜，和设置在绝缘膜上的用作天线的导电膜。绝缘膜具有槽。导电膜沿绝缘膜和槽的表面设置。绝缘膜的槽可被设置穿过绝缘膜。或者，可在绝缘膜中设置凹形部分以便不穿过绝缘膜。对槽的结构没有特殊限制，例如，可设置槽具有锥形形状等。

Description

半导体器件和制造它的方法
技术领域
本发明涉及不用接触就可发送和接收数据的半导体器件，并涉及制造它的方法。
背景技术
近年来，用于通过为每个对象分配标识(ID)号并确定对象历史而用于对象等的产生、管理的对象识别技术引起人们的注意。特别到，进行了不用接触就可发送和接收数据的半导体器件的开发。作为这种半导体器件，RFID(射频识别，也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签和无线芯片)等已被引入到商业、市场中等。
已被投入实际应用的许多半导体器件如RFID包括元件形成层(也称为IC(集成电路)芯片)和天线，每个层具有包括晶体管等的电路。这些半导体器件可利用电磁波经由天线发送和接收数据到读出器/写入器。
作为形成在上述半导体器件中具有天线功能的导体膜的方法，通常使用通过其可增加膜厚度来增加表面积和降低电阻的方法。因此，在许多情况下，通常使用电镀方法形成导电膜。但是，当通过电镀方法形成用作天线的导电膜时，存在以下问题：通过电镀方法形成的导电膜的质量不够，环境等受到电镀方法引起的废液等负面影响。同时，在使用不同于电镀方法的方法形成导电膜的情况下，存在以下问题：难以增加导电膜的厚度，难以确保充分的横截面面积和充分的导电膜表面积等。
发明的公开
鉴于上述问题，本发明的目的是提供具有能充分用作天线的导电膜的半导体器件，和制造半导体器件的方法。
为了解决上述目的，本发明采取以下措施。
在本发明的一个方面中，半导体器件具有设在衬底上的包括晶体管的元件形成层；和设在元件形成层上的用作天线的导电膜，其中晶体管和导电膜彼此电连接，导电膜的横截面具有凹形。可使用膜晶体管(TFT)、或场效应晶体管(PET)等作为晶体管。
在本发明的另一个方面中，半导体器件具有设在衬底上的包括晶体管的元件形成层；设在元件形成层上的绝缘膜；和设在绝缘膜上的用作天线的导电膜，其中晶体管和导电膜彼此电连接，绝缘膜具有槽，导电膜沿绝缘膜和槽的表面设置。可设置绝缘膜的槽穿过绝缘膜。或者，可在绝缘膜中设置凹形部分作为槽，以便不穿过绝缘膜。对槽的结构没有特殊限制。例如，可设置槽使得其横截面具有锥形形状。
作为本发明的另一个方面，半导体器件具有设在衬底上的包括晶体管的元件形成层；和包括绝缘膜和导电膜的天线形成层，其中绝缘膜具有槽，导电膜沿绝缘膜和槽的表面设置，晶体管和导电膜通过导电微粒彼此电连接。
上述半导体器件可用于RFID等，还可应用于电磁感应系统、电磁耦合系统、微波系统等的任何一种情况。在电磁感应系统或电磁耦合系统的情况下，优选设置天线具有盘绕形状。在微波系统的情况下，由于天线形状取决于要接收的电磁波的波长，因此可根据使用情形任意改变形状。
在本发明的另一个方面中，制造半导体器件的方法具有步骤：在衬底上形成包括晶体管的元件形成层；在元件形成层上形成具有槽的绝缘膜；沿绝缘膜和槽的表面形成导电膜；通过选择性除去绝缘膜表面上形成的部分导电膜形成导电膜图案；和形成覆盖导电膜的保护膜。
在本发明的另一个方面中，制造半导体器件的方法具有步骤：在衬底上形成分离层；在分离层上形成包括晶体管的元件形成层；在元件形成层上形成具有槽的绝缘层；沿绝缘膜和槽的表面形成导电膜；通过选择性除去绝缘膜上形成的部分导电膜形成导电膜图案；形成覆盖导电膜的保护膜；通过选择性除去保护膜、绝缘膜和元件形成层形成从中通过并暴露分离层的开孔；通过在开孔中引入蚀刻剂除去分离层；和从衬底分离元件形成层。
在本发明的另一个方面中，制造半导体器件的方法具有步骤：在第一衬底上形成分离层；在分离层上形成包括晶体管的元件形成层；在元件形成层上形成具有槽的绝缘膜；沿绝缘膜和槽的表面形成导电膜；通过选择性除去绝缘膜表面上形成的部分导电膜形成导电膜图案；形成覆盖导电膜的保护膜；通过选择性除去保护膜、绝缘膜和元件形成层形成通过其暴露分离层的开孔；通过在开孔中引入蚀刻剂除去部分分离层；附着第二衬底到保护膜的表面上；和通过使用物理手段从第一衬底分离元件形成层。
通过使用本发明的制造半导体器件的方法，可防止有害物质如废液的产生，并可扩大用作天线的导电膜的横截面面积和表面积。此外，与在平的表面上设置用作天线的导电膜的情况相比，在本发明的半导体器件中，可扩大导电膜的表面积和横截面面积，因此，可提高通信距离、通信频带等。另外，增加用作天线的导电膜和绝缘膜之间的接触面积能提高它们之间的粘合性。
附图简述
图1A-1D为显示本发明的半导体器件的结构例子的图；
图2A-2D为显示本发明的半导体器件的结构例子的截面图；
图3A-3C为显示本发明的半导体器件的结构例子的图；
图4A-4D为显示制造本发明的半导体器件的方法例子的截面图；
图5A-5D为显示制造本发明的半导体器件的方法例子的截面图；
图6A和6B为显示制造本发明的半导体器件的方法例子的截面图；
图7A-7C为显示本发明的半导体器件的结构例子的截面图；
图8A-8C为显示本发明的半导体器件的结构例子的截面图；
图9A-9D为显示制造本发明的半导体器件天线形成层的方法例子的截面图；
图10A-10E为显示制造本发明的半导体器件天线形成层的方法例子的截面图；
图11A-11C为显示制造本发明的半导体器件的方法例子的截面图；
图12A和12B为显示制造本发明的半导体器件的方法例子的截面图；
图13A和13B为显示制造本发明的半导体器件的方法例子的截面图；
图14A和14B为显示制造本发明的半导体器件的方法例子的截面图；
图15A和15B为显示制造本发明的半导体器件的方法例子的截面图；
图16A和16B为显示本发明的半导体器件的结构例子的截面图；
图17A-17C为显示本发明的半导体器件的使用模式的图；和
图18A-18H为显示本发明的半导体器件的使用模式的图。
实施发明的最佳方式
下文中将描述根据本发明的实施方案。本领域技术人员能容易地认识到，可以以各种方式改变本文公开的实施方案和细节，而不脱离本发明的目的和范围。本发明不应解释为限制于下面要给出的实施方案的描述。此外，图中有时共同使用代表下面所述的本发明相同部分的附图标记。
[实施方案1]
在这种实施方案中，将参考附图描述本发明的半导体器件的结构例子。
在如图1A和1B所示的半导体器件中，第一绝缘膜103设在衬底100上，具有晶体管107和第二绝缘膜104等的元件形成层101设置在第一绝缘膜103上，用作天线的导电膜102设在第二绝缘膜104上。在图1A-1D中，设置导电膜102至少接触第二绝缘膜104和第三绝缘膜105。
第三绝缘膜105设置在第二绝缘膜104上，并具有横截面为凹形的槽140。可设置槽140穿过第三绝缘膜105以通过槽暴露第二绝缘膜104。或者，可使第三绝缘膜105凹入形成槽140，从而槽不穿过第三层105。这里显示了设置穿过第三绝缘膜105的槽140的例子。
设置导电膜102覆盖通过槽140暴露的第二绝缘膜104的表面和在槽140处的第三绝缘膜105的边。在这种情况下，导电膜102接触第三绝缘膜105的顶表面的一部分和第三绝缘膜105在槽140中的侧表面。另外，导电膜102没有必要设在第三绝缘膜的表面上。或者，可设置导电膜102接触第二绝缘膜104和第三绝缘膜105在槽140中的侧表面。此外，在第三绝缘膜150中设置槽140，使得槽的一部分在垂直于衬底的方向上具有盘绕形状。
在图1B和1D中，进一步设置用作保护膜的第四绝缘膜106覆盖导电膜102。在这种情况下，第四绝缘膜106也设置在导电膜102的凹形部分中。图1A显示了这种实施方案中所示的半导体器件的顶视图，而图1B显示了沿图1A的线a-b的截面图。另外，在多个晶体管107上设置的用作天线的导电膜102的大小与图1B中每个晶体管107大小相同。但是，实际上设置导电膜102大大大于晶体管107。
对于衬底100，可使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃、石英衬底或陶瓷衬底等。另外，可使用上面设有绝缘膜的包含不锈钢的金属衬底或半导体衬底。另外，可使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚醚砜(PES)为代表的塑料、使用合成树脂如丙烯酸树脂形成的柔性衬底等。通过利用柔性衬底，半导体器件可被弯曲。
对于第一绝缘膜103，可使用具有硅和/或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)和氮氧化硅(SiNxOy)(x>y)的绝缘膜单层结构或它们的叠层结构。另外，在使用柔性衬底作为衬底100的情况下，当元件形成层101附着到衬底100上时，第一绝缘膜103可包括粘合层和氧化硅、氮化硅或氧氮化硅。对于粘合层，可提到粘合剂如包含丙烯酸树脂等的树脂材料、包含合成橡胶的材料、热固性树脂、紫外固化树脂、环氧树脂粘合剂、光固化粘合剂、湿气固化粘合剂和树脂添加剂。另外，在衬底100没有对晶体管107等的污染可能性时，没有必要提供第一绝缘膜103。
通过使用包含氧或/和氮如氧化硅、氮化硅、氧氮化硅和氮氧化硅的绝缘膜、有机材料如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸类和环氧化物、硅氧烷材料等，可将第二绝缘膜104、第三绝缘膜105和第四绝缘膜106中的每一个形成为包括单层结构或叠层结构。另外，硅氧烷材料相当于具有通过硅氧键形成的骨架结构并在取代基中包含至少氢的物质，或具有通过硅氧键形成的骨架结构并包含氟、烷基和芳香烃中至少一个的物质。
元件形成层101包括至少晶体管107。对于晶体管107，例如，可在玻璃等制成的衬底上设置膜晶体管(TFT)，或在利用半导体衬底作为通道的同时在半导体衬底如Si上设置场效应晶体管(FET)。或者，可在柔性衬底上设置有机TFT。利用晶体管107，可提供每一个集成电路如CPU、存储器和微处理器。图1B显示了提供膜晶体管作为晶体管107的例子。另外，晶体管107具有结合n-通道型半导体和p-通道型半导体的CMOS结构。另外，在半导体膜中设置杂质区域(包括源区域、漏区域和LDD区域)，并且设置绝缘膜(侧壁)接触栅电极的侧表面。在实施方案1中，显示了在n-通道型半导体膜中设置LDD区域和在p-通道型半导体膜中不设置LDD区域的例子。但是，也可在p-通道型半导体膜以及n-通道型半导体膜中设置LDD区域。而且，可在源/漏区域和栅电极中的一个或两个中设置硅化物层如镍、钼和钴。
可使用包含一种或多种金属如铜(Cu)、铝(Al)、银(Ag)、金(Au)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)和碳(C)或一种或多种金属化合物的导电材料通过溅射、CVD等形成导电膜102。
在图1B中，在第二绝缘膜104上形成具有横截面为凹形的槽140的第三绝缘膜105，沿第二绝缘膜104在槽140中的顶表面和第三绝缘膜105的侧表面设置导电膜102。在这种情况下，在通过溅射或CVD在整个表面上形成导电膜后，通过光刻选择性蚀刻导电膜，从而可以提供导电膜102。与在平的表面上提供横截面为矩形形状的导电膜情况(图1C)相比，按照这种方式提供导电膜102(图1D)能扩大导电膜102的横截面面积和表面积。也就是说，当在第二绝缘膜104上提供导电膜102时(图1C)，导电膜102的横截面变成矩形形状。另一方面，当在第三绝缘层105中设置横截面具有凹形的槽140并沿槽140形成导电膜102时，导电膜102的横截面也变成凹形。因此，与图1C的情况相比，通过沿在第三绝缘膜105中设置的横截面为凹形的槽140设置导电膜102(图1D)，增加了导电膜102的与第三绝缘膜105的侧表面相接触的部分108的横截面积和表面积。通过以这种方式增加用作天线的导电膜的横截面面积和表面积，当在半导体器件和外部器件(例如读出器/写入器)之间没有接触地交换数据时，可增加它们之间的通信距离和通信频带。另外，增加用作天线的导电膜和绝缘膜之间的接触面积能提高它们之间的粘合性。
在图1B和1D中，在第二绝缘膜104上形成具有槽140的第三绝缘膜105，并在第二绝缘膜104和第三绝缘膜105上选择性设置导电膜102。但是，这种实施方案中显示的半导体器件不限制于这种结构。具有其它结构的半导体器件的具体例子显示在图2A-2D中。
在图2A显示的半导体器件中，在第二绝缘膜104上设置具有横截面为凹形的槽的第三绝缘膜105，并沿槽(区域251)设置导电膜。具体地说，设置在第三绝缘膜105中的槽不穿过第三绝缘膜，导电膜102只接触第三绝缘膜105，并设置导电膜102以便覆盖第三绝缘膜105的凹形表面和凹形部分的边缘。可通过选择性蚀刻设置在第二绝缘膜104上的第三绝缘膜105形成第三绝缘膜105的凹形部分。在这种情况下，通过控制蚀刻条件，可形成具有任意形状的凹形部分。或者，在第二绝缘膜104上形成第三绝缘膜105后，可在第三绝缘膜105和第二绝缘膜104中形成凹形部分，然后可设置导电膜102(区域252)。
在图2B显示的半导体器件中，在第二绝缘膜104上设置的第三绝缘膜105的角253经弯曲使得第三绝缘膜105具有横截面为锥形形状的槽。设置第二导电膜102覆盖槽中第二绝缘膜104的表面和第三绝缘膜105的锥形部分。也就是说，图2B对应于图1B和ID中显示的第三绝缘膜105的槽140具有锥形形状的横截面的情况。通过提供具有横截面为锥形形状的槽140的第三绝缘膜105，可防止当设置导电膜102时可能引起的深度方向上导电膜102的断开。
在图2C显示的半导体器件中，图1B中显示的在第二绝缘膜104上设置的第三绝缘膜105中形成的凹形部分的数目被加倍，并设置导电膜102使得其横截面具有凸形和凹形。也就是说，通过增加第三绝缘膜105中形成的槽140的横截面的数目并在槽中设置导电膜102，可进一步增加导电膜102的横截面面积和表面积。另外，尽管凹形部分的数目在这里被加倍，当然它可被进一步增加。
在图2D显示的半导体器件中，图2C的导电膜102被倒置排列。通过按这种方式提供具有凹形和凸形的导电膜102，可增加一定区域中导电膜102的横截面面积和表面积。
另外，图2B-2D中显示的结构还可如图2A中所示的结构一样排列。也就是说，设置槽使得在每个图2B-2D中第二绝缘膜104通过槽被暴露。或者，横截面为凹形的槽可被设置在第三绝缘膜105中，以便不穿过第三绝缘膜，并可设置导电膜102只接触第三绝缘膜105。另外，如图2A的区域252所示，还可使用在第二绝缘膜104中设置横截面为凹形的槽的结构。
另外，在图1B和图2A-2D中所示的每个半导体器件中，尽管在第二绝缘膜104上设置第三绝缘膜105，但第三绝缘膜105可被设置在晶体管107的源布线或漏布线上而不提供第二绝缘膜104。在这种情况下，设置在第三绝缘膜105中的槽可被设置穿过第三绝缘膜，或被设置不从中穿过。当设置槽穿过第三绝缘膜105时，可在与晶体管107的源布线或漏布线相同的层中设置导电膜102。在这种情况下，可通过使用相同的材料形成导电膜102和源或漏布线来简化工艺。
为了使图1B的半导体器件小型化，设置元件形成层101和导电膜102使得它们至少部分彼此重叠。但是，这种实施方案中显示的半导体器件不限制于这种结构，可设置元件形成层101和导电膜102使得不彼此重叠。另外，图1B和图2A-2D中显示了电磁耦合系统或电磁感应系统的情况。但是，上述结构可应用于使用微波系统的半导体器件。这种情况的具体例子显示在图3A-3C中。
使用电磁耦合系统或电磁感应系统的半导体器件的天线通常被要求具有盘绕形状。另一方面，使用微波系统的半导体器件的天线的形状取决于要接收的电磁波的类型。为了简要解释，这里(图3A-3C)显示了使用具有简单结构的杆形天线的情况。
在图3A中，元件形成层111设置在衬底100上，用作天线的导电膜112a和112b被设置连接到元件形成层111上。沿图3A的线a-b和线c-d的横截面结构分别显示在图3B和3C中。
具有晶体管107等的元件形成层111设在衬底100上，同时在其间插入第一绝缘膜103，通过第二绝缘膜104在元件形成层111上设置用作天线的导电膜112a和112b(在每个图3B和3C中)。在第二绝缘膜104和第三绝缘膜105上设置导电膜112a和112b以便覆盖第三绝缘膜105的边缘，第三绝缘膜105被选择性地设置在第二绝缘膜104上。导电膜112a和112b电连接到元件形成层111中任何一个晶体管上。这里，第三绝缘膜105具有开孔，从而导电膜112a和112b被连接到第三绝缘膜的侧表面上。另外，设置第四绝缘膜106覆盖导电膜112a和112b。
用作天线的导电膜112a和112b被设置覆盖第二绝缘膜104的表面和第三绝缘膜105的边缘。另外，可通过使用与上述导电膜102相同的方法和相同的材料形成导电膜112a和112b。
此外，为了增加图1B和图2A-2D每一个中用作天线的导电膜102或图3A-3C中用作天线的导电膜112a和112b的横截面面积，优选在导电膜102或导电膜112a和112b的凹形部分中选择性地设置导电体。例如，如图16A所示，当使用液滴输送方法通过喷嘴145在导电膜102的凹形部分中选择性输送具有导电性质的组合物146时，可增加横截面面积。对于具有导电性质的组合物146，可使用包含一种或多种金属如Ag、Au、Cu和Pd或一种或多种金属化合物的导电材料。另外，如果导电材料可被分散在溶液中同时用分散剂防止导电材料团聚，则可使用包含一种或多种金属如Cr、Mo、Ti、Ta、W和A1或一种或多种金属化合物的导电材料。另外，可通过利用丝网印刷或分配器在导电膜102的凹形部分中选择性地形成具有导电性质的组合物146。结果，用作天线的导电膜的横截面面积变成导电膜102的横截面面积和导电体147的横截面积的和，因此，可增加总的横截面面积(图16B)。
如上所述，通过形成半导体器件以使用作天线的导电膜的横截面面积和表面积得到增加，可提高半导体器件的通信距离和通信频带。此外，增加用作天线的导电膜和绝缘膜之间的接触面积能提高它们之间的粘合性。
[实施方案2]
在这种实施方案中，将参考附图描述制造如实施方案1中所示半导体器件的方法的例子。在这种实施方案中，在硬质衬底如玻璃上一次形成元件形成层和天线后，就从硬质衬底分离元件形成层和天线，然后将它们设置在柔性衬底上。
在衬底200上形成用作基底膜的绝缘膜201，在其上设置分离层202，并在分离层202上层压绝缘膜203和半导体膜204(图4A)。设置用作基底膜的绝缘膜201来防止分离层202被衬底200污染。但是，当没有来自衬底200的污染等可能性时，就没有必要设置绝缘膜201。另外，可在真空过程中连续形成绝缘膜201、分离层202、绝缘膜203和半导体膜204。
然后，选择性蚀刻半导体膜204以形成多个岛屿状半导体膜。通过栅绝缘膜在岛屿状半导体膜上形成栅电极，完成多个膜晶体管205(图4B)。
然后，形成绝缘膜206覆盖膜晶体管205，并在其上形成绝缘膜207使表面平坦。然后，在绝缘膜206和207中选择性设置开孔，并设置导电膜208通过开孔电连接到每个膜晶体管205的源区域和漏区域。然后，形成绝缘膜209覆盖导电膜208(图4C)。
然后，在绝缘膜209上选择性形成绝缘膜210(图4D)。绝缘膜210具有槽218。在绝缘膜209的整个表面上形成绝缘膜210后，可通过光刻在绝缘膜210中形成槽218。或者，可使用印刷方法如丝网印刷或液滴输送方法选择性形成绝缘膜210来设置槽218。利用印刷方法或液滴输送方法能减少制造步骤数目。另外，绝缘膜210的槽218可利用实施方案1中所示的结构中的任何一种。
然后，形成导电膜211覆盖绝缘膜209和绝缘膜210(图5A)。这里，设置导电膜211接触通过槽218被暴露的绝缘膜209的顶表面以及绝缘膜210的侧表面和顶表面。另外，为了防止槽218处导电膜211的断开，优选使绝缘膜210的角弯曲使得槽218的横截面具有锥形形状。
然后，通过选择性蚀刻导电膜211形成导电膜212，然后形成绝缘膜213覆盖导电膜212(图5B)。
通过选择性除去绝缘膜203、206、207、209、210和213，形成开孔214以通过其暴露分离层202(图5D)。另外，在具有膜晶体管205的区域以外的区域中设置开孔214。可通过激光束照射或光刻形成开孔214。
然后，在开孔214中引入蚀刻剂215来除去分离层202(图5D)。分离层202可被完全除去，或通过控制蚀刻条件被部分除去。留下一部分分离层202能防止在除去分离层202后元件形成层219等与衬底200完全分离。另外，可缩短蚀刻时间和可减少要使用的蚀刻剂的数量，从而提高操作效率和降低成本。
然后，将具有粘合性质的衬底216附着到绝缘膜213上，然后从衬底200上分离元件形成层219(图6A)。由于衬底200和元件形成层219的绝缘膜203通过部分剩余分离层而彼此部分连接，因此通过使用物理手段从衬底200上分离元件形成层219等。
另外，这里显示了通过使用蚀刻剂215除去分离层202的例子，但是，不必通过使用蚀刻剂除去分离层202。也就是说，当在形成开孔214后元件形成层219未能很好地粘着到分离层202上时，可通过使用物理手段从衬底200上分离元件形成层219。在这种情况下，由于没有必要使用蚀刻剂，因此过程可被缩短并可降低成本。
然后，将柔性衬底217附着到绝缘膜203的表面上(图6B)。
通过上述方法，可在柔性衬底上提供具有元件形成层、天线等的半导体器件。下面将具体描述上述方法中使用的材料等。
对于衬底200，可使用玻璃衬底、石英衬底、金属衬底、表面具有绝缘膜的不锈钢衬底等。对这些衬底的面积和形状没有限制。例如，当使用一个边长为1米的矩形衬底作为衬底200时，可显著提高生产率。与使用圆形硅衬底的情况相比，这是较大的优势。此外，由于在这种实施方案中可重新使用分离的衬底200，因此可以以较低的成本制造半导体器件。例如，即使在使用昂贵的石英衬底的情况下，通过反复使用石英衬底，可低成本制造半导体器件。
对于绝缘膜201，可使用包含硅和/或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)和氮氧化硅(SiNxOy)(x>y)的绝缘膜单层结构；或它们的叠层结构。可通过使用已知的方法(各种CVD方法如溅射和等离子CVD)形成这种绝缘膜。
对于分离层202，可使用金属膜、金属膜和金属氧化物膜的层压结构等。可以以由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)和铱(Ir)中的元素或主要包含上述元素的合金材料或化合物材料制成的单层膜形式形成金属膜。或者，可层压使用上述材料形成的膜形成金属膜。可通过使用各种CVD方法如溅射和等离子CVD形成这些材料。对于金属膜和金属氧化物膜的层压结构，在形成上述金属膜后，在氧气气氛或N2O气氛中进行等离子处理或在氧气气氛或N2O气氛中进行热处理以在金属膜的表面上形成金属膜的氧化物或氧氮化物。例如，当通过溅射或CVD形成钨膜作为金属膜时，对钨膜进行等离子处理以便在钨膜的表面上形成氧化钨制成的金属氧化物膜。在这种情况下，氧化钨用WOx表示，其中“x”为2-3，存在“x”为2的情况(WO2)、  “x”为2.5的情况(W2O5)、“x”为2.75的情况(W4O11)和“x”为3的情况(WO3)等。在形成氧化钨时，对“x”的值没有特殊限制，可根据蚀刻速度等确定要形成的氧化物。另外，例如，在形成金属膜(例如钨)后，可通过溅射在金属膜上设置绝缘膜如氧化硅(SiO2)，并还可在金属膜上形成金属氧化物(例如，在钨上形成氧化钨)。对于等离子处理，例如，可进行上述高密度等离子处理。除了金属氧化物膜外，还可使用金属氮化物或金属氧氮化物。在这种情况下，可在氮气气氛中或在氮气和氧气气氛中对金属膜进行等离子处理或热处理。
通过使用已知的方法(如溅射和等离子CVD)，可使用包含氧和/或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)和氮氧化硅(SiNxOy)(x>y)的绝缘膜的单层结构或叠层结构形成绝缘膜203。在形成绝缘膜203具有双层结构的情况下，例如，可形成氮氧化硅膜作为第一绝缘膜，形成氧氮化硅膜作为第二绝缘膜。而且，当形成绝缘膜203具有三层结构时，可形成氧氮化硅膜作为第一绝缘膜，形成氮氧化硅膜作为第二绝缘膜，并形成氧氮化硅膜作为第三绝缘膜。
可通过使用非晶态半导体、非晶态和晶态混合的SAS、在非晶态半导体中可观察到0.5-20nm的晶粒的微晶半导体、和晶体半导体中的任何一种形成半导体膜204。当使用能承受加工膜温度的衬底如石英衬底作为衬底200时，可通过CVD等在衬底上形成晶体半导体膜。另外，可通过形成非晶态半导体膜，然后通过热处理使非晶态半导体膜结晶来形成晶体半导体膜。可通过使用加热炉、激光照射、或取代激光束的灯发射的光的照射(灯退火)或它们的组合进行热处理。在使用激光照射的情况下，可使用连续波激光器(CW激光器)或脉冲振荡激光器(脉冲激光器)。对于激光器，可使用Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一种或多种。通过用这种激光器的基波和基波的第二谐波到第四谐波照射非晶态半导体层，可得到大尺寸晶粒。
膜晶体管205可具有任何结构。例如，膜晶体管205可包括杂质区域(包括源区域、漏区域和LDD区域)，或通过使用p-通道型半导体、n-通道型半导体或p-通道型和n-通道型半导体的组合形成的CMOS电路。另外，可形成绝缘膜(侧壁)接触设置在半导体膜上的栅电极的侧表面。而且，可在源和漏区域和栅电极的一个或两个上设置一个硅化物层或多个硅化物层，如镍、钼和钴硅化物层。
通过使用已知的方法(如溅射和等离子CVD)，可使用包含氧和/或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)和氮氧化硅(SiNxOy)(x>y)的绝缘膜或包含碳如DLC(类金刚石碳)的膜的单层结构或叠层结构形成绝缘膜206。
除了上述包含氧和/或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)和氮氧化硅(SiNxOy)(x>y)的绝缘膜和上述包含碳如DLC(类金刚石碳)的膜外，可使用有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯和丙烯酸树脂以及硅氧烷材料形成单层结构或叠层结构的绝缘膜207、209、210和213中的每一个。尤其是由于可通过使用旋涂、液滴输送方法、印刷方法等成形有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯和丙烯酸树脂以及硅氧烷材料等，因此可使表面凸起平坦化并提高加工时间效率。可使用相同或不同的材料形成这些绝缘膜207、209、210和213。
可通过使用选自Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn的元素或包含多种元素的合金形成单层结构或叠层结构的导电膜208。例如，对于由包含多种元素的合金制成的导电膜，例如可使用包含C和Ti的Al合金(Al-Ti-C)、包含Ni的Al合金(Al-Ni)、包含C和Ni的Al合金(Al-Ni-C)、或包含C和Mn的Al合金(Al-Mn-C)等。
可使用包含一种或多种金属如铜(Cu)、铝(Al)、银(Ag)、金(Au)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)和碳(C)或金属化合物的导电材料形成导电膜211。另外，可通过丝网印刷使用具有导电性质的糊(如银糊)选择性地形成导电膜211。
对于衬底216，可使用叠层膜。这里可使用上面层压有热熔膜的膜如聚酯。另外，当附着衬底216到绝缘膜213上时，可通过进行加压处理和热处理中的一种或两种有效进行附着。此外，为了防止在密封元件形成层后湿气等通过膜渗透到元件形成层219内，优选预先用包括氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y)的膜涂覆衬底216。
或者，可使用为了防止静电等而进行抗静电处理的膜(下文中称为抗静电膜)作为衬底216。对于抗静电膜，可提到在树脂中分散有抗静电材料的膜、糊有抗静电材料的膜等。具有抗静电膜的膜可为一个表面具有抗静电材料的膜或两个表面都具有抗静电材料的膜。此外，一个表面具有抗静电材料的膜可被附着到层上从而使抗静电材料接触该层，或膜的另一个表面接触该层。此外，抗静电材料可设置在膜或一部分膜上的整个表面上。对于抗静电材料，可使用金属、氧化铟锡(ITO)、或表面活性剂如两性表面活性剂、阳离子表面活性剂和非离子表面活性剂等。另外，可使用包含在侧链中具有羧基和季铵基的交联共聚物的树脂材料等作为抗静电材料。通过附着或施加这些材料到膜上或通过混合它们到膜中，可使用该膜作为抗静电膜。通过用抗静电膜密封元件形成层，可在处理半导体器件作为产品时，防止半导体器件受到外部引起的静电等的负面影响。
此外，在这种实施方案中显示了制造具有盘绕天线的半导体器件的情况。但是，也可以以与这种实施方案相同的方式形成具有其它形状天线的半导体器件。
本实施方案可自由地与上面的实施方案结合实施。
[实施方案3]
在这种实施方案中，将结合附图描述不同于上述实施方案的半导体器件和制造它的方法。具体地说，将描述单独制造元件形成层和天线然后连接元件形成层和天线的情况。另外，在这种实施方案中将描述使用盘绕天线的情况，但是，也可以以与本实施方案相同的方式实施采用具有其它形状的天线的情况。
可通过使用图4A-4D中显示的制造方法形成元件形成层。因此，下面将结合附图只描述制造天线的方法。
首先，在衬底310上选择性地形成具有槽315的绝缘膜311(图9A)。具体地说，在衬底310的整个表面上设置绝缘膜311后，可通过光刻在绝缘膜311中形成槽315。或者，可通过印刷方法如丝网印刷或液滴输送方法在衬底310上选择性设置绝缘膜311形成槽。
然后，形成导电膜312覆盖通过槽315暴露的衬底表面和绝缘膜311(图9B)。可使用任何方法如CVD、溅射和丝网印刷代替电镀方法形成导电膜312。
通过蚀刻等选择性除去导电膜312形成导电膜316，然后形成绝缘膜313覆盖导电膜316(图9C)。通过部分除去设置在绝缘膜311上的导电膜312形成导电膜316覆盖槽315的内部和绝缘膜311的边缘。
然后，在绝缘膜313中设置开孔314(图9D)。通过光刻或通过用激光束照射绝缘膜313设置开孔314。或者，在将要形成开孔314的区域外通过使用印刷方法如丝网印刷和液滴输送方法选择性形成绝缘膜313，以便形成开孔314。
通过上述方法，可得到天线形成层317。然后，将结合图7A-7C描述将元件形成层和天线形成层彼此附着的情况。图7A-7C显示了单独提供的元件形成层101和天线形成层317被彼此电连接的情况的结构例子。
通过用具有粘合性的树脂305附着图9D中显示的天线形成层317到元件形成层101上形成图7A中所示的半导体器件。电连接到晶体管107的源区域或漏区域的导电膜304和用作天线的导电膜312通过树脂305中包含的导电微粒306被彼此电连接。这里显示了使用导电微粒将元件形成层和天线形成层彼此电连接的例子。或者，可使用导电粘合剂如银糊、铜糊和碳糊、或钎焊接合等将元件形成层和天线形成层彼此连接。
图7B中显示的半导体器件显示了图9D所示的导电膜316的横截面凹形被改变成凸形的例子。在连接区域307中，导电膜316凸形的表面通过导电微粒306被电连接到导电膜304上。当设置在连接区域307中的导电膜316的凸形部分被设定高于设置在连接区域307外部的其它导电膜316的凸形部分时，可减小导电膜316的凸形部分表面和导电膜304之间的间隙。因此，当使用导电微粒306时，能更可靠地将元件形成层和天线形成层彼此连接。在这种情况下，当制造天线形成层时，优选设定设在连接区域307中的导电膜316下面的绝缘膜311的厚度大于连接区域307外的其它绝缘膜311的厚度。
在图7C所示的半导体器件中，使用布线318通过布线接合法将天线形成层317和元件形成层101彼此电连接。在这种情况下，如图7C所示，可通过使用粘合剂等将天线形成层317附着到元件形成层101的顶表面上。或者，天线形成层317可被设置在与元件形成层101相同的层中或在元件形成层下面。
本实施方案可通过自由地与上述实施方案结合来实现。
[实施方案4]
将结合附图在该实施方案中描述不同于上述那些实施方案的半导体器件。具体地说，将以与实施方案3不同的方式描述元件形成层和天线形成层被单独制造，然后元件形成层和天线形成层被彼此连接的情况。另外，尽管在这种实施方案中描述了使用盘绕天线的情况，但也可以以与这种实施方案相同的方式实现使用形状不同于盘绕形状的天线的其它情况。
可通过使用图4A-4D中描述的制造方法形成元件形成层。下面将结合图10A-10E描述制造天线形成层的方法。
在衬底320上设置用作基底膜的绝缘膜321，在其上层压分离层322和绝缘膜323。在绝缘膜323上设置具有槽315的绝缘膜324(图10A)。
然后，通过使用图5A-5C显示的方法形成导电膜325，然后形成绝缘膜326覆盖导电膜325(图10B)。
随后，通过选择性除去膜323、324和326以形成开孔327来暴露分离层322。将蚀刻剂引入到开孔327内以除去分离层322(图10C)。
将柔性衬底328附着到绝缘膜326的表面上，然后将衬底320与绝缘膜323分离(图10D)。
通过用激光束照射或蚀刻选择性除去绝缘膜323的一部分来形成开孔329，以便通过其使导电膜325暴露(图10E)。
可通过上述方法形成天线形成层。与图4A-4D、图5A-5D以及图6A和6B中显示的制造方法不同，在图10A-10D显示的制造方法中，在分离层上设置天线形成层，而不是元件形成层。图4A-4D、图5A-5D以及图6A和6B中描述的材料等适用于图10A-10E。
图8A-8C显示了预先单独形成的元件形成层101和天线形成层330被彼此电连接时的结构例子。
在图8A中所示的半导体器件中，通过用具有粘合性的树脂305附着图10E中显示的天线形成层330到元件形成层101上。电连接到晶体管107的源区域或漏区域的导电膜304和用作天线的导电膜325通过连接区域307中的树脂305中包含的导电微粒306被彼此电连接。这里显示了使用导电微粒将元件形成层和天线形成层彼此电连接的例子。或者，可使用导电粘合剂如银糊、铜糊和碳糊、或钎焊接合等将它们彼此电连接。
图8B中显示的半导体器件显示了图10D具有凹形的导电膜316的横截面被改变成凸形的情况。在连接区域307中，导电膜325凸形的表面通过导电微粒306被电连接到导电膜304上。
在图8C所示的半导体器件中，使用布线318通过布线接合法将天线形成层317和元件形成层101彼此电连接。在这种情况下，如图7C所示，可通过使用粘合剂等将天线形成层317附着到元件形成层101的顶表面上。或者，天线形成层317可被设置在与元件形成层101相同的层中或在元件形成层下面。
这种实施方案中显示的方法在用作天线的导电膜325由于形成导电膜325的温度高而难以直接设置在柔性衬底上时尤其有效。也就是说，天线形成层被首先设置在能承受制造过程加工温度的衬底上，同时在天线形成层和衬底之间插入分离层，并将天线形成层和衬底分开，然后，可在柔性衬底上设置天线形成层。
本实施方案可通过自由地与上述实施方案结合来实施。
[实施方案5]
在这种实施方案中，将结合附图描述本发明的制造半导体器件的方法的例子。具体地说，这种实施方案显示了通过使用膜晶体管(TFT)作为元件形成层的晶体管、在支撑衬底上设置包括TFT的元件形成层、然后分离元件形成层和支撑衬底来制造半导体器件的例子。
首先，在衬底701的一个表面上形成分离层702(图11A)。对于衬底701，可使用玻璃衬底、石英衬底、金属衬底、上面设有绝缘膜的不锈钢衬底、具有耐热性能承受这种方法的加工温度的塑料衬底等。对衬底701的面积和形状没有特殊限制，只要它使用上述材料形成即可。例如，当使用一个边为1米或更大的矩形衬底作为衬底701时，可显著提高产率。与使用圆形硅衬底相比，这是巨大的优势。在这种方法中，分离层702被设置在衬底701的整个表面上。或者，在衬底701的整个表面上设置分离层后，可通过光刻选择性蚀刻分离层，如果需要的话。另外，这里形成分离层702接触衬底701。或者，可在衬底701上形成用作基底膜的绝缘膜，然后可形成分离层702接触绝缘膜。
使用金属膜和金属氧化物膜形成分离层702。可通过已知的方法(如溅射和等离子CVD)以由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pd)、锇(Os)和铱(Ir)中的元素或主要包含上述元素的合金材料或化合物材料制成的单层或叠层膜形式形成金属膜。在氧气气氛中对金属膜进行等离子处理，或在氧气气氛中对金属膜进行热处理，以在金属膜的表面上形成金属氧化物膜。另外，除了金属氧化物膜外，可使用金属氧氮化物膜。
例如，在形成具有单层结构的金属膜的情况下，形成钨层、钼层或包含钨和钼的混合物的层。然后，在金属膜的表面上形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层或包含钨和钼的混合物的氧化物或氧氮化物的层。另外，例如，钨和钼的混合物对应于钨和钼的合金。
或者，在衬底701上形成金属膜作为分离层702后，可在氧气气氛中通过使用金属膜材料作为靶进行溅射形成金属氧化物膜。在这种情况下，可使用不同的金属元素独立地形成金属膜和金属氧化物膜。另外，可直接将金属氧化物膜形成在衬底701上用作分离层702。
然后，形成用作基底膜的绝缘膜703以覆盖分离层702。通过已知的方法(如溅射和等离子CVD)使用包含氧化硅或氮化硅的单层膜或其叠层形成绝缘膜703。当用作基底膜的绝缘膜具有双层结构时，例如，可形成氮氧化硅膜作为第一层，形成氧氮化硅膜作为第二层。当用作基底膜的绝缘膜具有三层结构时，可形成氧化硅膜作为第一绝缘膜，形成氮氧化硅膜作为第二绝缘膜，并形成氧氮化硅膜作为第三绝缘膜。或者，可形成氧氮化硅膜作为第一绝缘膜，形成氮氧化硅膜作为第二绝缘膜，并形成氧氮化硅膜作为第三绝缘膜。用作基底膜的绝缘膜还用作防止杂质通过衬底701侵入的阻断膜。
然后，在绝缘膜703上形成非晶态半导体膜704(例如，含非晶态硅的膜)。通过已知的方法(如溅射、LPCVD和等离子CVD)形成非晶态半导体膜704具有25-200nm(优选30-150nm)的厚度。随后，通过使用已知的结晶方法(如激光结晶、使用RTA或退火炉的热结晶、使用促进结晶的金属元素的热结晶、和使用促进结晶的金属元素的热结晶和激光结晶的组合的方法)使非晶态半导体膜704结晶，以便形成晶体半导体膜。然后，将这样得到的晶体半导体膜蚀刻成所需的形状，以形成晶体半导体膜706-710(图11B)。另外，可连续形成分离层702、绝缘膜703和非晶态半导体膜704。
下面将简要描述制造晶体半导体膜706-710的方法的例子。首先，通过等离子CVD形成厚度为66nm的非晶态半导体膜。在施加包含作为促进结晶的金属元素的镍的溶液到非晶态半导体膜表面上后，对非晶态半导体膜进行脱氢处理(在500℃下1小时)和热结晶处理(在550℃下4小时)以形成晶体半导体膜。然后，用激光束照射晶体半导体膜，如果需要的话，然后通过光刻形成晶体半导体膜706-710中的每一个。
当通过激光结晶形成晶体半导体膜时，使用连续波或脉冲振荡气体激光器或固体激光器。对于气体激光器，使用YAG激光器、受激准分子激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等。对于固体激光器，使用利用晶体如掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF和YAlO3的激光器。特别地，通过用连续波激光器的基波和基波的第二谐波到第四谐波照射非晶态半导体膜，可得到大晶粒。例如，可使用Nd：YVO4激光器(基波：1064nm)的第二谐波(532nm)或第三谐波(355nm)。另外，可利用基波的连续波激光束和谐波的连续波激光束两者照射非晶态半导体膜。或者，可利用基波的连续波激光束和谐波的脉冲激光束两者照射非晶态半导体膜。可以通过用多种激光束照射补充能量。在脉冲激光的情况下，脉冲激光可以以这样的重复频率振荡，即在固化已被熔化的半导体膜前发射下一脉冲的激光。这使得到在扫描方向中连续生长的晶粒成为可能。换句话说，可使用重复频率下限被设定比熔化的半导体膜固化所需时间短的脉冲振荡激光。可使用重复频率为10MHz或以上的脉冲振荡激光束作为这类激光。
当通过使用促进结晶的金属元素使非晶态半导体膜结晶时，有以下优点：非晶态半导体膜可在低温下短时间内被结晶，晶体方向整齐。但是，在这种情况下，也存在缺点，即断开电流增加，因为金属元素保留在晶体半导体膜中，而且特性不稳定。为了解决这个问题，优选在晶体半导体膜上形成用作吸杂部位的非晶态半导体膜。由于要求用作吸杂部位的非晶态半导体膜包含杂质元素如磷和氩，因此优选通过溅射形成非晶态半导体膜，借此可将氩高浓度地施加到非晶态半导体膜上。然后，进行热处理(使用RTA或退火炉等的热退火)在非晶态半导体膜中分散金属元素，然后移去包含金属元素的非晶态半导体膜。因此，晶体半导体膜中金属元素的含量可被减少或可除去金属元素。
然后，形成栅绝缘膜705覆盖晶体半导体膜706-710。通过已知的方法(如等离子CVD和溅射)以包含氧化硅或氮化硅的单层或叠层膜形式形成栅绝缘膜705。具体地说，形成包含氧化硅的单层或叠层膜、包含氧氮化硅的单层或叠层膜和包含氮氧化硅的单层或叠层膜作为栅绝缘膜。
在栅绝缘膜705上形成第一导电膜，在第一导电膜上层压第二导电膜。通过已知的方法(等离子CVD或溅射)形成厚度为20-100nm的第一导电膜。通过已知的方法形成厚度为100-400nm的第二导电膜。通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nd)等中的元素或主要包含这些元素的合金材料或化合物材料形成第一和第二导电膜。或者，通过使用以掺杂有杂质元素如磷的多晶硅为代表的半导体材料形成它们。作为第一和第二导电膜的组合的例子，可给出氮化钽(TaN)膜和钨(W)膜的组合、氮化钨(WN)膜和钨膜的组合、氮化钼(MoN)膜和钼(Mo)膜的组合等。由于钨和钽氮化物具有高的耐热性，因此在通过使用钨和钽氮化物形成第一和第二导电膜后，可进行热处理用于热活化。另外，在三层结构而不是二层结构的情况下，优选使用钼膜、铝膜和另一钼膜的叠层结构。
然后，通过光刻使用抗蚀剂形成掩模。进行形成栅电极和栅布线的蚀刻处理，以形成用作栅电极的导电膜(有时也称为栅电极)716-725。
随后，通过光刻使用抗蚀剂形成掩模。在利用掩模的同时，通过离子掺杂或离子注入向晶体半导体膜706、708、709和710中加入低浓度的提供N-型导电性的杂质元素，以便形成N-型杂质区域711、713、714和715以及通道形成区域780、782、783和784。对于提供N-型导电性的杂质元素，可使用属于周期表第15族的元素，例如使用磷(P)或砷(As)。
然后，通过光刻使用抗蚀剂形成掩模。在利用掩模的同时，向晶体半导体膜707中加入提供P-型导电性的杂质元素，以形成P-型杂质区域712以及通道形成区域781。对于提供P-型导电性的杂质元素，例如使用硼(B)。
形成绝缘膜覆盖栅绝缘膜705和导电膜716-725。通过使用包含无机材料如硅、氧化硅和氮化硅的膜或包含有机材料如有机树脂的膜形成包括单层或叠层的绝缘膜。然后，通过各向异性蚀刻主要在垂直方向上选择性蚀刻绝缘膜，以形成接触导电膜716-725的侧表面的绝缘膜(也称为侧壁)739-743(图11C)。另外，蚀刻绝缘膜705形成绝缘膜734-738，同时形成绝缘膜739-743。绝缘膜739-743可用作在以后形成LDD(轻微掺杂漏)区域时用于掺杂的掩模。
然后，通过使用利用光刻形成的、抗蚀剂制成的掩模，和利用绝缘膜739-743作为掩模，将提供N-型导电性的杂质元素加入到晶体半导体膜706、708、709和710中，以形成第一N-型杂质区域(也称为LDD区域)727、729、731和733以及第二N-型杂质区域726、728、730和732。第一N-型杂质区域727、729、731和733中包含的杂质元素的浓度低于第二N-型杂质区域726、728、730和732中的浓度。通过上述方法，完成N-型膜晶体管744、746、747和748以及P-型膜晶体管745。
当形成LDD区域时，优选使用也称为侧壁的绝缘层作为掩模。通过使用利用绝缘层(或侧壁)作为掩模的技术，可容易地控制每个LDD区域的宽度，并可确定地形成LDD区域。
随后，形成包括单层或叠层的绝缘膜覆盖N-型膜晶体管744、746、747和748以及P-型膜晶体管745(图12A)。通过已知的方法(例如，SOG技术、液滴输送方法等)以无机材料如氧化硅和氮化硅、或有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸树脂、环氧树脂和硅氧烷等的单层或叠层形式形成覆盖N-型膜晶体管744、746、747和748以及P-型膜晶体管745的绝缘膜。硅氧烷材料例如为具有使用硅氧键的骨架结构并在取代基中包含至少氢的物质，或具有通过硅氧键形成的骨架结构并在取代基中包含氟、烷基和芳香烃中至少一个的物质。例如，当覆盖N-型膜晶体管744、746、747和748以及P-型膜晶体管745的绝缘膜具有三层结构时，形成包含氧化硅的膜作为第一绝缘膜749，形成包含树脂的膜作为第二绝缘膜750，和形成包含氮化硅的膜作为第三绝缘膜751。
另外，为了恢复半导体膜的结晶度，活化加入到半导体膜中的杂质元素，或氢化半导体膜，优选在形成绝缘膜749-751前或在形成绝缘膜749-751中一个或多个后进行热处理。优选通过热退火、激光退火或RTA等进行热处理。
然后，通过光刻蚀刻绝缘膜749-751，以形成接触孔，通过接触孔暴露N-型杂质区域726、728、729、730、731和732以及P-型杂质区域785。随后，形成导电膜填充接触孔，然后使导电膜图案化，形成导电膜752、753、754、755、756、757、758、759、760和761，它们用作源布线或漏布线。    
通过已知的方法(例如等离子CVD、溅射等)使用选自钛(Ti)、铝(Al)和钕(Nd)的元素或主要包含这些元素的合金材料或化合物材料形成单层或叠层形式的导电膜752-761。主要包含铝的合金材料为例如主要包括铝且还包含镍的材料，或主要包括铝且还包含碳和硅中一种或两种的合金材料。导电膜752-761中的每一个可包括例如通过层压阻挡膜、铝-硅(Al-Si)膜和阻挡膜形成的结构，或通过层压阻挡膜、铝-硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜形成的结构。另外，阻挡膜对应于包括钛、氮化钛、钼或氮化钼的膜。由于铝和铝-硅具有低的电阻率并不太昂贵，因此它们优选作为导电膜752-761的材料。另外，当提供阻挡层作为顶层和底层时，可防止铝或铝-硅中小丘的产生。此外，当使用钛(其为具有高还原性的元素)形成阻挡膜时，即使在晶体半导体膜上自然形成薄的氧化物膜，这些自然形成的薄氧化物膜也会被还原，从而阻挡膜可有利地接触到晶体半导体膜。
然后，形成绝缘膜762覆盖导电膜752-761(图12B)。通过已知的方法(例如，SOG技术、液滴输送方法等)使用无机材料或有机材料的单层或叠层形成绝缘膜762。优选形成厚度为0.75-3μm的绝缘膜762。
随后，通过光刻蚀刻绝缘膜762形成接触孔，通过接触孔暴露导电膜757、759和761。然后，形成导电膜填充接触孔。通过0已知的方法(例如等离子CVD、溅射等)使用导电材料形成导电膜。使导电膜图案化形成导电膜763-765。另外，导电膜763-765中的每一个成为存储元件中包括的一对导电膜的一个。因此，优选使用钛或主要包含钛的合金材料或化合物材料形成单层或叠层形式的导电膜763-765中的每一个。由于钛具有低的电阻率，因此可减小存储元件的尺寸，从而实现高度集成。在形成导电膜763-765而进行的光刻中，优选进行湿蚀刻，并优选使用氟化氢(HF)或氨-过氧化氢混合物作为蚀刻剂，以便不破坏导电膜763-765下面的膜晶体管744-748。
然后，形成绝缘膜766覆盖导电膜763-765。通过已知的方法(例如，SOG技术和液滴输送方法)使用无机材料或有机材料形成单层或叠层的绝缘膜766。优选形成厚度为0.75-3μm的绝缘膜762。随后，通过光刻蚀刻绝缘膜766形成接触孔767-769，通过接触孔暴露导电膜763-765。
形成用作天线的导电膜786接触导电膜765(图13A)。通过已知的方法(例如等离子CVD、溅射、印刷、液滴输送方法等)使用导电材料形成导电膜786。优选地，形成选自铝(Al)、钛(Ti)、银(Ag)和铜(Cu)的元素或主要包含这些元素的合金材料或化合物材料的单层或叠层的导电膜786。通过丝网印刷使用含银的糊形成导电膜786，然后在50-350℃下进行热处理。或者，通过溅射形成铝膜，然后使铝膜图案化形成导电膜786。对于铝膜的图案化处理，优选使用湿法蚀刻。在湿法蚀刻后，优选在200-300℃下进行热处理。另外，形成导电膜786具有实施方案1中所述形状中的任何一种。
然后，形成有机化合物层787接触导电膜763和764(图13B)。通过已知的方法(例如液滴输送方法、蒸发等)形成有机化合物层787。然后，形成导电膜771接触有机化合物层787。通过已知的方法(例如溅射、蒸发等)形成导电膜771。
通过上述方法，完成包括导电膜763、有机化合物层787和导电膜771的叠层体的存储元件部分789，和包括导电膜764、有机化合物层787和导电膜771的叠层体的存储元件部分790。
此外，由于有机化合物层787不具有强的耐热性，因此上述制造方法的一个特征是在形成用作天线的导电膜786的步骤后进行形成有机化合物层787的步骤。另外，用作天线的导电膜786可被设置在以下层中：与导电膜716-725相同的层，与导电膜752-761相同的层，与导电膜763-765相同的层，或与导电膜771相同的层。此外，还按如下设置天线：使用包含导电微粒等的粘合剂将独立设置在衬底上的导电膜和导电膜765彼此附着，而不是直接在目标衬底上形成用作天线的导电膜786。在这种情况下，可甚至在形成有机化合物层787后形成天线。
另外，这里显示了使用有机化合物材料作为存储元件部分789和790的例子，但是，本发明不限制于此。例如，可使用相变材料，如在晶态和非晶态之间可逆变换的材料，和在第一晶态和第二晶态之间可逆变换的材料。另外，可使用只会从非晶态变换到晶态的材料。
在晶态和非晶态之间可逆变换的材料为具有选自锗(Ge)、碲(Te)、锑(Sb)、硫(S)、氧化碲(TeOx)、锡(Sn)、金(Au)、镓(Ga)、硒(Se)、铟(In)、铊(Tl)、钴(Co)和银(Ag)的多种元素的材料。例如，可提到Ge-Te-Sb-S材料、Te-TeO2-Ge-Sn材料、Te-Ge-Sn-Au材料、Ge-Te-Sn材料、Sn-Se-Te材料、Sb-Se-Te材料、Sb-Se材料、Ga-Se-Te材料、Ga-Se-Te-Ge材料、In-Se材料、In-Se-Tl-Co材料、Ge-Sb-Te材料、In-Se-Te材料和Ag-In-Sb-Te材料。另外，在第一晶态和第二晶态之间可逆变换的材料为具有选自银(Ag)、锌(Zn)、铜(Cu)、铝(Al)、镍(Ni)、铟(In)、锑(Sb)、硒(Se)和碲(Te)中多种元素的材料。例如，可提到Te-TeO2、Te-TeO2-Pd和Sb2Se3/Bi2Te3。在为能在第一晶态和第二晶态之间可逆变换的材料的情况下，相在两个不同的晶态之间变换。只会从非晶态变换到晶态的材料为具有选自碲(Te)、氧化碲(TeOx)、锑(Sb)、硒(Se)和铋(Bi)中多种元素的材料。例如，可提到Ag-Zn、Cu-Al-Ni、In-Sb、In-Sb-Se和In-Sb-Te。
然后，通过已知的方法(如SOG技术和液滴输送方法)形成用作保护膜的绝缘膜772，以便覆盖存储元件部分789和790以及用作天线的导电膜786。使用包含碳如DLC(类金刚石碳)的膜、包含氮化硅的膜、包含氮氧化硅的膜、或有机材料等形成绝缘膜772。优选使用环氧树脂形成绝缘膜772。
然后，通过光刻蚀刻或通过用激光束照射绝缘膜形成开孔773和开孔774，使得通过开孔暴露分离层702(图14A)。
将蚀刻剂引入到开孔773和774内除去分离层702(图14B)。对于蚀刻剂，使用包含卤氟化物或卤间化合物的气体或液体。例如，使用三氟化氯(ClF3)作为含卤氟化物的气体。这样，从衬底701分离元件层791。另外，这里的元件层791包括膜晶体管744-748、存储元件部分789和790的元件组和用作天线的导电膜786。此外，可不完全除去分离层702，一部分分离层可保留在衬底701上。这能减少蚀刻剂的消耗量和缩短除去分离层所需的处理时间。另外，在除去分离层702后，元件层791可被固定到衬底701上。
优选重复使用由其分离元件层791的衬底701以降低成本。另外，形成绝缘膜772，以便在除去分离层702后不散开元件层791。由于元件层791是小的、薄的和轻质的，因此在除去分离层702后，元件层791容易散开。但是，通过在元件层791上形成绝缘膜772，元件层791被粘着到绝缘膜772上，从而防止了元件层791散开。尽管元件层791本身是薄的和轻质的，但通过形成绝缘膜772，从衬底701分离的元件层791不由于应力等被卷起，因此，可确保一定程度的强度。
另外，这里显示了通过使用蚀刻剂除去分离层702的例子，但是，分离层702不必然通过使用蚀刻剂分开。也就是说，在形成开孔773和774后，当元件层791未很好地粘着到分离层702时，可通过使用物理手段从衬底701分离元件层791。在这种情况下，由于不需要蚀刻剂，因此可缩短过程和降低成本。
然后，将元件层791的一个表面附着到第一片材775上，并从衬底701完全分离元件层791(图15A)。在部分分离层702被留下而不是完全除去分离层的情况下，通过使用物理手段从衬底701分离元件层。随后，在元件层791的另一个表面上形成第二片材776，并通过进行热处理和加压处理中的一个或两个将第二片材附着到其上。另外，在提供第二片材776的同时，或在提供第二片材776后，分离第一片材775，并在元件层791的表面上设置第三片材777作为第一片材的替代物。然后，进行热处理和加压处理中的一个或两个以将第三片材777附着到元件层791上。因此，可完成用第二片材776和第三片材777密封的半导体器件(图15B)。
或者，可用第一片材775和第二片材776密封半导体器件。当用于从衬底701分离元件层791的片材和用于密封元件层791的片材彼此不同时，按如上所述用第二片材776和第三片材777密封元件层791。这在例如以下情况时是有效的：当从衬底701分离元件层791，第一片材775不但附着到元件层791上而且附着到衬底701上时的情况；或使用具有弱粘合性的片材的情况。
对于用于密封元件层791的第二片材776和第三片材777，可使用聚丙烯、聚酯、乙烯基树脂、聚氟乙烯、或氯乙烯等制成的膜、使用纤维材料形成的纸、基材膜(例如聚酯、聚酰胺、无机蒸发膜、或纸等)和粘合合成树脂膜(例如丙烯酸合成树脂、或环氧合成树脂等)的层压膜等。另外，在进行热处理和加压处理的同时，通过热压缩将膜附着到目标物质上。当进行热处理和加压处理时，通过热处理熔化设置在膜顶表面上的粘合层或设置在膜顶层上的层(不是粘合层)，然后通过加压处理将熔化的层附着到目标物质上。另外，第二片材776和第三片材777的每个表面都可设置有粘合层或不设置有粘合层。粘合层相当于包含粘合剂如热固性树脂、紫外固化树脂、环氧树脂、粘合剂和树脂添加剂的层。另外，用于密封元件层防止湿气等侵入元件层内部的片材优选涂有二氧化硅。例如，可使用上面层压有粘合层、膜如聚酯和二氧化硅涂层的片材。
此外，可使用为了防止静电等而经过抗静电处理的膜(下文中称为抗静电膜)作为第二片材776和第三片材777。可提到抗静电材料分散在树脂中的膜、附着有抗静电材料的膜等作为抗静电膜。对于附着有抗静电材料的膜，抗静电材料可被设置到膜的一个表面上，或抗静电材料可被设置到膜的两个表面上。另外，在一个面上具有抗静电材料的膜可被粘着到目标物质上，从而使抗静电材料接触目标物质，或膜的另一个表面接触目标物质。此外，抗静电材料可设置在膜的整个表面上或膜的一部分上。对于抗静电材料，可使用金属、氧化铟锡(ITO)、或表面活性剂如两性表面活性剂、阳离子表面活性剂和非离子表面活性剂等。另外，可使用包含在侧链中具有羧基和季铵基的交联共聚物的树脂材料等作为抗静电材料。通过附着或施加这些材料到膜上或通过混合它们到膜中，可使用膜作为抗静电膜。通过用抗静电膜密封元件形成层，可在处理作为产品的半导体器件时，防止半导体器件受到外部引起的静电等的负面影响。
另外，本实施方案可通过自由地与上述实施方案结合来实施。
[实施方案6]
将参考附图17A-17C描述使用本发明的半导体器件作为RFID的情况，RFID能没有接触地发送和接收数据。
RFID 80具有不用接触就交换数据的功能，并包括电源电路81、时钟产生电路82、数据解调电路83、数据调制电路84、用于控制其它电路的控制电路85、存储电路86和天线87(图17A)。另外，RFID可包括多个存储电路，而不是一个存储电路。可使用SRAM、闪存、ROM、FeRAM、和在存储元件部分中使用上述实施方案所示的有机化合物层的电路等。
作为电波从读出器/写入器88发送的信号通过电磁感应在天线87中被调制成交流电信号。通过使用交流电信号在电源电路81中产生电源电压，并使用电源线路供应到每个电路中。时钟产生电路82根据从天线87输入的交流电信号产生各种时钟信号，并供应各种时钟信号到控制信号85。调制电路83解调交流电信号并供应解调的交流电信号到控制电路85。在控制电路85中，按照输入信号进行各种运算处理。控制电路85中使用的程序、数据等存放在存储电路86中。另外，存储电路86还可用作运算处理中的工作区。然后，数据从控制电路85被传送到调制电路84，可根据数据从调制电路84将负载调制(loadmodulation)加入到天线87。因此，读出器/写入器88通过电波接收供应到天线87的负载调制，以使读出器/写入器可读取数据。
此外，RFID可为以下类型：电源电压通过无线电波被供应到每个电路而没有电源(电池)的类型，或电源电压通过利用无线电波和电源(电池)两者被供应到每个电路的另一类型。
当使用本发明的半导体器件作为RFID等时，存在许多优点，其中没有接触地进行通信，可读取多个数据块，数据可被写到RFID中，RFID可被处理成各种形状，RFID依据要选择的频率等具有宽的方向特性和宽的识别范围。RFID可应用于能利用无线电通信无接触地识别关于人和物品的个别信息的IC标签、通过进行标记处理可附着到物体上的标签、用于运动或娱乐的表带等。而且，可通过使用树脂材料加工RFID。或者，RFID可被直接固定到妨碍无线通信的金属上。此外，RFID可用于系统管理如房间安全管理系统和记帐系统。
下面，将描述实际使用上述半导体器件作为RFID的例子。读出器/写入器3200被设置在包括显示部分3210的便携式终端的侧表面上。RFID 3230设置在产品3220的侧表面上(图17B)。当在产品3220中包括的RFID3230上方保持读出器/写入器3200时，关于产品的信息如原材料、来源地、每个生产过程的测试结果、销售过程历史和商品描述就会显示在显示部分上。另外，当通过带式输送机输送商品3260时，可通过利用读出器/写入器3240和设置在商品3260上的RFID 3250进行商品3260的检查(图17C)。按照这种方式，通过为系统采用RFID，可容易地得到信息，从而实现高性能和高的附加价值。
此外，本实施方案可自由地与上述实施方案结合来实施。
[实施方案7]
本发明的半导体器件20可广泛用于各种领域，因为它能没有接触地阐明目标的历史等。本发明的半导体器件可应用于任何产品，只要它们用于生产和管理即可。例如，本发明的半导体器件可被提供到钞票、硬币、有价证券、债券、不记名债券、包装容器、文档、记录介质、个人物品、交通工具、食品、衣服、保健商品、生活物品、化学物品、电器等。将结合图18A-18H描述其例子。
钞票和硬币指市场中流通的钱，并包括在特定区域能有效作为通货(收款收据)、纪念币等的物品。有价证券指支票、证书、期票等(见图18A)。证书指驾驶执照、居住证明等(见图18B)。不记名债券指邮票、大米配给卷、各种商品券等(见图18C)。包装容器指用于饭盒等的包装纸、塑料瓶等(见图18D)。文档指书等(见图18E)。记录介质指DVD软件、录像带等(见图18F)。交通工具指有轮车辆如自行车、船等(见图18G)。个人物品指包、眼镜片等(见图18H)。食品指食物商品、饮料等。衣物指衣服、鞋袜等。保健商品指医疗器械、保健器械等。生活物品指家具、照明设备等。化学物品指医学产品、农用化学品等。电器指液晶显示器、EL显示器、电视(电视机或平板电视)、移动电话等。
通过提供RFID到钞票、硬币、有价证券、证书、不记名债券这类东西中，可防止伪造。另外，通过提供RFID到包装容器、文档、记录介质、个人物品、食品、生活物品、电器等，可提高检查系统或出租店中所用系统的效率。通过提供RFID到交通工具、保健商品、化学物品等，可防止伪造和偷窃。在为药物的情况下，可防止它被拿错。通过粘附RFID到上述物品的表面或嵌到它们中来为上述物品提供RFID。例如，在为书的情况下，RFID可被嵌在书页中，或当包装由有机树脂制成时，嵌在有机树脂中。当通过施加光学作用写入(增加)数据到RFID时，优选使用透明材料形成设置在存储元件上的膜，从而可用光照射RFID中的存储元件。另外，通过使用一次性写入(即不可再写入)数据的存储元件，可有效防止数据的伪造。另外，通过提供用于擦除RFID中设置的存储元件的数据的系统，可克服在用户购买物品后的隐私等问题。
通过按照这种方式提供RFID到包装容器、记录介质、个人物品、食品、衣物、生活用品、电器等，可有效改善检查系统、出租店的系统。另外，通过提供RFID到交通工具，可防止伪造和偷窃。通过在生物如动物中嵌入RFID，可容易地识别个体生物。例如，通过在生物如家畜中嵌入RFID，可容易地识别出生数据、性别、品种等，和可容易地管理健康状况如体温等。
如上所述，根据本发明的半导体器件可被提供给各种物品。此外，本实施方案可自由地与上述实施方案结合来实施。
本申请基于2005年1月28日在日本专利局提交的日本专利申请序列号2005-022191，本文引入其全部内容作为参考。

Claims (17)

1.一种半导体器件，包括：
设置在衬底上的包括晶体管的元件形成层；
设置在元件形成层上的绝缘膜，其中在绝缘膜中设置槽；
天线，包括电连接到晶体管上的导电膜；和
设置在导电膜上的保护膜，
其中天线设置在绝缘膜的至少槽上，使得具有锥形横截面形状。
2.一种半导体器件，包括：
设置在衬底上的包括晶体管的元件形成层；
设置在元件形成层上的绝缘膜，其中在绝缘膜中设置槽使得暴露元件形成层；
天线，包括电连接到晶体管上的导电膜；和
设置在导电膜上的保护膜，
其中天线设置在槽上和绝缘膜一部分上，使得具有锥形横截面形状。
3.一种半导体器件，包括：
设置在衬底上的包括晶体管的元件形成层；和
包括绝缘膜和天线的天线形成层，其中在绝缘膜中设置槽，
其中天线设置在绝缘膜的至少槽上，使得具有锥形横截面形状，
其中元件形成层和天线形成层被彼此附着，和
其中晶体管和天线被彼此电连接。
4.根据权利要求3的半导体器件，其中用粘合剂使元件形成层和天线形成层彼此附着。
5.根据权利要求1-3中任何一项的半导体器件，其中导电膜具有弯曲的横截面。
6.根据权利要求1-3中任何一项的半导体器件，其中导电膜具有盘绕形状。
7.根据权利要求1-3中任何一项的半导体器件，其中衬底具有柔性。
8.根据权利要求1-3中任何一项的半导体器件，其中半导体器件包括IC芯片。
9.一种制造半导体器件的方法，包括：
在衬底上形成包括晶体管的元件形成层；
在元件形成层上形成绝缘膜；
通过选择性除去绝缘膜在绝缘膜中形成槽；
在绝缘膜和槽上形成导电膜；
通过选择性除去部分导电膜形成具有锥形横截面形状的天线；和
形成保护膜以覆盖天线。
10.一种制造半导体器件的方法，包括：
在衬底上形成分离层；
在分离层上形成包括晶体管的元件形成层；
在元件形成层上形成绝缘膜；
通过选择性除去绝缘膜在绝缘膜中形成槽；
在绝缘膜和槽上形成导电膜；
通过选择性除去部分导电膜形成具有锥形横截面形状的天线；
形成保护膜以覆盖天线；
通过选择性除去保护膜、绝缘膜和元件形成层形成开孔，以通过开孔暴露分离层；和
分离元件形成层和衬底。
11.一种制造半导体器件的方法，包括：
在第一衬底上形成分离层；
在分离层上形成包括晶体管的元件形成层；
在元件形成层上形成绝缘膜；
通过选择性除去绝缘膜在绝缘膜中形成槽；
在绝缘膜和槽上形成导电膜；
通过选择性除去部分导电膜形成具有锥形横截面形状的天线；
形成保护膜以覆盖天线；
通过选择性除去保护膜、绝缘膜和元件形成层形成开孔，以通过开孔暴露分离层；
附着第二衬底到保护膜的表面上；和
分离元件形成层和第一衬底。
12.根据权利要求11的制造半导体器件的方法，其中通过物理手段进行分离步骤。
13.根据权利要求11的制造半导体器件的方法，其中第二衬底具有柔性。
14.根据权利要求9-11中任何一项的制造半导体器件的方法，其中天线具有盘绕形状。
15.根据权利要求9-11中任何一项的制造半导体器件的方法，其中通过使用丝网印刷形成绝缘膜。
16.根据权利要求9-11中任何一项的制造半导体器件的方法，其中保护膜包含有机树脂。
17.根据权利要求9-11中任何一项的制造半导体器件的方法，其中半导体器件包括IC芯片。
CN2006800033352A 2005-01-28 2006-01-18 半导体器件和制造它的方法 Expired - Fee Related CN101111938B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP022191/2005 2005-01-28
JP2005022191 2005-01-28
PCT/JP2006/301087 WO2006080322A1 (en) 2005-01-28 2006-01-18 Semiconductor device and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010201360XA Division CN101950748B (zh) 2005-01-28 2006-01-18 半导体器件和制造它的方法

Publications (2)

Publication Number Publication Date
CN101111938A CN101111938A (zh) 2008-01-23
CN101111938B true CN101111938B (zh) 2010-08-11

Family

ID=36740352

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010201360XA Expired - Fee Related CN101950748B (zh) 2005-01-28 2006-01-18 半导体器件和制造它的方法
CN2006800033352A Expired - Fee Related CN101111938B (zh) 2005-01-28 2006-01-18 半导体器件和制造它的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010201360XA Expired - Fee Related CN101950748B (zh) 2005-01-28 2006-01-18 半导体器件和制造它的方法

Country Status (3)

Country Link
US (2) US8749063B2 (zh)
CN (2) CN101950748B (zh)
WO (1) WO2006080322A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
EP1962408B1 (en) 2006-11-16 2015-05-27 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5346477B2 (ja) * 2008-02-29 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101563138B1 (ko) 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US8613807B2 (en) * 2009-02-06 2013-12-24 Kabushiki Kaisha Toyota Chuo Kenkyusho Conductive film, corrosion-resistant conduction film, corrosion-resistant conduction material and process for producing the same
CN102215640B (zh) * 2010-04-06 2013-11-06 富葵精密组件(深圳)有限公司 电路板制作方法
US8518798B2 (en) 2010-09-23 2013-08-27 Infineon Technologies Ag Semiconductor structure and method for making same
GB201200890D0 (en) * 2012-01-19 2012-02-29 Univ Dundee An ion exchange substrate and metalized product and apparatus and method for production thereof
EP2800144A1 (en) * 2013-05-03 2014-11-05 Saint-Gobain Glass France Back contact substrate for a photovoltaic cell or module
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
CN104485334B (zh) 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10312600B2 (en) 2016-05-20 2019-06-04 Kymeta Corporation Free space segment tester (FSST)
TWI620278B (zh) * 2016-07-13 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR102179165B1 (ko) * 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611041B2 (en) * 2000-04-19 2003-08-26 Mitsubishi Denki Kabushiki Kaisha Inductor with patterned ground shield
CN1440036A (zh) * 2002-02-18 2003-09-03 三菱电机株式会社 薄膜磁性体记忆装置和采用其的流通及制造工序管理系统

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598354A (ja) 1982-07-06 1984-01-17 Matsushita Electronics Corp 金属膜配線の形成方法
JPH01272135A (ja) 1988-04-25 1989-10-31 Mitsubishi Electric Corp 半導体集積回路装置
JPH04343228A (ja) 1991-05-21 1992-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05175198A (ja) 1991-12-25 1993-07-13 Kawasaki Steel Corp 半導体装置
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US6209480B1 (en) * 1996-07-10 2001-04-03 Mehrdad M. Moslehi Hermetically-sealed inductively-coupled plasma source structure and method of use
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
US6697694B2 (en) * 1998-08-26 2004-02-24 Electronic Materials, L.L.C. Apparatus and method for creating flexible circuits
JP4332243B2 (ja) 1998-10-28 2009-09-16 Ｔｄｋ株式会社 薄膜コイル部品
JP3481481B2 (ja) * 1998-12-24 2003-12-22 日本電気株式会社 フェーズドアレイアンテナおよびその製造方法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US6524758B2 (en) * 1999-12-20 2003-02-25 Electrox Corporation Method of manufacture of printed wiring boards and flexible circuitry
WO2001073845A1 (en) * 2000-03-28 2001-10-04 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
JP2001291753A (ja) * 2000-04-05 2001-10-19 Matsushita Electric Ind Co Ltd チャージアップ・ダメージ半導体評価方法と半導体装置
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US20020192286A1 (en) * 2001-03-27 2002-12-19 Macromed, Incorporated Biodegradable triblock copolymers as solubilizing agents for drugs and method of use thereof
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003100899A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4176342B2 (ja) * 2001-10-29 2008-11-05 川崎マイクロエレクトロニクス株式会社 半導体装置およびそのレイアウト方法
CA2473136C (en) * 2002-01-09 2013-04-16 Meadwestvaco Corporation Intelligent station using multiple rf antennae and inventory control system and method incorporating same
US20030151028A1 (en) * 2002-02-14 2003-08-14 Lawrence Daniel P. Conductive flexographic and gravure ink
WO2003088342A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede de fabrication de materiau d'un dispositif electronique
US6937153B2 (en) * 2002-06-28 2005-08-30 Appleton Papers Inc. Thermal imaging paper laminate
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4393859B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US7224280B2 (en) 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
JP4323813B2 (ja) 2003-01-14 2009-09-02 キヤノン株式会社 基板の製造方法
US20040152276A1 (en) * 2003-01-14 2004-08-05 Naoki Nishimura Device, and substrate on which circuit and antenna are formed
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004317544A (ja) 2003-04-11 2004-11-11 Oji Paper Co Ltd Ｉｃチップ実装体付きラベル
JP2004355337A (ja) 2003-05-29 2004-12-16 Toppan Forms Co Ltd Ｒｆ−ｉｄメディア及びその製造方法、並びに情報書込／読出装置
JP4904813B2 (ja) * 2003-06-16 2012-03-28 日本電気株式会社 半導体デバイスおよびその製造方法
DE10333704B4 (de) * 2003-07-23 2009-12-17 Ovd Kinegram Ag Sicherheitselement zur RF-Identifikation
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
CN1910596B (zh) * 2004-01-16 2011-03-09 株式会社半导体能源研究所 半导体装置
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101176027B1 (ko) * 2004-10-19 2012-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나를 구비한 반도체장치 및 그 제조 방법
KR101254494B1 (ko) * 2004-10-22 2013-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 재료 및 발광 소자
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7342490B2 (en) * 2004-11-23 2008-03-11 Alien Technology Corporation Radio frequency identification static discharge protection
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
KR100598113B1 (ko) * 2005-01-03 2006-07-07 삼성전자주식회사 인덕터 및 인덕터 형성 방법
JP4630114B2 (ja) * 2005-04-18 2011-02-09 新光電気工業株式会社 リーダライタ及びその製造方法
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
FR2893734A1 (fr) * 2005-11-21 2007-05-25 St Microelectronics Sa Micromodule electronique et procede de fabrication d'un tel micromodule

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611041B2 (en) * 2000-04-19 2003-08-26 Mitsubishi Denki Kabushiki Kaisha Inductor with patterned ground shield
CN1440036A (zh) * 2002-02-18 2003-09-03 三菱电机株式会社 薄膜磁性体记忆装置和采用其的流通及制造工序管理系统

Also Published As

Publication number Publication date
CN101111938A (zh) 2008-01-23
US8749063B2 (en) 2014-06-10
US20070262403A1 (en) 2007-11-15
WO2006080322A1 (en) 2006-08-03
US20140284668A1 (en) 2014-09-25
CN101950748B (zh) 2013-06-12
US9728631B2 (en) 2017-08-08
CN101950748A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
CN101111938B (zh) 半导体器件和制造它的方法
CN101088158B (zh) 半导体装置
US8357567B2 (en) Manufacturing method of semiconductor device
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
CN1905164B (zh) 半导体装置及其制造方法
CN101064348B (zh) 半导体器件及半导体器件的制造方法
CN101192704B (zh) 天线及具有该天线的半导体装置
CN101523611B (zh) 半导体器件及其制造方法
KR101187400B1 (ko) 반도체장치
US8432018B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5063066B2 (ja) 半導体装置の作製方法
US20080096366A1 (en) Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
JP5322408B2 (ja) 半導体装置及びその作製方法
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5027470B2 (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20180118