JPH05175198A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05175198A JPH05175198A JP34321791A JP34321791A JPH05175198A JP H05175198 A JPH05175198 A JP H05175198A JP 34321791 A JP34321791 A JP 34321791A JP 34321791 A JP34321791 A JP 34321791A JP H05175198 A JPH05175198 A JP H05175198A
- Authority
- JP
- Japan
- Prior art keywords
- conductor film
- film
- semiconductor device
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000004020 conductor Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 67
- 230000008646 thermal stress Effects 0.000 description 23
- 230000007547 defect Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 角部で生じる熱的ストレスが吸収されるとと
もにスリットが形成されている場合に比べ幅の狭い導体
膜が形成された半導体装置を提供する。 【構成】 矩形の半導体基板の少なくとも１つの角部に
屈折部を有し角部を挟む半導体基板の２辺に沿って延び
る、絶縁膜上に形成された導体膜を備えた半導体装置に
おいて、導体膜が、絶縁膜上に形成された多数本の長溝
上に、長溝に沿う凹凸を有して形成されてなる。
もにスリットが形成されている場合に比べ幅の狭い導体
膜が形成された半導体装置を提供する。 【構成】 矩形の半導体基板の少なくとも１つの角部に
屈折部を有し角部を挟む半導体基板の２辺に沿って延び
る、絶縁膜上に形成された導体膜を備えた半導体装置に
おいて、導体膜が、絶縁膜上に形成された多数本の長溝
上に、長溝に沿う凹凸を有して形成されてなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における導
体膜の形状に関し、特に、樹脂封止型半導体装置におい
て好適な導体膜の形状に関する。
体膜の形状に関し、特に、樹脂封止型半導体装置におい
て好適な導体膜の形状に関する。
【０００２】
【従来技術】矩形の半導体基板上に、種々の薄膜製造方
法によりトランジスタ、ダイオードなどの回路部品が形
成され、この半導体基板の周辺部の絶縁膜上に導体膜が
形成され、ボンディングワイヤと接続されるボンディン
グパッド部だけが露出するように半導体基板表面をパッ
シベーション膜で覆った半導体装置が従来から知られて
いる。このような構造の半導体装置を樹脂封止する際や
その後のハンダ付け工程などで発生する熱による応力が
半導体基板の角部で特に大きくなるため、角部に形成さ
れている導体膜、パッシベーション膜等に大きな熱的ス
トレスによる欠陥が生じ、半導体装置の特性が劣化する
おそれがある。
法によりトランジスタ、ダイオードなどの回路部品が形
成され、この半導体基板の周辺部の絶縁膜上に導体膜が
形成され、ボンディングワイヤと接続されるボンディン
グパッド部だけが露出するように半導体基板表面をパッ
シベーション膜で覆った半導体装置が従来から知られて
いる。このような構造の半導体装置を樹脂封止する際や
その後のハンダ付け工程などで発生する熱による応力が
半導体基板の角部で特に大きくなるため、角部に形成さ
れている導体膜、パッシベーション膜等に大きな熱的ス
トレスによる欠陥が生じ、半導体装置の特性が劣化する
おそれがある。
【０００３】このような問題を解決するために、半導体
基板の角部において、導体膜の延びる方向に沿ってスリ
ットを形成した半導体装置が提案されている（特公昭６
３−４６９８１号公報参照）。このスリットにより、半
導体装置の角部に形成された導体膜はその延びる方向に
沿って分割され、分割された各導体膜の幅は細いものと
なる。このため、この半導体装置では、半導体基板の角
部に形成された導体膜に大きな熱的ストレスが加わって
も、このスリットが熱的ストレスを吸収するため、導体
膜には熱的ストレスによる割れなどの欠陥が発生せず、
半導体装置の特性劣化が防止される。
基板の角部において、導体膜の延びる方向に沿ってスリ
ットを形成した半導体装置が提案されている（特公昭６
３−４６９８１号公報参照）。このスリットにより、半
導体装置の角部に形成された導体膜はその延びる方向に
沿って分割され、分割された各導体膜の幅は細いものと
なる。このため、この半導体装置では、半導体基板の角
部に形成された導体膜に大きな熱的ストレスが加わって
も、このスリットが熱的ストレスを吸収するため、導体
膜には熱的ストレスによる割れなどの欠陥が発生せず、
半導体装置の特性劣化が防止される。
【０００４】
【発明が解決しようとする課題】上述のように、スリッ
トにより熱的ストレスは吸収されるが、このスリットが
形成されている半導体基板の角部においては、スリット
を形成したことにより導体膜の抵抗値の増加を避けよう
とすると、導体膜全体の幅が広くなるという問題があ
る。一方、角部に形成された導体膜にこのようなスリッ
トが形成されていないと、大きな熱的ストレスが生じた
ときに導体膜に欠陥が発生し、半導体装置の特性が劣化
することとなる。
トにより熱的ストレスは吸収されるが、このスリットが
形成されている半導体基板の角部においては、スリット
を形成したことにより導体膜の抵抗値の増加を避けよう
とすると、導体膜全体の幅が広くなるという問題があ
る。一方、角部に形成された導体膜にこのようなスリッ
トが形成されていないと、大きな熱的ストレスが生じた
ときに導体膜に欠陥が発生し、半導体装置の特性が劣化
することとなる。
【０００５】本発明は、上記問題点に鑑み、角部で生じ
る熱的ストレスが吸収されるとともにスリットが形成さ
れている場合に比べ幅が狭くても抵抗の増加を生じさせ
ない半導体装置を提供することを目的とする。
る熱的ストレスが吸収されるとともにスリットが形成さ
れている場合に比べ幅が狭くても抵抗の増加を生じさせ
ない半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、矩形の半導体基板の少なくと
も１つの角部に屈折部を有し該角部を挟む該半導体基板
の２辺に沿って延びる、絶縁膜上に形成された導体膜を
備えた半導体装置において、前記導体膜が、前記絶縁膜
上に形成された多数本の長溝上に、該長溝に沿う凹凸を
有して形成されてなることを特徴とするものである。
の本発明の半導体装置は、矩形の半導体基板の少なくと
も１つの角部に屈折部を有し該角部を挟む該半導体基板
の２辺に沿って延びる、絶縁膜上に形成された導体膜を
備えた半導体装置において、前記導体膜が、前記絶縁膜
上に形成された多数本の長溝上に、該長溝に沿う凹凸を
有して形成されてなることを特徴とするものである。
【０００７】ここで、この長溝は、導体膜が延びる方向
に延びて形成されていることが好ましい。また、この導
体膜の屈折部は、階段状もしくは円弧状に形成されてい
てもよい。また、角部における長溝はその半導体基板の
中心を通る直線と交わる方向に延びるように形成される
ことが好ましい。
に延びて形成されていることが好ましい。また、この導
体膜の屈折部は、階段状もしくは円弧状に形成されてい
てもよい。また、角部における長溝はその半導体基板の
中心を通る直線と交わる方向に延びるように形成される
ことが好ましい。
【０００８】
【作用】本発明の半導体装置においては、この半導体装
置に熱的ストレスが発生した場合、半導体基板の角部に
大きな熱的ストレスが生じるが、この角部には、導体膜
が絶縁膜上に形成された多数本の長溝に沿う凹凸を有し
て形成されているため、この長溝により熱的ストレスが
吸収され、導体膜やパッシベーション膜などに割れなど
の欠陥が発生することを防止でき、したがって半導体装
置の特性劣化を防止できる。特に、大きな熱的ストレス
が発生しやすい角部における屈折部に形成された導体膜
において、この長溝に沿う凹凸は有効である。しかも、
導体膜は長溝に沿って形成されているため、この導体膜
にはスリットなどの導体膜の無い部分が無く、したがっ
て配線としての抵抗が少なく、スリットが形成されてい
る場合に比べ幅が狭くて済むこととなる。
置に熱的ストレスが発生した場合、半導体基板の角部に
大きな熱的ストレスが生じるが、この角部には、導体膜
が絶縁膜上に形成された多数本の長溝に沿う凹凸を有し
て形成されているため、この長溝により熱的ストレスが
吸収され、導体膜やパッシベーション膜などに割れなど
の欠陥が発生することを防止でき、したがって半導体装
置の特性劣化を防止できる。特に、大きな熱的ストレス
が発生しやすい角部における屈折部に形成された導体膜
において、この長溝に沿う凹凸は有効である。しかも、
導体膜は長溝に沿って形成されているため、この導体膜
にはスリットなどの導体膜の無い部分が無く、したがっ
て配線としての抵抗が少なく、スリットが形成されてい
る場合に比べ幅が狭くて済むこととなる。
【０００９】ところで、半導体基板の角部に形成された
導体膜の外側にテーパを設けた半導体装置が提案されて
いる（特公昭６３−４８１８１号公報参照）が、本発明
の半導体装置の導体膜の屈折部の外側にこのテーパを設
けた場合は、熱的ストレスが特に大きいと考えられる導
体膜の屈折部外側の直角部分がなくなるだけでなく、発
生する熱的ストレスは長溝に吸収されるため、熱的スト
レスにより欠陥が生じることを防止できる。
導体膜の外側にテーパを設けた半導体装置が提案されて
いる（特公昭６３−４８１８１号公報参照）が、本発明
の半導体装置の導体膜の屈折部の外側にこのテーパを設
けた場合は、熱的ストレスが特に大きいと考えられる導
体膜の屈折部外側の直角部分がなくなるだけでなく、発
生する熱的ストレスは長溝に吸収されるため、熱的スト
レスにより欠陥が生じることを防止できる。
【００１０】さらに、導体膜の屈折部を階段状または円
弧状にした場合でも、発生する熱的ストレスは長溝によ
り吸収されるため、熱的ストレスにより欠陥が生じるこ
とを防止できる。
弧状にした場合でも、発生する熱的ストレスは長溝によ
り吸収されるため、熱的ストレスにより欠陥が生じるこ
とを防止できる。
【００１１】
【実施例】以下、本発明の実施例を、添付図面を参照し
ながら説明する。図１は本発明の一実施例に係る半導体
装置の角部表面の一部をパッシベーション膜を剥いで示
した平面図、図２は図１のＸ−Ｘ断面図である。半導体
装置１０には、その中央部に図示しないトランジスタ等
の回路素子が形成されている半導体素子領域１５が形成
されており、角部の絶縁膜１２上にはこの半導体素子領
域と電気的に接続されている導体膜１４が形成されてい
る。この導体膜１４および半導体素子領域１５を含む半
導体基板の表面は、ボンディングワイヤと接続される図
示しないボンディングパッド部を除き、パッシベーショ
ン膜１６で覆われて保護されている。
ながら説明する。図１は本発明の一実施例に係る半導体
装置の角部表面の一部をパッシベーション膜を剥いで示
した平面図、図２は図１のＸ−Ｘ断面図である。半導体
装置１０には、その中央部に図示しないトランジスタ等
の回路素子が形成されている半導体素子領域１５が形成
されており、角部の絶縁膜１２上にはこの半導体素子領
域と電気的に接続されている導体膜１４が形成されてい
る。この導体膜１４および半導体素子領域１５を含む半
導体基板の表面は、ボンディングワイヤと接続される図
示しないボンディングパッド部を除き、パッシベーショ
ン膜１６で覆われて保護されている。
【００１２】半導体基板上に形成された絶縁膜１２に
は、導体膜１４が延びる方向に沿って長溝１８が形成さ
れており、図１及び図２にはこの長溝１８が４本形成さ
れている状態を示す。長溝１８の本数は４本に限定され
るものではなく、多数本形成してもよい。この導体膜１
４は、図２に示すように、絶縁膜１２に形成されている
長溝１８に沿って絶縁膜１２上に凹凸を有して形成され
ているため、大きな熱的ストレスが半導体基板の角部に
生じても、この長溝１８によりその熱的ストレスが吸収
され、したがって角部におけるパッシベーション膜や導
体膜１４の割れなどの欠陥の発生が防止でき、半導体装
置の特性劣化を防止できる。なお、角部以外の部分に
は、角部ほど大きな熱的ストレスが生じないのが一般で
あるため、この長溝１８は屈折部にだけ形成してもよ
い。
は、導体膜１４が延びる方向に沿って長溝１８が形成さ
れており、図１及び図２にはこの長溝１８が４本形成さ
れている状態を示す。長溝１８の本数は４本に限定され
るものではなく、多数本形成してもよい。この導体膜１
４は、図２に示すように、絶縁膜１２に形成されている
長溝１８に沿って絶縁膜１２上に凹凸を有して形成され
ているため、大きな熱的ストレスが半導体基板の角部に
生じても、この長溝１８によりその熱的ストレスが吸収
され、したがって角部におけるパッシベーション膜や導
体膜１４の割れなどの欠陥の発生が防止でき、半導体装
置の特性劣化を防止できる。なお、角部以外の部分に
は、角部ほど大きな熱的ストレスが生じないのが一般で
あるため、この長溝１８は屈折部にだけ形成してもよ
い。
【００１３】この長溝１８は、絶縁膜１２表面を周知の
エッチング方法でエッチングすることにより形成され、
また、この長溝１８に沿う凹凸を有する導体膜１４は、
周知の薄膜製造方法により形成される。次に、半導体基
板の角部に形成された導体膜の屈折部の形状の他の実施
例について、図面を参照して説明する。いずれの図も導
体膜の屈折部の形状だけを示す。
エッチング方法でエッチングすることにより形成され、
また、この長溝１８に沿う凹凸を有する導体膜１４は、
周知の薄膜製造方法により形成される。次に、半導体基
板の角部に形成された導体膜の屈折部の形状の他の実施
例について、図面を参照して説明する。いずれの図も導
体膜の屈折部の形状だけを示す。
【００１４】図３から図５は階段状の屈折部、図６は円
弧状の屈折部、図７は屈折部の外側にテーパが形成され
た屈折部を示す。内部に書かれた実線１４ａは長溝１８
に形成された導体膜を示す。図４及び図５に示すよう
に、長溝は連続していなくてもよい。また、屈折部では
半導体基板の中心を通る直線と交わるように長溝を形成
する方が好ましい。いずれの形状であっても、屈折部に
大きな熱的ストレスが生じたときは、長溝がこの熱的ス
トレスを吸収するため、欠陥の発生を防止できる。
弧状の屈折部、図７は屈折部の外側にテーパが形成され
た屈折部を示す。内部に書かれた実線１４ａは長溝１８
に形成された導体膜を示す。図４及び図５に示すよう
に、長溝は連続していなくてもよい。また、屈折部では
半導体基板の中心を通る直線と交わるように長溝を形成
する方が好ましい。いずれの形状であっても、屈折部に
大きな熱的ストレスが生じたときは、長溝がこの熱的ス
トレスを吸収するため、欠陥の発生を防止できる。
【００１５】また、図３から図６には、導体膜の屈折部
における絶縁膜に予め長溝を形成して、この長溝に沿っ
て導体膜を形成した実施例を示したが、絶縁膜に長溝を
形成せずに、導体膜を形成して屈折部における形状を階
段状または円弧状に形成した場合であっても、この形状
を階段状または円弧状としたことをもって熱的ストレス
を吸収させることができ、半導体基板の角部における欠
陥の発生が防止され、半導体特性の劣化を防止できる。
における絶縁膜に予め長溝を形成して、この長溝に沿っ
て導体膜を形成した実施例を示したが、絶縁膜に長溝を
形成せずに、導体膜を形成して屈折部における形状を階
段状または円弧状に形成した場合であっても、この形状
を階段状または円弧状としたことをもって熱的ストレス
を吸収させることができ、半導体基板の角部における欠
陥の発生が防止され、半導体特性の劣化を防止できる。
【００１６】
【発明の効果】以上に説明したように、本発明によれ
ば、導体膜が、絶縁膜上に形成された多数本の長溝に沿
う凹凸を有して形成されているため、半導体基板の角部
に生じた熱的ストレスがこの長溝により吸収され、導体
膜やパッシベーション膜などに割れなどの欠陥が発生す
ることを防止でき、したがって半導体装置の特性劣化が
防止される。
ば、導体膜が、絶縁膜上に形成された多数本の長溝に沿
う凹凸を有して形成されているため、半導体基板の角部
に生じた熱的ストレスがこの長溝により吸収され、導体
膜やパッシベーション膜などに割れなどの欠陥が発生す
ることを防止でき、したがって半導体装置の特性劣化が
防止される。
【図１】本発明の一実施例に係る半導体装置の角部表面
の一部を示した平面図である。
の一部を示した平面図である。
【図２】図１のＸ−Ｘ断面図である。
【図３】導体膜の屈折部が階段状となった例を示す平面
図である。
図である。
【図４】導体膜の屈折部が階段状となった例を示す平面
図である。
図である。
【図５】導体膜の屈折部が階段状となった例を示す平面
図である。
図である。
【図６】導体膜の屈折部が円弧状となった例を示す平面
図である。
図である。
【図７】導体膜の屈折部の外側にテーパが形成された例
を示す平面図である。
を示す平面図である。
１０ 半導体装置 １２ 絶縁膜 １３ 半導体基板 １４ 導体膜 １５ 半導体素子領域 １６ パッシベーション膜 １８ 長溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｇ 9272−4Ｍ
Claims (3)
- 【請求項１】 矩形の半導体基板の少なくとも１つの角
部に屈折部を有し該角部を挟む該半導体基板の２辺に沿
って延びる、絶縁膜上に形成された導体膜を備えた半導
体装置において、 前記導体膜が、前記絶縁膜上に形成された多数本の長溝
上に、該長溝に沿う凹凸を有して形成されてなることを
特徴とする半導体装置。 - 【請求項２】 前記長溝が、前記導体膜が延びる方向に
延びて形成されてなることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記導体膜の前記屈折部が、階段状もし
くは円弧状に形成されてなることを特徴とする請求項１
又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34321791A JPH05175198A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34321791A JPH05175198A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175198A true JPH05175198A (ja) | 1993-07-13 |
Family
ID=18359824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34321791A Withdrawn JPH05175198A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175198A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1387404A2 (en) * | 2002-07-31 | 2004-02-04 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
-
1991
- 1991-12-25 JP JP34321791A patent/JPH05175198A/ja not_active Withdrawn
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872347B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US7932609B2 (en) | 2002-07-31 | 2011-04-26 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US10403543B2 (en) | 2002-07-31 | 2019-09-03 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| EP1387404A2 (en) * | 2002-07-31 | 2004-02-04 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| US7446418B2 (en) | 2002-07-31 | 2008-11-04 | Fujitsu Limited | Semiconductor device for preventing defective filling of interconnection and cracking of insulating film |
| US9082771B2 (en) | 2002-07-31 | 2015-07-14 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns that include two bent portions |
| US7906851B2 (en) | 2002-07-31 | 2011-03-15 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8872352B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| EP2175486A3 (en) * | 2002-07-31 | 2012-03-28 | Fujitsu Microelectronics Limited | Semiconductor device and method for fabricating the same |
| EP2175487A3 (en) * | 2002-07-31 | 2012-04-18 | Fujitsu Microelectronics Limited | Semiconductor device and method for fabricating the same |
| US8410613B2 (en) | 2002-07-31 | 2013-04-02 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped pattern |
| US8633594B2 (en) | 2002-07-31 | 2014-01-21 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8633595B2 (en) | 2002-07-31 | 2014-01-21 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US9972531B2 (en) | 2002-07-31 | 2018-05-15 | Socionext Inc. | Method of manufacturing a semiconductor device having groove-shaped via-hole |
| US8791576B2 (en) | 2002-07-31 | 2014-07-29 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8829681B2 (en) | 2002-07-31 | 2014-09-09 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8841775B2 (en) | 2002-07-31 | 2014-09-23 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8847403B2 (en) | 2002-07-31 | 2014-09-30 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns |
| US8853861B2 (en) | 2002-07-31 | 2014-10-07 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US8872353B2 (en) | 2002-07-31 | 2014-10-28 | Fujitsu Semiconductor Limited | Semiconductor device having groove-shaped via-hole |
| US7301241B2 (en) | 2002-07-31 | 2007-11-27 | Fujitsu Limited | Semiconductor device for preventing defective filling of interconnection and cracking of insulating film |
| EP1387404A3 (en) * | 2002-07-31 | 2005-02-09 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| EP3208846A1 (en) * | 2002-07-31 | 2017-08-23 | Socionext Inc. | Semiconductor device |
| EP2863430A3 (en) * | 2002-07-31 | 2015-07-22 | Socionext Inc. | Semiconductor device |
| EP2863431A3 (en) * | 2002-07-31 | 2015-07-22 | Socionext Inc. | Semiconductor device |
| US9105640B2 (en) | 2002-07-31 | 2015-08-11 | Fujitsu Semiconductor Limited | Semiconductor device including two groove-shaped patterns |
| US9224689B2 (en) | 2002-07-31 | 2015-12-29 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9224690B2 (en) | 2002-07-31 | 2015-12-29 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406612B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406611B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406613B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9406610B2 (en) | 2002-07-31 | 2016-08-02 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412696B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412699B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412698B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9412697B2 (en) | 2002-07-31 | 2016-08-09 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9502353B2 (en) | 2002-07-31 | 2016-11-22 | Socionext Inc. | Semiconductor device having groove-shaped via-hole |
| US9728631B2 (en) | 2005-01-28 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
| US8749063B2 (en) | 2005-01-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060828A (en) | Semiconductor device having multi-layer wiring structure with additional through-hole interconnection | |
| US5371411A (en) | Resin molded type semiconductor device having a conductor film | |
| US5712507A (en) | Semiconductor device mounted on die pad having central slit pattern and peripheral slit pattern for absorbing | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US5295045A (en) | Plastic-molded-type semiconductor device and producing method therefor | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| JPH07201855A (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| JPS6156608B2 (ja) | ||
| JPH05175198A (ja) | 半導体装置 | |
| JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
| JP2732916B2 (ja) | 樹脂封止型半導体装置 | |
| US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
| JPS6114666B2 (ja) | ||
| JPS6084854A (ja) | 樹脂封止型半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPH03280441A (ja) | 半導体装置 | |
| KR960014461B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0158618B1 (ko) | 반도체 칩의 패턴 | |
| JPS61108147A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |