JP2006237581A - 半導体装置および当該半導体装置の作製方法 - Google Patents
半導体装置および当該半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2006237581A JP2006237581A JP2006013539A JP2006013539A JP2006237581A JP 2006237581 A JP2006237581 A JP 2006237581A JP 2006013539 A JP2006013539 A JP 2006013539A JP 2006013539 A JP2006013539 A JP 2006013539A JP 2006237581 A JP2006237581 A JP 2006237581A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- conductive film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【解決手段】基板上にトランジスタを含む素子形成層と、素子形成層上に設けられた絶縁膜と、絶縁膜上に設けられたアンテナとして機能する導電膜とを有し、トランジスタと導電膜は電気的に接続され、絶縁膜は溝を有し、絶縁膜の表面および溝に沿って導電膜を設ける。なお、絶縁膜が有する溝は、絶縁膜を貫通させて設けてもよいし、絶縁膜を貫通させずに絶縁膜に凹部を形成して設けてもよい。溝の構造はどのように設けてもよく、例えばテーパー状等に設けることができる。
【選択図】図1
Description
本実施の形態では、本発明の半導体装置の一構成例に関して図面を参照して説明する。
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例を図面を用いて説明する。本実施の形態では、素子形成層およびアンテナを一旦ガラス等の剛性を有する基板上に設けた後に、剛性を有する基板から素子形成層やアンテナを剥離し、可撓性を有する基板上に設ける場合に関して示す。
本実施の形態では、上記実施の形態と異なる半導体装置およびその作製方法に関して図面を用いて説明する。具体的には、素子形成層とアンテナを別途作製し、素子形成層とアンテナとを接続して設ける場合に関して説明する。なお、本実施の形態では、コイル状のアンテナを適用した場合に関して説明を行うが、その他の形状のアンテナを適用する場合であっても同様に行うことができる。
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を用いて説明する。具体的には、素子形成層とアンテナ形成層を別途作製し、素子形成層とアンテナ形成層とを接続して設ける場合に関して上記実施の形態3とは異なる場合に関して説明する。なお、本実施の形態では、コイル状のアンテナを適用した場合に関して説明を行うが、その他の形状のアンテナを適用する場合であっても同様に行うことができる。
本実施の形態では、本発明の半導体装置の作製方法の一例について、図面を参照して説明する。具体的には、素子形成層におけるトランジスタとして薄膜トランジスタ(TFT)を用い、支持基板上にTFTを含む素子形成層を設けた後に支持基板から素子形成層を分離する剥離法により半導体装置を作製する例を示す。
本実施の形態では、本発明の半導体装置を非接触でデータの送受信が可能であるRFIDタグとして利用した場合に関して図17を用いて説明する。
本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に半導体装置20を設けて使用することができる。これらの例に関して図18を用いて説明する。
100 基板
101 素子形成層
102 導電膜
103 第1の絶縁膜
104 第2の絶縁膜
105 第3の絶縁膜
106 第4の絶縁膜
107 トランジスタ
140 溝
111 素子形成層
112a 導電膜
112b 導電膜
145 ノズル
146 組成物
147 導電体
200 基板
201 絶縁膜
202 剥離層
203 絶縁膜
204 半導体膜
205 薄膜トランジスタ
206 絶縁膜
207 絶縁膜
208 導電膜
209 絶縁膜
210 絶縁膜
211 導電膜
212 導電膜
213 絶縁膜
214 開口部
215 エッチング剤
216 基板
217 基板
218 溝
219 素子形成層
304 導電膜
305 樹脂
306 導電性微粒子
307 接続領域
310 基板
311 絶縁膜
312 導電膜
313 絶縁膜
314 開口部
315 溝
316 導電膜
317 アンテナ形成層
318 配線
320 基板
321 絶縁膜
322 剥離層
323 絶縁膜
324 絶縁膜
325 導電膜
326 絶縁膜
327 開口部
328 基板
329 開口部
330 アンテナ形成層
335 配線
701 基板
702 剥離層
703 絶縁膜
704 非晶質半導体膜
705 絶縁膜
706 結晶質半導体膜
707 結晶質半導体膜
708 結晶質半導体膜
709 結晶質半導体膜
710 結晶質半導体膜
711 N型不純物領域
712 P型不純物領域
713 N型不純物領域
714 N型不純物領域
715 N型不純物領域
716 導電膜
717 導電膜
718 導電膜
719 導電膜
720 導電膜
721 導電膜
722 導電膜
723 導電膜
724 導電膜
725 導電膜
726 N型不純物領域
727 N型不純物領域
728 N型不純物領域
729 N型不純物領域
730 N型不純物領域
731 N型不純物領域
732 N型不純物領域
733 N型不純物領域
734 絶縁膜
735 絶縁膜
736 絶縁膜
737 絶縁膜
738 絶縁膜
739 絶縁膜
740 絶縁膜
741 絶縁膜
742 絶縁膜
743 絶縁膜
744 薄膜トランジスタ
745 薄膜トランジスタ
746 薄膜トランジスタ
747 薄膜トランジスタ
748 薄膜トランジスタ
749 絶縁膜
750 絶縁膜
751 絶縁膜
752 導電膜
753 導電膜
754 導電膜
755 導電膜
756 導電膜
757 導電膜
758 導電膜
759 導電膜
760 導電膜
761 導電膜
762 絶縁膜
763 導電膜
764 導電膜
765 導電膜
766 絶縁膜
767 コンタクトホール
768 コンタクトホール
769 コンタクトホール
771 導電膜
772 絶縁膜
773 開口部
774 開口部
780 チャネル形成領域
781 チャネル形成領域
782 チャネル形成領域
783 チャネル形成領域
784 チャネル形成領域
785 P型不純物領域
786 導電膜
787 有機化合物層
789 記憶素子部
790 記憶素子部
791 素子層
775 第1のシート材
776 第2のシート材
777 第3のシート材
81 電源回路
82 クロック発生回路
83 データ復調回路
84 データ変調回路
85 制御回路
86 記憶回路
87 アンテナ
88 リーダ/ライタ
3210 表示部
3200 リーダライタ
3220 品物
3230 RFIDタグ
3240 リーダ/ライタ
3250 RFIDタグ
3260 商品
Claims (14)
- 基板上に設けられたトランジスタを含む素子形成層と、
前記素子形成層上に設けられた絶縁膜と、
前記トランジスタと電気的に接続されたアンテナとして機能する導電膜とを有し、
前記絶縁膜は溝を有し、
前記導電膜は前記絶縁膜の溝に沿って設けられ且つ前記基板の表面に垂直な断面において少なくとも凹型を含む形状で設けられていることを特徴とする半導体装置。 - 基板上に設けられたトランジスタを含む素子形成層と、
前記素子形成層上に設けられた絶縁膜と、
前記トランジスタと電気的に接続されたアンテナとして機能する導電膜とを有し、
前記絶縁膜は前記素子形成層が露出する溝を有し、
前記導電膜は前記絶縁膜の溝に沿って設けられ且つ前記基板の表面に垂直な断面において少なくとも凹型を含む形状で設けられており、
前記導電膜が前記素子形成層および前記絶縁膜と接していることを特徴とする半導体装置。 - 基板上に設けられたトランジスタを含む素子形成層と、
絶縁膜とアンテナとして機能する導電膜とを含むアンテナ形成層とを有し、
前記絶縁膜は溝を有し、
前記導電膜は前記絶縁膜の溝に沿って設けられ且つ前記基板の表面に垂直な断面において少なくとも凹型を含む形状で設けられており、
前記素子形成層と前記アンテナ形成層とが接着剤によって貼り合わされ且つ前記トランジスタと前記導電膜とが電気的に接続されていることを特徴とする半導体装置。 - 基板上に設けられたトランジスタを含む素子形成層と、
前記素子形成層上に設けられた絶縁膜と、
前記トランジスタと電気的に接続されたアンテナとして機能する導電膜とを有し、
前記絶縁膜は前記素子形成層が露出する溝を有し、
前記導電膜は前記溝に沿って前記露出した素子形成層上と前記絶縁膜上に設けられ、
前記導電膜は、前記露出した素子形成層上に設けられた部分と前記絶縁膜上に設けられた部分では厚さが異なることを特徴とする半導体装置。 - 請求項1乃至請求項4のいずれか一項において、
前記基板の表面に垂直な断面方向における前記絶縁膜の角が湾曲していることを特徴とする半導体装置。 - 請求項1乃至請求項5のいずれか一項において、
前記基板の表面に垂直な方向における前記絶縁膜の溝がコイル状に設けられていることを特徴とする半導体装置。 - 請求項1乃至請求項6のいずれか一項において、
前記基板は可撓性を有していることを特徴とする半導体装置。 - 基板の表面上にトランジスタを含む素子形成層を形成し、
前記素子形成層上に絶縁膜を形成し、
前記絶縁膜を選択的に除去することにより前記絶縁膜に溝を形成し、
前記絶縁膜表面および前記溝に沿うように導電膜を形成し、
前記絶縁膜表面上に形成された前記導電膜の一部を選択的に除去することによって、前記基板の表面に垂直な断面において少なくとも凹型を含む形状で導電膜のパターンを形成し、
前記導電膜のパターンを覆うように保護膜を形成することを特徴とする半導体装置の作製方法。 - 基板の表面上に剥離層を形成し、
前記剥離層上にトランジスタを含む素子形成層を形成し、
前記素子形成層上に絶縁膜を形成し、
前記絶縁膜を選択的に除去することにより前記絶縁膜に溝を形成し、
前記絶縁膜表面および前記溝に沿うように導電膜を形成し、
前記絶縁膜表面上に形成された前記導電膜の一部を選択的に除去することによって、前記基板の表面に垂直な断面において少なくとも凹型を含む形状で導電膜のパターンを形成し、
前記導電膜のパターンを覆うように保護膜を形成し、
前記保護膜、前記絶縁膜および前記素子形成層を選択的に除去して開口部を設けることにより前記剥離層を露出させ、
前記基板から前記素子形成層を剥離することを特徴とする半導体装置の作製方法。 - 第1の基板の表面上に剥離層を形成し、
前記剥離層上にトランジスタを含む素子形成層を形成し、
前記素子形成層上に絶縁膜を形成し、
前記絶縁膜を選択的に除去することにより前記絶縁膜に溝を形成し、
前記絶縁膜表面および前記溝に沿うように導電膜を形成し、
前記絶縁膜表面上に形成された前記導電膜の一部を選択的に除去することによって、前記第1の基板の表面に垂直な断面において少なくとも凹型を含む形状で導電膜のパターンを形成し、
前記導電膜のパターンを覆うように保護膜を形成し、
前記保護膜、前記絶縁膜および前記素子形成層を選択的に除去して開口部を設けることにより前記剥離層を露出させ、
前記保護膜表面に第2の基板を貼り合わせることにより設け、
物理的手段を用いて前記第1の基板から前記素子形成層を剥離することを特徴とする半導体装置の作製方法。 - 請求項10において、
前記第2の基板として、可撓性を有する基板を用いることを特徴とする半導体装置の作製方法。 - 請求項8乃至請求項11のいずれか一項において、
前記基板の表面に垂直な方向における前記絶縁膜の溝をコイル状に形成することを特徴とする半導体装置の作製方法。 - 請求項8乃至請求項12のいずれか一項において、
前記絶縁膜はスクリーン印刷法を用いて形成することを特徴とする半導体装置の作製方法。 - 請求項8乃至請求項13のいずれか一項において、
前記保護膜として、有機樹脂を用いることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013539A JP5100012B2 (ja) | 2005-01-28 | 2006-01-23 | 半導体装置及びその作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022191 | 2005-01-28 | ||
JP2005022191 | 2005-01-28 | ||
JP2006013539A JP5100012B2 (ja) | 2005-01-28 | 2006-01-23 | 半導体装置及びその作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006237581A true JP2006237581A (ja) | 2006-09-07 |
JP2006237581A5 JP2006237581A5 (ja) | 2009-01-22 |
JP5100012B2 JP5100012B2 (ja) | 2012-12-19 |
Family
ID=37044835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013539A Expired - Fee Related JP5100012B2 (ja) | 2005-01-28 | 2006-01-23 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5100012B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053711A (ja) * | 2006-08-23 | 2008-03-06 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
JP2009164649A (ja) * | 2006-09-29 | 2009-07-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009283929A (ja) * | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
JP2010206328A (ja) * | 2009-02-27 | 2010-09-16 | Dainippon Printing Co Ltd | 電子装置及び電子デバイス |
JP2013257344A (ja) * | 2006-11-16 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272135A (ja) * | 1988-04-25 | 1989-10-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH04343228A (ja) * | 1991-05-21 | 1992-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05175198A (ja) * | 1991-12-25 | 1993-07-13 | Kawasaki Steel Corp | 半導体装置 |
JP2000133520A (ja) * | 1998-10-28 | 2000-05-12 | Tdk Corp | 薄膜コイル部品 |
JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
JP2004220591A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | カード及び前記カードを用いた記帳システム |
JP2004221284A (ja) * | 2003-01-14 | 2004-08-05 | Canon Inc | 回路及びアンテナが形成された基板 |
JP2004282050A (ja) * | 2003-02-24 | 2004-10-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
JP2004355337A (ja) * | 2003-05-29 | 2004-12-16 | Toppan Forms Co Ltd | Rf−idメディア及びその製造方法、並びに情報書込/読出装置 |
JP2006191050A (ja) * | 2005-01-03 | 2006-07-20 | Samsung Electronics Co Ltd | インダクター及びインダクター形成方法 |
-
2006
- 2006-01-23 JP JP2006013539A patent/JP5100012B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272135A (ja) * | 1988-04-25 | 1989-10-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH04343228A (ja) * | 1991-05-21 | 1992-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05175198A (ja) * | 1991-12-25 | 1993-07-13 | Kawasaki Steel Corp | 半導体装置 |
JP2000133520A (ja) * | 1998-10-28 | 2000-05-12 | Tdk Corp | 薄膜コイル部品 |
JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
JP2004220591A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | カード及び前記カードを用いた記帳システム |
JP2004221284A (ja) * | 2003-01-14 | 2004-08-05 | Canon Inc | 回路及びアンテナが形成された基板 |
JP2004282050A (ja) * | 2003-02-24 | 2004-10-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法 |
JP2004355337A (ja) * | 2003-05-29 | 2004-12-16 | Toppan Forms Co Ltd | Rf−idメディア及びその製造方法、並びに情報書込/読出装置 |
JP2006191050A (ja) * | 2005-01-03 | 2006-07-20 | Samsung Electronics Co Ltd | インダクター及びインダクター形成方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053711A (ja) * | 2006-08-23 | 2008-03-06 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
US9054141B2 (en) | 2006-09-29 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2009164649A (ja) * | 2006-09-29 | 2009-07-23 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US9472429B2 (en) | 2006-09-29 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9176176B2 (en) | 2006-11-16 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
JP2019066486A (ja) * | 2006-11-16 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 装置 |
US11656258B2 (en) | 2006-11-16 | 2023-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
JP2022064899A (ja) * | 2006-11-16 | 2022-04-26 | 株式会社半導体エネルギー研究所 | 装置 |
US11061058B2 (en) | 2006-11-16 | 2021-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
US10634708B2 (en) | 2006-11-16 | 2020-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
JP2020020800A (ja) * | 2006-11-16 | 2020-02-06 | 株式会社半導体エネルギー研究所 | 装置 |
JP2013257344A (ja) * | 2006-11-16 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 装置 |
JP2017125854A (ja) * | 2006-11-16 | 2017-07-20 | 株式会社半導体エネルギー研究所 | 装置 |
US10215788B2 (en) | 2006-11-16 | 2019-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
JP2009283929A (ja) * | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US9171808B2 (en) | 2008-04-25 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2015005769A (ja) * | 2008-04-25 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
US8637932B2 (en) | 2008-04-25 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
JP2010206328A (ja) * | 2009-02-27 | 2010-09-16 | Dainippon Printing Co Ltd | 電子装置及び電子デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP5100012B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4942998B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
US9728631B2 (en) | Semiconductor device and method for manufacturing the same | |
US8716834B2 (en) | Semiconductor device including antenna | |
US7767516B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of antenna | |
JP4827618B2 (ja) | アンテナの作製方法、半導体装置の作製方法 | |
JP5726341B2 (ja) | 半導体装置の作製方法 | |
JP2008217776A (ja) | 半導体装置 | |
US9130051B2 (en) | Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof | |
JP5322408B2 (ja) | 半導体装置及びその作製方法 | |
JP5089033B2 (ja) | 半導体装置の作製方法 | |
JP5100012B2 (ja) | 半導体装置及びその作製方法 | |
JP5089037B2 (ja) | 半導体装置の作製方法 | |
JP5657069B2 (ja) | 半導体装置 | |
JP4908936B2 (ja) | 半導体装置の作製方法 | |
JP5027470B2 (ja) | 記憶装置 | |
JP4974621B2 (ja) | 半導体装置及びその作製方法 | |
JP2008235336A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5100012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |