JP5322408B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP5322408B2
JP5322408B2 JP2007185597A JP2007185597A JP5322408B2 JP 5322408 B2 JP5322408 B2 JP 5322408B2 JP 2007185597 A JP2007185597 A JP 2007185597A JP 2007185597 A JP2007185597 A JP 2007185597A JP 5322408 B2 JP5322408 B2 JP 5322408B2
Authority
JP
Japan
Prior art keywords
film
insulating film
region
gate insulating
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007185597A
Other languages
English (en)
Other versions
JP2009026800A (ja
JP2009026800A5 (ja
Inventor
豊 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007185597A priority Critical patent/JP5322408B2/ja
Priority to US12/174,252 priority patent/US8012812B2/en
Publication of JP2009026800A publication Critical patent/JP2009026800A/ja
Publication of JP2009026800A5 publication Critical patent/JP2009026800A5/ja
Priority to US13/190,506 priority patent/US8674360B2/en
Application granted granted Critical
Publication of JP5322408B2 publication Critical patent/JP5322408B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、デュアルゲート薄膜トランジスタを有する半導体装置及びその作製方法に関する。特には、下部ゲート電極に影響を受けることなく半導体膜を結晶化できる半導体装置及びその作製方法に関する。
図１４は、従来のデュアルゲートＴＦＴ（Thin-Film Transistor）を示す断面図である。
このデュアルゲートＴＦＴは、基板本体１０Ａ、下部ゲート電極３３、下部ゲート絶縁膜３４、半導体膜３５、第１及び第２絶縁層３６ａ、３６ｂからなる上部ゲート絶縁膜３６、上部ゲート電極３７及び層間絶縁膜３８を有し、半導体膜３５は、チャネル領域３５ａ、低濃度ソース領域３５ｂと高濃度ソース領域３５ｄからなるソース領域３５ｘ、低濃度ドレイン領域３５ｃと高濃度ドレイン領域３５ｅからなるドレイン領域３５ｙを備えている。上部ゲート絶縁膜３６及び層間絶縁膜３８にはコンタクトホール１３，１４が設けられており、このコンタクトホール１３，１４を介してデータ線６ａ及びソース線６ｂそれぞれが半導体膜３５の高濃度ソース領域３５ｄ及び高濃度ドレイン領域３５ｅに電気的に接続されている。
このデュアルゲートＴＦＴの半導体膜３５の形成方法について図１５を参照しつつ説明する。図１５（ａ）、（ｂ）は、図１４に示すデュアルゲートＴＦＴの半導体膜の形成方法を説明する断面図である。
図１５（ａ）に示すように、表面を超音波洗浄等により清浄化したガラス基板等からなる透光性を有する基板本体１０Ａを用意し、この基板本体１０Ａ全面に、スパッタリング法等によりアルミニウム、タンタル、モリブデン、チタン、クロム等の金属、またはこれらの金属のいずれかを主成分とする合金等からなる遮光性を有する１０〜５００ｎｍの厚みの導電膜７２を形成し、その後、この導電膜７２をフォトリソグラフィ法によりパターニングすることにより、基板本体１０Ａの上には遮光性を有する下部ゲート電極３３が形成される。
次いで、この下部ゲート電極３３を含む基板本体１０Ａ上に、プラズマＣＶＤ法等により、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等からなる１０〜５０ｎｍの厚みの下部ゲート絶縁膜３４を成膜する。
次いで、図１５（ｂ）に示すように、下部ゲート絶縁膜３４上に、プラズマＣＶＤ法等により、非晶質シリコン（ａ−Ｓｉ）からなる１０〜１００ｎｍの厚みの非晶質半導体膜７３を成膜する。次いで、この非晶質半導体膜７３にレーザー光を照射する等して加熱することにより多結晶化し、多結晶シリコンからなる多結晶半導体膜２４とする。次いで、フォトリソグラフィ法により多結晶半導体膜２４をパターニングし、島状の半導体膜３５とする（例えば特許文献１参照）。
特開２００５-７９２８３号公報（第４６段落〜第５１段落、図５、図６）
ところで、上記従来のデュアルゲートＴＦＴでは、非晶質半導体膜７３にレーザー光を照射した際、下部ゲート電極３３が熱を吸収することにより、非晶質半導体膜７３が均一に結晶化されない可能性がある。これを回避する方法としては下部ゲート絶縁膜３４を厚くすることが考えられる。しかし、下部ゲート絶縁膜３４を厚くすると下部ゲート電極３３に印加する電圧を大きくしなければデュアルゲートＴＦＴが動作しなくなり、消費電力が増加してしまう。
また、上記従来のデュアルゲートＴＦＴでは、下部ゲート電極３３の両端の上方に位置する非晶質半導体膜７３に段差が生じてしまう。このように段差のある非晶質半導体膜７３を結晶化するために熱を加えたりレーザー光を照射すると、非晶質半導体膜が膜ストリップを起こし易くなる。また、非晶質半導体膜を結晶化するために熱を加えたりレーザー光を照射すると、溶融して液状化された非晶質半導体膜が段差により矢印のように下部ゲート電極の脇へ流れ込み、多結晶半導体膜２４が不均一な形状になることが危惧される。
本発明は上記のような事情を考慮してなされたものであり、その目的は、下部ゲート電極に影響を受けることなく半導体膜を結晶化できる半導体装置及びその作製方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の作製方法は、基板上に剥離層を形成し、
前記剥離層上に絶縁膜を形成し、
前記絶縁膜上に下部ゲート絶縁膜を形成し、
前記下部ゲート絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化することにより前記下部ゲート絶縁膜上に結晶質半導体膜を形成し、
前記結晶質半導体膜上に上部ゲート絶縁膜を形成し、
前記上部ゲート絶縁膜上に上部ゲート電極を形成し、
前記剥離層を前記絶縁膜から剥離し、
前記絶縁膜を加工することにより前記下部ゲート絶縁膜を露出させ、
前記露出した下部ゲート絶縁膜に接する下部ゲート電極を形成することを特徴とする。
上記半導体装置の作製方法によれば、基板上に剥離層を形成し、その上に下部ゲート絶縁膜を形成し、この下部ゲート絶縁膜上に非晶質半導体膜を形成し、この非晶質半導体膜を結晶化した後に、絶縁膜から剥離層を剥離し、下部ゲート絶縁膜に接する下部ゲート電極を形成している。このため、非晶質半導体膜の下に下部ゲート電極が存在しない状態で非晶質半導体膜を結晶化することができる。従って、下部ゲート電極に影響を受けることなく半導体膜を結晶化することができる。
また、本発明に係る半導体装置の作製方法において、前記結晶質半導体膜はチャネル形成領域を有しており、前記下部ゲート電極が前記下部ゲート絶縁膜に接する領域は、前記チャネル形成領域に対応する領域の内側に位置していることも可能である。
また、本発明に係る半導体装置の作製方法において、前記結晶質半導体膜は、チャネル形成領域及び該チャネル形成領域の外側に形成された低濃度不純物領域を有しており、前記下部ゲート電極が前記下部ゲート絶縁膜に接する領域は、前記チャネル形成領域と前記低濃度不純物領域とに対応する領域の内側に位置していることも可能である。
本発明に係る半導体装置の作製方法は、基板上に剥離層を形成し、
前記剥離層上に絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化することにより前記絶縁膜上に結晶質半導体膜を形成し、
前記結晶質半導体膜上に上部ゲート絶縁膜を形成し、
前記上部ゲート絶縁膜上に上部ゲート電極を形成し、
前記剥離層を前記絶縁膜から剥離し、
前記絶縁膜に開口部を形成することにより該開口部によって前記結晶質半導体膜を露出させ、
前記露出した結晶質半導体膜に接する下部ゲート絶縁膜を形成し、
前記下部ゲート絶縁膜に接する下部ゲート電極を形成することを特徴とする。
また、本発明に係る半導体装置の作製方法において、前記結晶質半導体膜はチャネル形成領域を有しており、前記開口部によって前記結晶質半導体膜が露出した領域は、前記チャネル形成領域に対応する領域の内側に位置していることも可能である。
また、本発明に係る半導体装置の作製方法において、前記結晶質半導体膜は、チャネル形成領域及び該チャネル形成領域の外側に形成された低濃度不純物領域を有しており、前記開口部によって前記結晶質半導体膜が露出した領域は、前記チャネル形成領域と前記低濃度不純物領域とに対応する領域の内側に位置していることも可能である。
本発明に係る半導体装置の作製方法は、基板上に剥離層を形成し、
前記剥離層上に絶縁膜を形成し、
前記絶縁膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化することにより前記絶縁膜上に結晶質半導体膜を形成し、
前記結晶質半導体膜上に上部ゲート絶縁膜を形成し、
前記上部ゲート絶縁膜上に上部ゲート電極を形成し、
前記剥離層を前記絶縁膜から剥離し、
前記絶縁膜を加工することにより前記結晶質半導体膜を露出させ、
前記露出した結晶質半導体膜を加工することにより、前記結晶質半導体膜にその膜厚を薄くした薄膜領域を形成し、
前記薄膜領域に接する下部ゲート絶縁膜を形成し、
前記下部ゲート絶縁膜に接する下部ゲート電極を形成することを特徴とする。
また、本発明に係る半導体装置の作製方法において、前記結晶質半導体膜はチャネル形成領域を有しており、前記薄膜領域は、前記チャネル形成領域に対応する領域の内側に位置していることが好ましい。
本発明に係る半導体装置は、絶縁膜と、
前記絶縁膜上に形成された下部ゲート絶縁膜と、
前記下部ゲート絶縁膜上に形成され、非晶質半導体膜が結晶化された結晶質半導体膜と、
前記結晶質半導体膜上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成された上部ゲート電極と、
前記絶縁膜に形成され、前記下部ゲート絶縁膜下に位置された開口部と、
前記開口部内に形成され、前記下部ゲート絶縁膜に接して形成された下部ゲート電極と、
を具備することを特徴とする。
なお、上記半導体装置において、前記絶縁膜は平面上に形成されていることが好ましく、この場合の平面は、例えばガラス基板などの表面に相当する程度の平面であることを意味する。このような半導体装置によれば、平面上に絶縁膜を形成し、この絶縁膜上に下部ゲート絶縁膜を形成し、この下部ゲート絶縁膜上に形成された非晶質半導体膜を結晶化している。このため、非晶質半導体膜の形状を平面上に形成されたものとすることができ、それにより、従来技術のように下部ゲート電極に影響を受けることなく半導体膜を結晶化することができる。
また、絶縁膜が平面上に形成されていることが好ましいことは以下の半導体装置においても同様である。
本発明に係る半導体装置は、絶縁膜と、
前記絶縁膜上に形成され、非晶質半導体膜が結晶化された結晶質半導体膜と、
前記結晶質半導体膜上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成された上部ゲート電極と、
前記絶縁膜に形成され、前記結晶質半導体膜下に位置された開口部と、
前記開口部内に形成され、前記結晶質半導体膜に接して形成された下部ゲート絶縁膜と、
前記開口部内に形成され、前記下部ゲート絶縁膜に接して形成された下部ゲート電極と、
を具備することを特徴とする。
また、本発明に係る半導体装置において、前記結晶質半導体膜はチャネル形成領域を有しており、前記下部ゲート電極が前記下部ゲート絶縁膜に接する領域は、前記チャネル形成領域に対応する領域の内側に位置していることも可能である。
また、本発明に係る半導体装置において、前記結晶質半導体膜は、チャネル形成領域及び該チャネル形成領域の外側に形成された低濃度不純物領域を有しており、前記下部ゲート電極が前記下部ゲート絶縁膜に接する領域は、前記チャネル形成領域と前記低濃度不純物領域とに対応する領域の内側に位置していることも可能である。
本発明に係る半導体装置は、絶縁膜と、
前記絶縁膜上に形成され、非晶質半導体膜が結晶化された結晶質半導体膜と、
前記結晶質半導体膜上に形成された上部ゲート絶縁膜と、
前記上部ゲート絶縁膜上に形成された上部ゲート電極と、
前記絶縁膜に形成され、前記結晶質半導体膜下に位置された開口部と、
前記開口部に繋げられ、前記結晶質半導体膜内に形成された凹部と、
前記凹部上に形成され、前記結晶質半導体膜の膜厚が薄くされた薄膜領域と、
前記凹部内に形成され、前記薄膜領域に接して形成された下部ゲート絶縁膜と、
前記凹部内及び前記開口部内に形成され、前記下部ゲート絶縁膜に接して形成された下部ゲート電極と、
を具備することを特徴とする。
また、本発明に係る半導体装置において、前記結晶質半導体膜はチャネル形成領域を有しており、前記薄膜領域は、前記チャネル形成領域に対応する領域の内側に位置していることが好ましい。
以上説明したように本発明によれば、下部ゲート電極に影響を受けることなく半導体膜を結晶化できる半導体装置及びその作製方法を提供することができる。
以下、図面を参照して本発明の実施の形態について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１〜図３は、本発明の実施の形態１による半導体装置の作製方法を示す断面図である。
まず、基板１０１上に剥離層１０２、絶縁膜１０７、下部ゲート絶縁膜１０３、半導体膜１０４を積層させて形成する（図１（Ａ）参照）。剥離層１０２、絶縁膜１０７、下部ゲート絶縁膜１０３及び半導体膜１０４は連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板１０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。
なお、本工程では、剥離層１０２を基板１０１の全面に設けているが、必要に応じて、基板１０１の全面に剥離層を設けた後に、選択的にエッチングして剥離層１０２を選択的に設けてもよい。また、基板１０１に接するように剥離層１０２を形成しているが、必要に応じて、基板１０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１０２を形成してもよい。
剥離層１０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜１０７は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。絶縁膜１０７が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。絶縁膜１０７が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。絶縁膜１０７は、基板１０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜１０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質半導体膜１０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチング加工して、結晶質半導体膜１０４ａ、１０４ｂを形成し、当該半導体膜１０４ａ、１０４ｂを覆うように上部ゲート絶縁膜１０５を形成した後、導電膜１０６を形成する（図１（Ｂ）参照）。
結晶質半導体膜１０４ａ、１０４ｂの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜１０４（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器から発振したレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１０４ａ、１０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器から発振させるレーザー光としては、連続発振型のレーザー光（ＣＷレーザー光）やパルス発振型のレーザー光（パルスレーザー光）を用いることができる。ここで用いることができるレーザー光は、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザー光の基本波、及びこれらの基本波の第２高調波から第４高調波のレーザー光を照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザー光を発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
導電膜１０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜）を用いることができる。また、導電膜１０６は、複数の導電膜を積層させた構造で設けてもよく、例えば、膜厚が２０ｎｍ〜１００ｎｍの窒化タンタル膜と、膜厚が１００ｎｍ〜４００ｎｍのタングステン膜を順に積層させた構造で設けることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
次に、導電膜１０６を選択的にエッチングすることにより、半導体膜１０４ａ上に上部ゲート絶縁膜１０５を介して導電膜１０６ａ、半導体膜１０４ｂ上に上部ゲート絶縁膜１０５を介して導電膜１０６ｂを残存させるとともに、半導体膜が形成されていない領域における上部ゲート絶縁膜１０５上に導電膜１０６ｃを残存させる（図１（Ｃ）参照）。導電膜１０６ａ、１０６ｂは、後に完成するトランジスタにおいて上部ゲート電極として機能しうる。また、導電膜１０６ｃは、配線として機能しうる。
次に、導電膜１０６ａ、１０６ｂをマスクとして、半導体膜１０４ａ、１０４ｂに不純物元素を導入し、半導体膜１０４ａ、１０４ｂに不純物領域１０８を形成する（図１（Ｄ）参照）。
導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、半導体膜１０４ａ、１０４ｂにリン（Ｐ）を導入し、ｎ型の不純物領域１０８を形成する場合について示す。
次に、上部ゲート絶縁膜１０５と導電膜１０６ａ、１０６ｂ、１０６ｃを覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜１０６ａ、１０６ｂ、１０６ｃの側面に接する絶縁膜１０９（サイドウォールともよばれる）を形成する（図１（Ｅ）参照）。絶縁膜１０９は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、導電膜１０６ａ、１０６ｂ及び絶縁膜１０９をマスクとして用いて、半導体膜１０４ａ、１０４ｂに不純物元素を導入することにより、チャネル形成領域１１０、第１の不純物領域１１０ｂ、第２の不純物領域１１０ｃを形成する（図２（Ａ）参照）。第１の不純物領域１１０ｂはトランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１１０ｃはＬＤＤ領域として機能しうる。また、第２の不純物領域１１０ｃに含まれる不純物元素の濃度は、第１の不純物領域１１０ｂに含まれる不純物元素の濃度より低くなるよう設ける。
本実施の形態では、第２の不純物領域１１０ｃを設けた構成を示したが、第２の不純物領域１１０ｃを設けない構成としてもよい。この場合、絶縁膜１０９を設けない構成とすることができる。
次に、導電膜１０６ａ、１０６ｂ、１０６ｃを覆うように絶縁膜１１１を形成し、当該絶縁膜１１１上に薄膜トランジスタ１２０ａ、１２０ｂのソース電極又はドレイン電極として機能しうる導電膜１１２を形成する（図２（Ｂ）参照）。
絶縁膜１１１は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。また、絶縁膜１１１は積層構造としてもよく、例えば、１層目を窒化酸化珪素膜で形成し、２層目を酸化窒化珪素膜で形成することができる。
導電膜１１２は、フォトリソグラフィ法により絶縁膜１１１等をエッチングして、第１の不純物領域１１０ｂを露出させるコンタクトホールを形成した後、当該コンタクトホールを介して第１の不純物領域１１０ｂにおける半導体膜と電気的に接続するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１０４ａ、１０４ｂの表面にシリサイドを形成してもよい。
導電膜１１２は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１１２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１１２を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、絶縁膜１１１、導電膜１１２を覆うように絶縁膜１１３を形成した後、薄膜トランジスタ１２０ａ、１２０ｂ等を含む素子形成層１１４を基板１０１から剥離する。具体的には、絶縁膜１０７から剥離層１０２を剥離する（図２（Ｃ）参照）。
なお、本実施の形態では、素子形成層１１４を基板１０１から剥離しているが、これに限定されるものではなく、基板１０１及び剥離層１０２を、研削処理、研磨処理又は化学処理によるエッチングを行うことにより除去しても良い。
この後、剥離により露出した素子形成層１１４を、図２（Ｃ）に示す状態と上下を逆にして転置した後、素子形成層１１４の裏面側（ここでは、絶縁膜１０７の露出面側）から加工して下部ゲート電極１１５ａ，１１５ｂ及び導電膜（配線）１１５ｃ〜１１５ｅを形成する。なお、上記のように上下を逆にして転置しているため、後述する図３に示す工程を説明する際には、図３とは上下関係を逆に説明する。
詳細には、絶縁膜１０７の露出面にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜１０７の露出面にはレジストパターンが形成される。このレジストパターンをマスクとして絶縁膜１０７をエッチングすることにより、絶縁膜１０７には下部ゲート絶縁膜１０３を介してチャネル形成領域１１０上に位置する開口部１０３ａ，１０３ｂが形成される。開口部１０３ａ，１０３ｂによって露出される下部ゲート絶縁膜１０３は、チャネル形成領域１１０に対応する領域と同じかそれより内側にあって小さい領域である。
次いで、前記レジストパターンを剥離する。
次に、絶縁膜１０７の露出面にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜１０７の露出面にはレジストパターンが形成される。このレジストパターンをマスクとして絶縁膜１０７、下部ゲート絶縁膜１０３及び上部ゲート絶縁膜１０５をエッチングすることにより、絶縁膜１０７、下部ゲート絶縁膜１０３及び上部ゲート絶縁膜１０５には導電膜１０６ｃ上に位置する開口部１０３ｃが形成される。次いで、前記レジストパターンを剥離する。
次に、開口部１０３ａ〜１０３ｃ内及び絶縁膜１０７上に導電膜を形成した後、この導電膜を選択的にエッチングすることにより、チャネル形成領域１１０上に下部ゲート絶縁膜１０３を介して導電膜１１５ａ，１１５ｂを残存させ、導電膜１０６ｃ上に導電膜１１５ｃを残存させ、絶縁膜１０７上に導電膜１１５ｄ，１１５ｅを残存させる（図３（Ａ）参照）。導電膜１１５ａ，１１５ｂは、下部ゲート電極として機能しうる。また、導電膜１１５ｃ，１１５ｄ，１１５ｅは、配線として機能しうる。下部ゲート電極として機能する導電膜１１５ａ，１１５ｂは、チャネル形成領域１１０と同じ大きさ又はチャネル形成領域１１０より小さい大きさであってチャネル形成領域１１０の内側に位置することが好ましい。
前記導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜）を用いることができる。また、前記導電膜は、複数の導電膜を積層させた構造で設けてもよく、例えば、膜厚が２０ｎｍ〜１００ｎｍの窒化タンタル膜と、膜厚が１００ｎｍ〜４００ｎｍのタングステン膜を順に積層させた構造で設けることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
上記のようにしてデュアルゲートＴＦＴを作製することができる。
次に、導電膜１１５ａ〜１１５ｅを覆うように絶縁膜１１６を形成し、当該絶縁膜１１６上に配線として機能しうる導電膜１１７を形成する（図３（Ｂ）参照）。
絶縁膜１１６は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。また、絶縁膜１１６は積層構造としてもよく、例えば、１層目を窒化酸化珪素膜で形成し、２層目を酸化窒化珪素膜で形成することができる。
導電膜１１７は、フォトリソグラフィ法により絶縁膜１１６等をエッチングして、導電膜１１５ｄ，１１５ｅを露出させるコンタクトホール１１６ａ，１１６ｂを形成した後、当該コンタクトホール１１６ａ，１１６ｂを介して導電膜１１５ｄ，１１５ｅと電気的に接続するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。
導電膜１１７は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１１７は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１１２を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、導電膜１１５ｄ，１１５ｅ上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、導電膜１１５ｄ，１１５ｅと良好なコンタクトをとることができる。
上記実施の形態１によれば、基板１０１上に剥離層１０２を形成し、その上にＴＦＴを作製した後に、剥離層１０２から剥離して転置し、裏面側から加工して下部ゲート電極１１５ａ，１１５ｂを形成することにより、デュアルゲートＴＦＴを作製している。そのため、非晶質半導体膜１０４の下に下部ゲート絶縁膜と下部ゲート電極が存在しない状態で非晶質半導体膜１０４を結晶化することができる。即ち、非晶質半導体膜１０４を結晶化するときに下部ゲート絶縁膜と下部ゲート電極の影響を受けることがない。
また、上記実施の形態１では、両面に配線１０６ｃ，１１２，１１５ｃ〜１１５ｅ，１１７を形成しているため、デバイスの面積を縮小することができる。
また、上記実施の形態１では、下部ゲート電極に電圧をかけることによりしきい値電圧Ｖthをシフトさせる（調整する）こともできる。また、上部ゲート電極及び下部ゲート電極それぞれに電圧をかけることにより、上下でチャネルが形成され、その結果、大きなオン電流を得ることができる。
（実施の形態２）
図４は、本発明の実施の形態２による半導体装置の作製方法を説明する断面図である。図４に示す工程は、図３（Ａ）に示す工程に対応するものであり、図３と同一部分には同一符号を付し、実施の形態１と異なる部分についてのみ説明する。
絶縁膜１０７に、下部ゲート絶縁膜１０３を介してチャネル形成領域１１０上に位置する開口部１０３ａ，１０３ｂを形成する。この開口部１０３ａ，１０３ｂによって露出する下部ゲート絶縁膜１０３は、チャネル形成領域１１０に対応する領域より外側まで広がっており、且つ、チャネル形成領域１１０と第２の不純物領域（ＬＤＤ領域）１１０ｃとに対応する領域と同じかそれより内側にあって小さい領域である（図４参照）。
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
（実施の形態３）
図５（Ａ），（Ｂ）は、本発明の実施の形態３による半導体装置の作製方法を説明する断面図である。図５に示す工程は、図３（Ａ）に示す工程に対応するものであり、図３と同一部分には同一符号を付し、実施の形態１と異なる部分についてのみ説明する。
実施の形態１では、図１（Ａ）に示す工程で、剥離層１０２上に絶縁膜１０７を形成し、この絶縁膜１０７上に下部ゲート絶縁膜１０３を形成し、この下部ゲート絶縁膜１０３上に半導体膜１０４を形成しているが、本実施の形態では、実施の形態１でいう下部ゲート絶縁膜１０３を下部ゲート絶縁膜として用いず単に絶縁膜として用いることとする。つまり、本実施の形態における図１（Ａ）に示す工程では、剥離層１０２上に絶縁膜１０７を形成し、この絶縁膜１０７上に絶縁膜１０３を形成し、この絶縁膜１０３上に半導体膜１０４を形成しているものとする。
絶縁膜１０７，１０３をエッチングすることにより、絶縁膜１０７，１０３にはチャネル形成領域１１０上に位置する開口部１０３ａ，１０３ｂ及び配線１０６ｃ上に位置する開口部１０３ｃが形成される。開口部１０３ａ，１０３ｂによって露出される半導体膜は、チャネル形成領域１１０に対応する領域と同じかそれより内側にあって小さい領域である（図５（Ａ）参照）。
次に、絶縁膜１０７上及び開口部１０３ａ，１０３ｂ，１０３ｃ内に下部ゲート絶縁膜１０３ｆを形成する（図５（Ａ）参照）。この下部ゲート絶縁膜１０３ｆの膜厚は、実施の形態１における下部ゲート絶縁膜より薄いものである。
この後、下部ゲート絶縁膜１０３ｆ及び上部ゲート絶縁膜１０５をエッチングすることにより、下部ゲート絶縁膜１０３ｆ及び上部ゲート絶縁膜１０５に開口部が形成され、この開口部によって配線１０６ｃが露出される。次いで、下部ゲート絶縁膜１０３ｆ上及び導電膜１０６ｃ上に、実施の形態１と同様の方法で下部ゲート電極１１５ａ，１１５ｂ及び導電膜（配線）１１５ｃ〜１１５ｅを形成する。これにより、前記開口部内で導電膜１１５ｃが配線１０６ｃに電気的に接続される（図５（Ｂ）参照）。このようにしてデュアルゲートＴＦＴを作製することができる。
上記実施の形態３においても実施の形態１と同様の効果を得ることができる。
また、上記実施の形態３では、下部ゲート絶縁膜１０３ｆの膜厚を実施の形態１におけるそれより薄くしているため、実施の形態１に比べてデバイスの消費電力を低くすることができる。
また、本実施の形態では、図５（Ａ）に示す工程で下部ゲート絶縁膜１０３ｆを形成しているのは、上述したように実施の形態１における下部ゲート絶縁膜より膜厚の薄い下部ゲート絶縁膜１０３ｆを形成するためである。
詳細に説明すると、実施の形態１のように図１（Ａ）に示す工程で実施の形態３のような膜厚の薄い下部ゲート絶縁膜を形成した場合、図３（Ａ）に示す工程で絶縁膜１０７に開口部１０３ａ，１０３ｂを形成するためのエッチングを行った際に、前記開口部内の前記膜厚の薄い下部ゲート絶縁膜がエッチング除去されてしまることがあるからである。
これに対し、実施の形態３のように図５（Ａ）に示す工程で膜厚の薄い下部ゲート絶縁膜１０３ｆを形成し、この下部ゲート絶縁膜１０３ｆ上に下部ゲート電極１１５ａ，１１５ｂを形成した場合、前記膜厚の薄い下部ゲート絶縁膜１０３ｆを確実に形成することが可能となる。
なお、本実施の形態３では、剥離層１０２上に絶縁膜１０７を形成し、この絶縁膜１０７上に絶縁膜１０３を形成し、この絶縁膜１０３上に半導体膜１０４を形成するが、剥離層１０２上に絶縁膜１０７を形成し、この絶縁膜１０７上に半導体膜１０４を形成することも可能である。即ち、絶縁膜１０３を形成しないことも可能である。
（実施の形態４）
図６（Ａ），（Ｂ）は、本発明の実施の形態４による半導体装置の作製方法を説明する断面図である。図６（Ａ），（Ｂ）に示す工程は、図５（Ａ），（Ｂ）に示す工程に対応するものであり、図５と同一部分には同一符号を付し、実施の形態３と異なる部分についてのみ説明する。
絶縁膜１０７，１０３の開口部１０３ａ，１０３ｂによって露出される半導体膜は、チャネル形成領域１１０に対応する領域より外側まで広がっており、且つ、チャネル形成領域１１０と第２の不純物領域（ＬＤＤ領域）１１０ｃとに対応する領域と同じかそれより内側にあって小さい領域である（図６（Ａ）参照）。
上記実施の形態４においても実施の形態３と同様の効果を得ることができる。
（実施の形態５）
図７（Ａ），（Ｂ）は、本発明の実施の形態５による半導体装置の作製方法を説明する断面図である。図７（Ａ），（Ｂ）に示す工程は、図５（Ａ），（Ｂ）に示す工程に対応するものであり、図５と同一部分には同一符号を付し、実施の形態３と異なる部分についてのみ説明する。
絶縁膜１０７，１０３、上部ゲート絶縁膜１０５及び結晶質半導体膜をエッチングすることにより、絶縁膜１０７，１０３及び結晶質半導体膜にはチャネル形成領域１１０上に位置する開口部１０３ａ，１０３ｂが形成され、絶縁膜１０７，１０３及び上部ゲート絶縁膜１０５には配線１０６ｃ上に位置する開口部１０３ｃが形成される。前記開口部１０３ａ，１０３ｂそれぞれによって露出された結晶質半導体膜は、その膜厚が薄くされた薄膜領域１１０ａが形成される（図７（Ａ）参照）。
詳細には、まず結晶質半導体膜と導電膜１０６ｃとにエッチング選択比のある条件でエッチングを行うことにより絶縁膜１０７，１０３及び上部ゲート絶縁膜１０５をエッチングし、続いて、導電膜１０６ｃと絶縁膜とにエッチング選択比のある条件でエッチングを行うことにより結晶質半導体膜をエッチングする。これにより、開口部１０３ａ〜１０３ｃが形成される。開口部１０３ａ，１０３ｂによって露出された結晶質半導体膜の薄膜領域１１０ａは、チャネル形成領域１１０に対応する領域と同じかそれより内側にあって小さい領域である（図７（Ａ）参照）。
次に、絶縁膜１０７上及び開口部１０３ａ〜１０３ｃ内に下部ゲート絶縁膜１０３ｆを形成する。この下部ゲート絶縁膜１０３ｆの膜厚は、実施の形態１における下部ゲート絶縁膜より薄いものである。
この後、下部ゲート絶縁膜１０３ｆをエッチングすることにより、下部ゲート絶縁膜１０３ｆに開口部が形成され、この開口部によって配線１０６ｃが露出される。次いで、下部ゲート絶縁膜１０３ｆ上及び導電膜１０６ｃ上に、実施の形態１と同様の方法で下部ゲート電極１１５ａ，１１５ｂ及び導電膜（配線）１１５ｃ〜１１５ｅを形成する。これにより、前記開口部内で導電膜１１５ｃが配線１０６ｃに電気的に接続される（図７（Ｂ）参照）。このようにしてデュアルゲートＴＦＴを作製することができる。
上記実施の形態５においても実施の形態３と同様の効果を得ることができる。
また、上記実施の形態５では、チャネル形成領域１１０に対応する領域の結晶質半導体膜に、その膜厚を薄くした薄膜領域１１０ａを形成することにより、Ｓ値を小さくすることができ、その結果、実施の形態３に比べてデバイスの消費電力を低くすることができる。
また、上記実施の形態５では、上記のように膜厚を薄くした薄膜領域１１０ａを形成することにより、上下の反転チャネルが重なりあい易くなり、ドレインからソースへの電界の侵入を減少させ、短チャネル効果を抑制することができる。なお、この短チャネル効果を抑制するという効果は、薄膜領域１１０ａを形成した本実施の形態において得られ易くなるものであるが、実施の形態１〜４においても結晶質半導体膜の膜厚などの条件によっては得ることができるものである。
（実施の形態６）
実施の形態６では、上記実施の形態１〜５で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図８及び図９を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図８（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波又は電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態１〜５で示した作製方法を高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、制御回路８７、記憶回路に適用することによって、半導体装置を得ることができる。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図８（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図８（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。なお、アンテナとして機能する導電膜をどのような形状に設けた場合であっても、上記実施の形態で示したように、素子群を貼り合わせて設ける際に素子群に加わる圧力をモニタリングして素子群に過度の圧力が加わらないように制御することにより素子群の破損等を防止することができる。
アンテナとして機能する導電膜は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図９を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図９（Ａ））。証書類とは、運転免許証、住民票等を指す（図９（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図９（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図９（Ｄ））。書籍類とは、書物、本等を指す（図９（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図９（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図９（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図９（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体装置の構成や作製方法と組み合わせて行うことができる。つまり、上記実施の形態１〜５で示した半導体装置の構成を本実施の形態で示した半導体装置に適用することができる。
（実施の形態７）
本実施の形態では、上記実施の形態６で示した非接触でデータの入出力が可能である半導体装置の作製方法に関して図１０〜図１３を参照して説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板（仮基板）に設けた後、可撓性を有する基板に転置して半導体装置を作製する場合に関して説明する。
まず、基板３０１の一表面に絶縁膜３０２を介して剥離層３０３を形成し、続けて下地膜として機能する絶縁膜３０４と下部ゲート絶縁膜１０３と半導体膜３０５（例えば、非晶質シリコンを含む膜、非晶質半導体膜）を積層して形成する（図１０（Ａ）参照）。なお、絶縁膜３０２、剥離層３０３、絶縁膜３０４、下部ゲート絶縁膜１０３及び半導体膜３０５は、連続して形成することができる。
基板３０１は、上記実施の形態１で示した基板１０１と同様のものを用いればよい。
絶縁膜３０２、絶縁膜３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いて形成する。例えば、絶縁膜３０２又は絶縁膜３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。
剥離層３０３は、上記実施の形態１で示した剥離層１０２と同様のものを用いればよい。また、下部ゲート絶縁膜１０３は、上記実施の形態１で用いたものと同様のものを用いればよい。
非晶質半導体膜３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
次に、非晶質半導体膜３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜３０５ａ〜半導体膜３０５ｆを形成し、当該半導体膜３０５ａ〜３０５ｆを覆うようにゲート絶縁膜３０６を形成する（図１０（Ｂ）参照）。
ゲート絶縁膜３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
なお、本実施の形態では、半導体膜３０５ｆを容量素子の電極として利用するため、当該半導体膜３０５ｆに不純物元素を導入する。具体的には、ゲート絶縁膜３０６の形成前または形成後に、半導体膜３０５ａ〜３０５ｅをレジストで覆い、イオンドープ法またはイオン注入法により半導体膜３０５ｆにｎ型またはｐ型の不純物元素を選択的に導入することができる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型の不純物元素であるリン（Ｐ）を用い、半導体膜３０５ｆに選択的に導入する。
次に、ゲート絶縁膜３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜３０５ａ〜３０５ｆの上方にゲート電極３０７を形成する。ここでは、ゲート電極３０７として、第１の導電膜３０７ａと第２の導電膜３０７ｂの積層構造で設けた例を示している。
次に、ゲート電極３０７をマスクとして半導体膜３０５ａ〜３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型の不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型の不純物元素を高濃度に添加する。ここでは、ｎ型の不純物元素であるリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜３０５ａ〜３０５ｆにゲート電極３０７をマスクとして選択的に導入し、ｎ型の不純物領域３０８を形成する。続いて、半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆをレジストで覆い、ｐ型の不純物元素であるボロン（Ｂ）を、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜３０５ｃ、３０５ｅに導入し、ｐ型の不純物領域３０９を形成する（図１０（Ｃ）参照）。
続いて、ゲート絶縁膜３０６とゲート電極３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極３０７の側面に接する絶縁膜３１０（サイドウォールともよばれる）を形成する。絶縁膜３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極３０７および絶縁膜３１０をマスクとして用いて、半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆにｎ型の不純物元素を高濃度に添加して、ｎ型の不純物領域３１１を形成する。ここでは、ｎ型の不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜３０５ａ、３０５ｂ、３０５ｄ、３０５ｆに選択的に導入し、不純物領域３０８より高濃度のｎ型の不純物領域３１１を形成する。
以上の工程により、デュアルゲートの一方のゲート電極が形成されたまでのｎチャネル型薄膜トランジスタ３００ａ、３００ｂ、３００ｄと、ｐチャネル型薄膜トランジスタ３００ｃ、３００ｅと、容量素子３００ｆが形成される（図１０（Ｄ）参照）。
ｎチャネル型薄膜トランジスタ３００ａは、ゲート電極３０７と重なる半導体膜３０５ａの領域にチャネル形成領域が形成され、ゲート電極３０７及び絶縁膜３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域３１１が形成され、絶縁膜３１０と重なる領域であってチャネル形成領域と不純物領域３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ３００ｂ、３００ｄも同様にチャネル形成領域、低濃度不純物領域及び不純物領域３１１が形成されている。
ｐチャネル型薄膜トランジスタ３００ｃは、ゲート電極３０７と重なる半導体膜３０５ｃの領域にチャネル形成領域が形成され、ゲート電極３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域３０９が形成されている。また、ｐチャネル型薄膜トランジスタ３００ｅも同様にチャネル形成領域及び不純物領域３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ３００ｃ、３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
次に、半導体膜３０５ａ〜３０５ｆ、ゲート電極３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ３００ａ〜３００ｅのソース領域又はドレイン領域を形成する不純物領域３０９、３１１、容量素子３００ｆの一方の電極と電気的に接続する導電膜３１３を形成する（図１１（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜３１２ａとして窒化酸化シリコン膜で形成し、２層目の絶縁膜３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜３１３は、薄膜トランジスタ３００ａ〜３００ｅのソース電極又はドレイン電極を形成しうる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
なお、絶縁膜３１２ａ、３１２ｂを形成する前、または絶縁膜３１２ａ、３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
導電膜３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜３１３を覆うように、絶縁膜３１４を形成し、当該絶縁膜３１４上に、薄膜トランジスタ３００ａのソース電極又はドレイン電極を形成する導電膜３１３と電気的に接続する導電膜３１６を形成する。導電膜３１６は、上述した導電膜３１３で示したいずれかの材料を用いて形成することができる。
続いて、導電膜３１６にアンテナとして機能する導電膜３１７が電気的に接続されるように形成する（図１１（Ｂ）参照）。
絶縁膜３１４は、ＣＶＤ法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
導電膜３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
次に、導電膜３１７を覆うように絶縁膜３１８を形成した後、薄膜トランジスタ３００ａ〜３００ｅ、容量素子３００ｆ、導電膜３１７等を含む層（以下、「素子形成層３１９」と記す）を基板３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ３００ａ〜３００ｅ、容量素子３００ｆを避けた領域に開口部を形成後（図１１（Ｃ）参照）、基板３０１から素子形成層３１９を剥離することができる。なお、素子形成層３１９を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層３１９に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層３１９が剥離された基板３０１を再利用することによって、コストの削減をすることができる。
絶縁膜３１８は、ＣＶＤ法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
本実施の形態では、レーザー光の照射により素子形成層３１９に開口部を形成した後に、当該素子形成層３１９の一方の面（絶縁膜３１８の露出した面）に第１のシート材３２０を貼り合わせた後、基板３０１から素子形成層３１９を剥離する（図１２（Ａ）参照）。
次に、素子形成層３１９の他方の面（剥離により露出した面）からレーザー光を照射してレーザーアニールを行うことによって、半導体膜３０５ａ〜３０５ｆの活性化を行う（図１２（Ｂ）参照）。なお、レーザーアニールと同時に熱処理を行ってもよい。
また、レーザーアニールを行う前に、例えば、窒化珪素膜を露出した素子形成層３１９の他方の面に形成した後、窒素雰囲気下で加熱処理を行うことによって、半導体膜３０５ａ〜３０５ｆに脱水素化処理を行ってもよい。脱水素化処理により、レーザー照射時に水素が突沸して半導体膜の結晶状態を乱すことを防ぐことができる。半導体膜３０５ａ〜３０５ｆに脱水素化処理を行った後にレーザーアニールを行うことによって、半導体膜の結晶状態をより良くすることが可能となる。
なお、本実施の形態では、図１２(Ｂ)に示す工程でレーザーアニールを行っているが、図１２(Ｂ)の工程は必ずしも必要ではなく、この工程を省略することも可能である。
次に、絶縁膜３０４の露出面にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜３０４の露出面にはレジストパターンが形成される。このレジストパターンをマスクとして絶縁膜３０４をエッチングすることにより、絶縁膜３０４には下部ゲート絶縁膜１０３を介してチャネル形成領域上に位置する開口部３０４ａ〜３０４ｅ及び容量素子に位置する開口部３０４ｆが形成される。開口部３０４ａ〜３０４ｅによって露出される下部ゲート絶縁膜１０３は、チャネル形成領域に対応する領域と同じかそれより内側にあって小さい領域である。次いで、前記レジストパターンを剥離する。
次に、開口部３０４ａ〜３０４ｆ内及び絶縁膜３０４上に導電膜を形成した後、この導電膜を選択的にエッチングすることにより、チャネル形成領域上に下部ゲート絶縁膜１０３を介して導電膜３２２ａ〜３２２ｅを残存させ、容量素子の導電膜３２２ｆを残存させる（図１３参照）。導電膜３２２ａ〜３２２ｅは、下部ゲート電極として機能しうる。また、導電膜３２２ｆは、容量素子の電極として機能しうる。下部ゲート電極として機能する導電膜３２２ａ〜３２２ｅは、チャネル形成領域と同じ大きさ又はチャネル形成領域より小さい大きさであってチャネル形成領域の内側に位置することが好ましい。
前記導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜）を用いることができる。また、前記導電膜は、複数の導電膜を積層させた構造で設けてもよく、例えば、膜厚が２０ｎｍ〜１００ｎｍの窒化タンタル膜と、膜厚が１００ｎｍ〜４００ｎｍのタングステン膜を順に積層させた構造で設けることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
上記のようにしてデュアルゲートＴＦＴを作製することができる。
次に、導電膜３２２ａ〜３２２ｆを覆うように絶縁膜３２３を形成する（図１３参照）。
絶縁膜３２３は、ＣＶＤ法やスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
絶縁膜３２３上に、第２のシート材３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材３２１を貼り合わせる（図１３参照）。第１のシート材３２０、第２のシート材３２１として、ホットメルトフィルム等を用いることができる。
また、第１のシート材３２０、第２のシート材３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
なお、本実施の形態で示した半導体装置の構成は、様々な形態をとることができる。つまり、本実施の形態では、図３（Ａ）に示す半導体装置とほぼ同様の構成を採用しているが、これに限定されるものではなく、他の構成の半導体装置を採用することも可能である。例えば、図３（Ｂ）に示す半導体装置の構成と同様の構成を採用しても良いし、実施の形態２〜５のいずれかの半導体装置の構成を採用しても良い。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上述した実施の形態を相互に組み合わせて実施することも可能である。
（Ａ）〜（Ｅ）は、本発明の実施の形態１による半導体装置の作製方法を示す断面図である。 （Ａ）〜（Ｃ）は、本発明の実施の形態１による半導体装置の作製方法を示すものであり、図１（Ｅ）の次の工程を示す断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態１による半導体装置の作製方法を示すものであり、図２（Ｃ）の次の工程を示す断面図である。 本発明の実施の形態２による半導体装置の作製方法を説明する断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態３による半導体装置の作製方法を説明する断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態４による半導体装置の作製方法を説明する断面図である。 （Ａ），（Ｂ）は、本発明の実施の形態５による半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の使用形態の一例を示す図である。 本発明の半導体装置の使用形態の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 本発明の半導体装置の作製方法の一例を示す図である。 従来のデュアルゲートＴＦＴを示す断面図である。 （ａ）、（ｂ）は、図１４に示すデュアルゲートＴＦＴの半導体膜の形成方法を説明する断面図である。
符号の説明
８０ 半導体装置
８１ 高周波回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ データ復調回路
８６ データ変調回路
８７ 制御回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ 出力ユニット回路
１０１ 基板
１０２ 剥離層
１０３ 下部ゲート絶縁膜
１０３ａ〜１０３ｃ 開口部
１０３ｆ 下部ゲート絶縁膜
１０４ 半導体膜
１０４ａ，１０４ｂ 結晶質半導体膜
１０５ 上部ゲート絶縁膜
１０６ 導電膜
１０６ａ，１０６ｂ 導電膜（上部ゲート電極）
１０６ｃ 導電膜（配線）
１０７ 絶縁膜
１０８ 低濃度不純物領域
１０９ 絶縁膜
１１０ チャネル形成領域
１１０ｂ 高濃度不純物領域
１１０ｃ 低濃度不純物領域
１１１，１１３，１１６ 絶縁膜
１１２ 導電膜
１１４ 素子形成層
１１５ａ，１１５ｂ 導電膜（下部ゲート電極）
１１５ｃ〜１１５ｅ，１１７ 導電膜（配線）
１２０ａ，１２０ｂ 薄膜トランジスタ
３００ａ〜３００ｃ，３００ｅ 薄膜トランジスタ
３００ｆ 容量素子
３０１ 基板
３０２，３０４ 絶縁膜
３０３ 剥離層
３０４ａ〜３０４ｆ 開口部
３０５，３０５ａ〜３０５ｆ 半導体膜
３０６ ゲート絶縁膜
３０７ ゲート電極
３０７ａ，３０７ｂ 導電膜
３０８，３０９ 不純物領域
３１０，３１２ａ，３１２ｂ，３１４，３１８，３２３ 絶縁膜
３１１ 不純物領域
３１３，３１６，３１７ 導電膜
３１９ 素子形成層
３２０，３２１ シート材
３２２ａ〜３２２ｅ 導電膜（下部ゲート電極）
３２２ｆ 導電膜
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０，３２５０ 半導体装置
３２４０ リーダ／ライタ
３２６０ 商品

Claims (4)

  1. 基板上に剥離層を形成し、
    前記剥離層上に絶縁膜を形成し、
    前記絶縁膜上に第１のゲート絶縁膜を形成し、
    前記第１のゲート絶縁膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜を結晶化して、前記第１のゲート絶縁膜上に結晶質半導体膜を形成し、
    前記結晶質半導体膜上に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜上に、前記結晶質半導体膜と重なる第２のゲート電極を形成し、
    前記基板及び前記剥離層を前記絶縁膜から剥離し、
    前記絶縁膜に開口部を形成して、前記第１のゲート絶縁膜の一部を露出させ、
    前記露出した第１のゲート絶縁膜に接する第１のゲート電極を形成し、
    前記結晶質半導体膜は、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間にチャネル形成領域と、を有し、
    前記第１のゲート電極と前記第１のゲート絶縁膜とが接する領域は、前記チャネル形成領域と重なることを特徴とする半導体装置の作製方法。
  2. 基板上に剥離層を形成し、
    前記剥離層上に絶縁膜を形成し、
    前記絶縁膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜を結晶化して、前記絶縁膜上に結晶質半導体膜を形成し、
    前記結晶質半導体膜上に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜上に、前記結晶質半導体膜と重なる第２のゲート電極を形成し、
    前記基板及び前記剥離層を前記絶縁膜から剥離し、
    前記絶縁膜に開口部を形成して、前記結晶質半導体膜の一部を露出させ、
    前記露出した結晶質半導体膜に接する第１のゲート絶縁膜を形成し、
    前記第１のゲート絶縁膜に接する第１のゲート電極を形成し、
    前記結晶質半導体膜は、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間にチャネル形成領域と、を有し、
    前記結晶質半導体膜と前記第１のゲート絶縁膜とが接する領域は、前記チャネル形成領域と重なることを特徴とする半導体装置の作製方法。
  3. 基板上に剥離層を形成し、
    前記剥離層上に絶縁膜を形成し、
    前記絶縁膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜を結晶化して、前記絶縁膜上に結晶質半導体膜を形成し、
    前記結晶質半導体膜上に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜上に、前記結晶質半導体膜と重なる第２のゲート電極を形成し、
    前記基板及び前記剥離層を前記絶縁膜から剥離し、
    前記絶縁膜に開口部を形成して、前記結晶質半導体膜の一部を露出させ、
    前記露出した結晶質半導体膜を部分的に除去して、前記結晶質半導体膜に薄膜領域を形成し、
    前記薄膜領域に接する第１のゲート絶縁膜を形成し、
    前記第１のゲート絶縁膜に接する第１のゲート電極を形成し、
    前記結晶質半導体膜は、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間にチャネル形成領域と、を有し、
    前記薄膜領域と前記第１のゲート絶縁膜とが接する領域は、前記チャネル形成領域と重なることを特徴とする半導体装置の作製方法。
  4. 絶縁膜と、
    前記絶縁膜上に設けられた結晶質半導体膜と、
    前記結晶質半導体膜上に設けられた第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に設けられ、かつ前記結晶質半導体膜と重なる第２のゲート電極と、
    前記絶縁膜に設けられ、かつ前記結晶質半導体膜と重なる開口部と、
    前記結晶質半導体膜に設けられた第１の膜厚を有する第１の領域と、
    前記結晶質半導体膜に設けられ、かつ前記開口部と重なり、かつ前記第１の膜厚より小さい第２の膜厚を有する第２の領域と、
    前記開口部及び前記第２の領域に接して設けられた第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜に接して設けられ、かつ前記第１のゲート絶縁膜を介して前記第２の領域と重なる第１のゲート電極と、を具備し、
    前記結晶質半導体膜は、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間にチャネル形成領域と、を有し、
    前記第２の領域は前記チャネル形成領域と重なることを特徴とする半導体装置。
JP2007185597A 2007-07-17 2007-07-17 半導体装置及びその作製方法 Expired - Fee Related JP5322408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007185597A JP5322408B2 (ja) 2007-07-17 2007-07-17 半導体装置及びその作製方法
US12/174,252 US8012812B2 (en) 2007-07-17 2008-07-16 Semiconductor device and method for manufacturing the same
US13/190,506 US8674360B2 (en) 2007-07-17 2011-07-26 Semiconductor device having first gate electrode and second gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007185597A JP5322408B2 (ja) 2007-07-17 2007-07-17 半導体装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013147447A Division JP5657069B2 (ja) 2013-07-16 2013-07-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2009026800A JP2009026800A (ja) 2009-02-05
JP2009026800A5 JP2009026800A5 (ja) 2010-08-05
JP5322408B2 true JP5322408B2 (ja) 2013-10-23

Family

ID=40264103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007185597A Expired - Fee Related JP5322408B2 (ja) 2007-07-17 2007-07-17 半導体装置及びその作製方法

Country Status (2)

Country Link
US (2) US8012812B2 (ja)
JP (1) JP5322408B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5487625B2 (ja) * 2009-01-22 2014-05-07 ソニー株式会社 半導体装置
FR2970811B1 (fr) * 2011-01-24 2013-01-25 Commissariat Energie Atomique Dispositif a effet de champ muni d'une contre-électrode amincie et procédé de réalisation
KR101962499B1 (ko) 2011-10-28 2019-03-26 코닝 인코포레이티드 적외선 반사도를 갖는 유리 제품 및 이의 제조방법
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
WO2016176096A1 (en) 2015-04-30 2016-11-03 Corning Incorporated Electrically conductive articles with discrete metallic silver layers and methods for making same
KR102397799B1 (ko) 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth
US20220115479A1 (en) * 2018-09-18 2022-04-14 Sharp Kabushiki Kaisha Display device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209600B2 (ja) * 1992-12-24 2001-09-17 キヤノン株式会社 薄膜トランジスタの製造方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09116036A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 不揮発性メモリセルトランジスタ
JP2877103B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2001028354A (ja) * 1999-05-12 2001-01-30 Sony Corp 半導体装置の製造方法
US6562723B1 (en) * 1999-10-29 2003-05-13 Advanced Micro Devices, Inc. Hybrid stack method for patterning source/drain areas
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3761168B2 (ja) * 2002-09-30 2006-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
KR101026644B1 (ko) * 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP2005079283A (ja) 2003-08-29 2005-03-24 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005059990A1 (en) 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP4130186B2 (ja) * 2004-11-12 2008-08-06 三洋電機株式会社 パック電池
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20110278573A1 (en) 2011-11-17
US8012812B2 (en) 2011-09-06
US8674360B2 (en) 2014-03-18
JP2009026800A (ja) 2009-02-05
US20090020761A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
JP5322408B2 (ja) 半導体装置及びその作製方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
US7683838B2 (en) Semiconductor device
JP5252947B2 (ja) 半導体装置の作製方法
JP5422138B2 (ja) 半導体装置の作製方法
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP5264280B2 (ja) 半導体装置の作製方法及び電子機器
JP5089033B2 (ja) 半導体装置の作製方法
KR101377426B1 (ko) 반도체 장치
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5657069B2 (ja) 半導体装置
JP5388433B2 (ja) 半導体装置の作製方法
JP5350616B2 (ja) 半導体装置
JP5030470B2 (ja) 半導体装置の作製方法
JP4908936B2 (ja) 半導体装置の作製方法
JP5105918B2 (ja) 半導体装置の作製方法
JP5137424B2 (ja) 半導体装置及びその作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法
KR20080074800A (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5322408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees