JP3253808B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP3253808B2 JP3253808B2 JP18095094A JP18095094A JP3253808B2 JP 3253808 B2 JP3253808 B2 JP 3253808B2 JP 18095094 A JP18095094 A JP 18095094A JP 18095094 A JP18095094 A JP 18095094A JP 3253808 B2 JP3253808 B2 JP 3253808B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- wiring
- film
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000010408 film Substances 0.000 claims description 155
- 239000010409 thin film Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 description 47
- 239000010410 layer Substances 0.000 description 43
- 239000010407 anodic oxide Substances 0.000 description 32
- 230000002093 peripheral effect Effects 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- 238000000034 method Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 19
- 239000012535 impurity Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000008151 electrolyte solution Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- -1 ion doping Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁材料、
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（ＴＦＴ）およびその作製方法、さらには、こ
のようなＴＦＴを複数形成した集積回路等の半導体装置
に関する。本発明におけるＴＦＴは非晶質半導体もしく
は多結晶等の結晶性半導体を活性層とすることを特徴と
する。本発明は、特にガラス転移点（歪み温度、歪み点
とも言う）が７５０℃以下のガラス基板上に形成される
ＴＦＴに効果的であるが、その他の高融点ガラス基板や
単結晶半導体ウェハーに形成された絶縁膜上に設けた場
合にも利用できる。本発明による半導体装置は、液晶デ
ィスプレー等のアクティブマトリクスやイメージセンサ
ー等の駆動回路、あるいはいくつもの集積回路層を設け
た３次元集積回路に使用される。
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（ＴＦＴ）およびその作製方法、さらには、こ
のようなＴＦＴを複数形成した集積回路等の半導体装置
に関する。本発明におけるＴＦＴは非晶質半導体もしく
は多結晶等の結晶性半導体を活性層とすることを特徴と
する。本発明は、特にガラス転移点（歪み温度、歪み点
とも言う）が７５０℃以下のガラス基板上に形成される
ＴＦＴに効果的であるが、その他の高融点ガラス基板や
単結晶半導体ウェハーに形成された絶縁膜上に設けた場
合にも利用できる。本発明による半導体装置は、液晶デ
ィスプレー等のアクティブマトリクスやイメージセンサ
ー等の駆動回路、あるいはいくつもの集積回路層を設け
た３次元集積回路に使用される。
【０００２】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を形成することが広く知られて
いる。これらのＴＦＴにおいては、ＣＶＤ（化学的気相
成長法）やスパッタリング法等の気相成長法によって堆
積した膜状の半導体をそのまま、あるいは熱アニール、
レーザーアニール等のアニール処理を施して用いてい
る。このようにして得られた半導体は多くの場合、非晶
質状態あるいは多結晶状態である。
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を形成することが広く知られて
いる。これらのＴＦＴにおいては、ＣＶＤ（化学的気相
成長法）やスパッタリング法等の気相成長法によって堆
積した膜状の半導体をそのまま、あるいは熱アニール、
レーザーアニール等のアニール処理を施して用いてい
る。このようにして得られた半導体は多くの場合、非晶
質状態あるいは多結晶状態である。
【０００３】
【発明が解決しようとする課題】最近になって、大容量
のマトリクス等のようにゲイト配線の長い装置が作製さ
れるようになると、ゲイト配線の抵抗のため、信号遅延
やパルスのゆがみ等が問題となるようになった。また、
活性層（チャネル形成領域）に用いられる半導体は、通
常、非単結晶状態であるため、ゲイト電極の設けられて
いない部分（例えば、トップゲイト型においては下側、
ボトムゲイト型においては上側）に非意図的にチャネル
が形成されてしまい、リーク電流が生じることが問題と
なった。さらに、特に非晶質半導体を用いる場合には、
ソース／ドレインのシート抵抗が高いことも無視できな
くなっていた。本発明はこれらの問題の１つもしくは複
数を解決することを課題とする。
のマトリクス等のようにゲイト配線の長い装置が作製さ
れるようになると、ゲイト配線の抵抗のため、信号遅延
やパルスのゆがみ等が問題となるようになった。また、
活性層（チャネル形成領域）に用いられる半導体は、通
常、非単結晶状態であるため、ゲイト電極の設けられて
いない部分（例えば、トップゲイト型においては下側、
ボトムゲイト型においては上側）に非意図的にチャネル
が形成されてしまい、リーク電流が生じることが問題と
なった。さらに、特に非晶質半導体を用いる場合には、
ソース／ドレインのシート抵抗が高いことも無視できな
くなっていた。本発明はこれらの問題の１つもしくは複
数を解決することを課題とする。
【０００４】
【課題を解決するための手段】本発明のＴＦＴは、半導
体活性層の上下に第１（下方）および第２（上方）のゲ
イト電極、および、第１のゲイト電極と半導体層の間、
および、第２のゲイト電極と半導体層の間に、それぞ
れ、第１の絶縁膜と第２の絶縁膜（これらはゲイト絶縁
膜として機能する）が設けられ、かつ、第２のゲイト電
極は、陽極酸化処理によって、その上面および側面に該
ゲイト電極を構成する材料の陽極酸化物被膜が形成され
ていることを特徴とする。
体活性層の上下に第１（下方）および第２（上方）のゲ
イト電極、および、第１のゲイト電極と半導体層の間、
および、第２のゲイト電極と半導体層の間に、それぞ
れ、第１の絶縁膜と第２の絶縁膜（これらはゲイト絶縁
膜として機能する）が設けられ、かつ、第２のゲイト電
極は、陽極酸化処理によって、その上面および側面に該
ゲイト電極を構成する材料の陽極酸化物被膜が形成され
ていることを特徴とする。
【０００５】このため、第２のゲイト電極は陽極酸化可
能な材料、例えば、アルミニウム、チタン、タンタルを
主成分とする金属によって構成することが必要である。
これらの金属は合金であってもよい。また、以下の文章
では、特に断らない限り、例えば、アルミニウムといえ
ば、純粋なアルミニウムだけではなく、１０％以下の添
加物を含有するものも含むものとする。チタンやその他
の金属についても同様である。
能な材料、例えば、アルミニウム、チタン、タンタルを
主成分とする金属によって構成することが必要である。
これらの金属は合金であってもよい。また、以下の文章
では、特に断らない限り、例えば、アルミニウムといえ
ば、純粋なアルミニウムだけではなく、１０％以下の添
加物を含有するものも含むものとする。チタンやその他
の金属についても同様である。
【０００６】本発明において、第１のゲイト電極は第２
のゲイト電極と常に同じ電位に保たれる。そのために
は、第１のゲイト電極は第２のゲイト電極と電気的に接
続すべく、コンタクトを持つことが必要であり、第１の
絶縁膜と第２の絶縁膜をエッチングすることによって第
１のゲイト電極から延在する配線（第１のゲイト配線）
にコンタクトホールが形成されることが特徴でもある。
さらに、第１のゲイト配線と第２のゲイト配線は実質的
に重なって形成されることも特徴である。ただし、部分
的には第１のゲイト配線上に第２のゲイト配線が存在し
ない場合や、その逆の場合もあり得る。特に、第１のゲ
イト配線と第２のゲイト配線が重なって存在する場合に
は段差が大きくなるので、より上層の配線と交差する場
所においては、段差を低減する目的で、いずれか一方の
みの配線と交差するように設計すると、交差部での断線
を防止する上で効果的である。
のゲイト電極と常に同じ電位に保たれる。そのために
は、第１のゲイト電極は第２のゲイト電極と電気的に接
続すべく、コンタクトを持つことが必要であり、第１の
絶縁膜と第２の絶縁膜をエッチングすることによって第
１のゲイト電極から延在する配線（第１のゲイト配線）
にコンタクトホールが形成されることが特徴でもある。
さらに、第１のゲイト配線と第２のゲイト配線は実質的
に重なって形成されることも特徴である。ただし、部分
的には第１のゲイト配線上に第２のゲイト配線が存在し
ない場合や、その逆の場合もあり得る。特に、第１のゲ
イト配線と第２のゲイト配線が重なって存在する場合に
は段差が大きくなるので、より上層の配線と交差する場
所においては、段差を低減する目的で、いずれか一方の
みの配線と交差するように設計すると、交差部での断線
を防止する上で効果的である。
【０００７】さらに、第２のゲイト電極およびその側面
の陽極酸化物をマスクとして自己整合的に形成されたソ
ース／ドレインを有することも特徴とする。ソース／ド
レインを形成するにはイオンドーピング等の加速した不
純物イオンを照射する方法や熱拡散、レーザー拡散等の
方法を用いて、実施される。加えて、本発明のＴＦＴに
おいてはソース／ドレインを覆って、あるいはその一部
をシリサイド化することにより、シリサイド領域を設け
ることも特徴とする。特に、非晶質半導体を用いたＴＦ
Ｔにおいては、ソース／ドレインも非晶質もしくはそれ
と同等な材料によって構成されるため、シート抵抗が１
０ｋΩ／□以上と極めて高かった。しかしながら、この
領域にシリサイドを設けることによって、実質的なシー
ト抵抗を１０００Ω／□以下、より好ましい条件では、
１００Ω／□以下とすることができる。
の陽極酸化物をマスクとして自己整合的に形成されたソ
ース／ドレインを有することも特徴とする。ソース／ド
レインを形成するにはイオンドーピング等の加速した不
純物イオンを照射する方法や熱拡散、レーザー拡散等の
方法を用いて、実施される。加えて、本発明のＴＦＴに
おいてはソース／ドレインを覆って、あるいはその一部
をシリサイド化することにより、シリサイド領域を設け
ることも特徴とする。特に、非晶質半導体を用いたＴＦ
Ｔにおいては、ソース／ドレインも非晶質もしくはそれ
と同等な材料によって構成されるため、シート抵抗が１
０ｋΩ／□以上と極めて高かった。しかしながら、この
領域にシリサイドを設けることによって、実質的なシー
ト抵抗を１０００Ω／□以下、より好ましい条件では、
１００Ω／□以下とすることができる。
【０００８】本発明において、第２のゲイト電極が陽極
酸化物で被覆されていることは、このシリサイド化の工
程において重要である。すなわち、シリサイド化は以下
のようにおこなわれる。まず、陽極酸化物で被覆された
第２のゲイト電極をマスクとして、第２の絶縁膜をエッ
チングすることによって、半導体活性層を露出せしめ
る。その後、シリサイドを形成するための金属被膜を成
膜する。半導体としてシリコンを用いる場合には、シリ
サイドを形成するための金属材料は、そのシリサイド
が、Ｎ型あるいはＰ型のシリコンに対してオーミックも
しくはオーミックに近い低抵抗なコンタクトを形成でき
るような材料であることが望まれる。例えば、モリブテ
ン（Ｍｏ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、コバルト（Ｃｏ）等
が適当である。この段階では、半導体活性層の露出され
た部分と上記金属被膜は密着した状態にある。
酸化物で被覆されていることは、このシリサイド化の工
程において重要である。すなわち、シリサイド化は以下
のようにおこなわれる。まず、陽極酸化物で被覆された
第２のゲイト電極をマスクとして、第２の絶縁膜をエッ
チングすることによって、半導体活性層を露出せしめ
る。その後、シリサイドを形成するための金属被膜を成
膜する。半導体としてシリコンを用いる場合には、シリ
サイドを形成するための金属材料は、そのシリサイド
が、Ｎ型あるいはＰ型のシリコンに対してオーミックも
しくはオーミックに近い低抵抗なコンタクトを形成でき
るような材料であることが望まれる。例えば、モリブテ
ン（Ｍｏ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、コバルト（Ｃｏ）等
が適当である。この段階では、半導体活性層の露出され
た部分と上記金属被膜は密着した状態にある。
【０００９】その後、熱アニール、あるいは、レーザー
もしくはそれと同等な強光を照射することにより、半導
体活性層のうち金属被膜と密着した部分をシリサイド化
させる。一方、半導体層以外の陽極酸化物上や絶縁膜上
にも金属被膜が形成されているが、このような場所に形
成された金属被膜はこれらの材料とは反応しない。最後
に、未反応の金属被膜を除去する。以上の工程におい
て、もし、第２のゲイト電極が陽極酸化物によって被覆
されていなければ、シリサイド化のために成膜された金
属被膜がゲイト電極材料と反応してしまい、また、金属
被膜を除去する工程でゲイト電極をもエッチングしてし
まう可能性が高く、好ましくない。このように、陽極酸
化物は金属被膜とゲイト電極が反応することを防止し、
また、エッチングストッパーとして機能する。
もしくはそれと同等な強光を照射することにより、半導
体活性層のうち金属被膜と密着した部分をシリサイド化
させる。一方、半導体層以外の陽極酸化物上や絶縁膜上
にも金属被膜が形成されているが、このような場所に形
成された金属被膜はこれらの材料とは反応しない。最後
に、未反応の金属被膜を除去する。以上の工程におい
て、もし、第２のゲイト電極が陽極酸化物によって被覆
されていなければ、シリサイド化のために成膜された金
属被膜がゲイト電極材料と反応してしまい、また、金属
被膜を除去する工程でゲイト電極をもエッチングしてし
まう可能性が高く、好ましくない。このように、陽極酸
化物は金属被膜とゲイト電極が反応することを防止し、
また、エッチングストッパーとして機能する。
【００１０】また、陽極酸化物は、ソース／ドレイン上
のシリサイドとゲイト電極が短絡することを防止する役
割も果たす。すなわち、シリサイドはソース／ドレイン
の実質的に全面に設けられるので、結果的にゲイト電極
に近接することとなる。ソース／ドレインとゲイト電極
はゲイト絶縁膜によって隔てられているが、シリサイド
はプロセス上、一度、ソース／ドレイン上のゲイト絶縁
膜を除去した後に形成されるので、シリサイドがゲイト
電極と接触する可能性が著しく大きい。しかしながら、
ゲイト電極の側面に陽極酸化物が存在すれば、シリサイ
ドとゲイト電極の接触を防止することが可能であり、し
かも、陽極酸化物は非常に緻密で絶縁性の良好なものを
得ることができるので、短絡の確率は著しく低減でき
る。
のシリサイドとゲイト電極が短絡することを防止する役
割も果たす。すなわち、シリサイドはソース／ドレイン
の実質的に全面に設けられるので、結果的にゲイト電極
に近接することとなる。ソース／ドレインとゲイト電極
はゲイト絶縁膜によって隔てられているが、シリサイド
はプロセス上、一度、ソース／ドレイン上のゲイト絶縁
膜を除去した後に形成されるので、シリサイドがゲイト
電極と接触する可能性が著しく大きい。しかしながら、
ゲイト電極の側面に陽極酸化物が存在すれば、シリサイ
ドとゲイト電極の接触を防止することが可能であり、し
かも、陽極酸化物は非常に緻密で絶縁性の良好なものを
得ることができるので、短絡の確率は著しく低減でき
る。
【００１１】本発明のＴＦＴあるいは集積回路を得るた
めの典型的な工程は以下のようなものである。第１に絶
縁表面上に第１のゲイト配線を形成する。第１のゲイト
配線の材料としては、シリコンやモリブテン、タングス
テン等の耐熱性のある材料が望ましいが、その他の材料
であってもよい。また、その表面を陽極酸化物によって
被覆してもよい。
めの典型的な工程は以下のようなものである。第１に絶
縁表面上に第１のゲイト配線を形成する。第１のゲイト
配線の材料としては、シリコンやモリブテン、タングス
テン等の耐熱性のある材料が望ましいが、その他の材料
であってもよい。また、その表面を陽極酸化物によって
被覆してもよい。
【００１２】第２に前記第１のゲイト配線を覆って、第
１の絶縁膜を形成する。この絶縁膜は第１のゲイト電極
に対してゲイト絶縁膜として機能する。半導体としてシ
リコンを用いる場合には、例えば、窒化珪素や酸化珪
素、酸化窒化珪素（ＳｉＯx Ｎy ）等を用いればよい。
また、単層でも多層でもよい。第３に前記第１の絶縁膜
上に島状の半導体層を形成する。半導体層は非晶質でも
結晶性でもよい。また、基板上の特定の部分のみを結晶
性半導体とし、その他の部分を非晶質半導体とすること
も、レーザーアニール等の局所的なアニール手段を用い
れば実施できる。
１の絶縁膜を形成する。この絶縁膜は第１のゲイト電極
に対してゲイト絶縁膜として機能する。半導体としてシ
リコンを用いる場合には、例えば、窒化珪素や酸化珪
素、酸化窒化珪素（ＳｉＯx Ｎy ）等を用いればよい。
また、単層でも多層でもよい。第３に前記第１の絶縁膜
上に島状の半導体層を形成する。半導体層は非晶質でも
結晶性でもよい。また、基板上の特定の部分のみを結晶
性半導体とし、その他の部分を非晶質半導体とすること
も、レーザーアニール等の局所的なアニール手段を用い
れば実施できる。
【００１３】第４に前記半導体層上に第２の絶縁膜を形
成する。この絶縁膜は第２のゲイト電極に対してゲイト
絶縁膜として機能する。半導体としてシリコンを用いる
場合には、例えば、窒化珪素や酸化珪素、酸化窒化珪素
（ＳｉＯx Ｎy ）等を用いればよい。また、単層でも多
層でもよい。第５に第１および第２の絶縁膜をエッチン
グして第１のゲイト配線に対してコンタクトホールを形
成する。コンタクトホールの頻度は集積回路の種類によ
って異なるが、１つのＴＦＴに対して１〜２個の比率で
構成することが望ましい。
成する。この絶縁膜は第２のゲイト電極に対してゲイト
絶縁膜として機能する。半導体としてシリコンを用いる
場合には、例えば、窒化珪素や酸化珪素、酸化窒化珪素
（ＳｉＯx Ｎy ）等を用いればよい。また、単層でも多
層でもよい。第５に第１および第２の絶縁膜をエッチン
グして第１のゲイト配線に対してコンタクトホールを形
成する。コンタクトホールの頻度は集積回路の種類によ
って異なるが、１つのＴＦＴに対して１〜２個の比率で
構成することが望ましい。
【００１４】第６に前記第２の絶縁膜上および前記コン
タクトホールを覆って、第２のゲイト配線を形成する。
第２のゲイト配線は第１のゲイト配線と実質的に平行で
あり、また、好ましくは同じ形状を有する。また、後の
第３の配線と交差する部分においては段差を緩和するた
めに、第２の配線を設けない場合もある。第７に前記第
２のゲイト配線に電解溶液中で電流を印加することによ
って、該ゲイト配線の側面および上面に陽極酸化物層を
形成する。この工程で形成される陽極酸化物の少なくと
も１種類は、いわゆるバリヤ型の陽極酸化物であること
が好ましい。バリヤ型の陽極酸化物とは、実質的に中性
の電解溶液中の陽極酸化によって得られるもので、陽極
酸化物の成長とともに、印加する電圧が増加することを
特徴とする。バリヤ型の陽極酸化物は耐圧が高く、緻密
な膜質である。
タクトホールを覆って、第２のゲイト配線を形成する。
第２のゲイト配線は第１のゲイト配線と実質的に平行で
あり、また、好ましくは同じ形状を有する。また、後の
第３の配線と交差する部分においては段差を緩和するた
めに、第２の配線を設けない場合もある。第７に前記第
２のゲイト配線に電解溶液中で電流を印加することによ
って、該ゲイト配線の側面および上面に陽極酸化物層を
形成する。この工程で形成される陽極酸化物の少なくと
も１種類は、いわゆるバリヤ型の陽極酸化物であること
が好ましい。バリヤ型の陽極酸化物とは、実質的に中性
の電解溶液中の陽極酸化によって得られるもので、陽極
酸化物の成長とともに、印加する電圧が増加することを
特徴とする。バリヤ型の陽極酸化物は耐圧が高く、緻密
な膜質である。
【００１５】第８に前記第２のゲイト配線およびその側
面の陽極酸化物層をマスクとして、前記半導体層に自己
整合的にＮ型もしくはＰ型の不純物を導入する。不純物
導入に先立って、第２の絶縁膜をエッチングすることに
よって、半導体層を露出させておいてもよいし、イオン
ドーピング等の手段であれば、第２の絶縁膜を通して、
不純物を注入することも可能である。イオンドーピング
等を利用した場合には熱アニールあるいはレーザーアニ
ール等のアニールによって、不純物の活性化をおこなう
ことが必要である。不純物注入の前あるいは後に上述の
シリサイド化をおこなってもよい。第９に前記半導体層
に形成されたソース／ドレインの少なくとも一方、ある
いはシリサイドに接続する第３の配線を形成する。
面の陽極酸化物層をマスクとして、前記半導体層に自己
整合的にＮ型もしくはＰ型の不純物を導入する。不純物
導入に先立って、第２の絶縁膜をエッチングすることに
よって、半導体層を露出させておいてもよいし、イオン
ドーピング等の手段であれば、第２の絶縁膜を通して、
不純物を注入することも可能である。イオンドーピング
等を利用した場合には熱アニールあるいはレーザーアニ
ール等のアニールによって、不純物の活性化をおこなう
ことが必要である。不純物注入の前あるいは後に上述の
シリサイド化をおこなってもよい。第９に前記半導体層
に形成されたソース／ドレインの少なくとも一方、ある
いはシリサイドに接続する第３の配線を形成する。
【００１６】
【作用】本発明においては、ゲイト配線を２層とするこ
とができる。このため、ゲイト配線が単層である場合に
比較して、ゲイト配線全体の抵抗を低減せしめることが
可能である。すなわち、従来においては、ゲイト配線が
単層であったがために、ゲイト配線の抵抗を低減させる
ためには、ゲイト配線の厚みを増すことが要求された。
例えば、従来の通常のゲイト配線の厚みは３０００〜５
０００Åであったが、大容量のマトリクスでは、ゲイト
配線の低抵抗化が必要であり、その倍の厚みすることが
必要とされた。
とができる。このため、ゲイト配線が単層である場合に
比較して、ゲイト配線全体の抵抗を低減せしめることが
可能である。すなわち、従来においては、ゲイト配線が
単層であったがために、ゲイト配線の抵抗を低減させる
ためには、ゲイト配線の厚みを増すことが要求された。
例えば、従来の通常のゲイト配線の厚みは３０００〜５
０００Åであったが、大容量のマトリクスでは、ゲイト
配線の低抵抗化が必要であり、その倍の厚みすることが
必要とされた。
【００１７】しかしながら、単層のゲイト配線の厚みを
増すと段差が拡大し、その上に形成される絶縁膜がゲイ
ト電極・配線を十分に被覆することに困難があった。特
に、絶縁膜が基板温度４２０℃未満のＣＶＤ法、例え
ば、プラズマＣＶＤ法によって形成される場合には、段
差が５０００Åを境に急速に被覆性が悪化し、層間のシ
ョート等の原因となった。本発明においては、ゲイト配
線は上下合わせた厚さは十分に厚くなるが、それぞれの
ゲイト配線に対する絶縁膜の被覆性が十分良好な状態で
あるので、上記のような問題は生じない。
増すと段差が拡大し、その上に形成される絶縁膜がゲイ
ト電極・配線を十分に被覆することに困難があった。特
に、絶縁膜が基板温度４２０℃未満のＣＶＤ法、例え
ば、プラズマＣＶＤ法によって形成される場合には、段
差が５０００Åを境に急速に被覆性が悪化し、層間のシ
ョート等の原因となった。本発明においては、ゲイト配
線は上下合わせた厚さは十分に厚くなるが、それぞれの
ゲイト配線に対する絶縁膜の被覆性が十分良好な状態で
あるので、上記のような問題は生じない。
【００１８】さらに、従来においては、ゲイト配線に１
か所にでも断線があると、その行は線欠陥となり、その
行の全ての素子が無駄になってしまったが、本発明にお
いては上下２層のゲイト配線が適当な間隔でコンタクト
を形成して、延びているので、ゲイト配線の断線による
歩留りの低下は全くなかった。また、本発明では活性層
の上下にゲイト電極が存在するため、ゲイト電極の反対
側の活性層における非意図的なチャネルが形成されるこ
とがなく、リーク電流の低減が達成される。この点に関
して、特に本発明は半導体活性層の結晶性が上側と下側
で異なる場合には好ましいものであった。結晶性シリコ
ン半導体の場合には、一般に、結晶は下方から成長する
ことが知られており、下側の結晶シリコンと絶縁膜の界
面特性の方が上側の結晶シリコンと絶縁膜のものに比較
して優れている。したがって、このような場合に下方に
ゲイト電極が存在することは好ましいことである。
か所にでも断線があると、その行は線欠陥となり、その
行の全ての素子が無駄になってしまったが、本発明にお
いては上下２層のゲイト配線が適当な間隔でコンタクト
を形成して、延びているので、ゲイト配線の断線による
歩留りの低下は全くなかった。また、本発明では活性層
の上下にゲイト電極が存在するため、ゲイト電極の反対
側の活性層における非意図的なチャネルが形成されるこ
とがなく、リーク電流の低減が達成される。この点に関
して、特に本発明は半導体活性層の結晶性が上側と下側
で異なる場合には好ましいものであった。結晶性シリコ
ン半導体の場合には、一般に、結晶は下方から成長する
ことが知られており、下側の結晶シリコンと絶縁膜の界
面特性の方が上側の結晶シリコンと絶縁膜のものに比較
して優れている。したがって、このような場合に下方に
ゲイト電極が存在することは好ましいことである。
【００１９】さらに、本発明において、ソース／ドレイ
ンに隣接してシリサイド領域を設けた場合にはシート抵
抗を低減せしめる上で効果があった。本発明は特に外部
から光の照射されるデバイス、例えば、液晶ディスプレ
ーやイメージセンサー等の装置においてはＴＦＴに光が
照射されることがある。その場合、ゲイト電極の方向か
ら活性層の方向に向けて照射された光に関しては、ゲイ
ト電極が影となって特性に影響を及ぼすことは少ない
が、ゲイト電極の存在しない方から照射された光に対し
てはフォト電流が発生し、ＴＦＴの特性が著しく低下す
るという問題があった。しかも、一般に光は一方向から
のみ侵入するわけではなく、散乱等による微量な光まで
も制御することは不可能であった。この問題に対して
は、ゲイト電極の反対側に遮光膜を形成するという方法
が一般的であるが、本発明では活性層の上下にゲイト電
極が存在し、これが遮光膜となって活性層に侵入する光
を抑制することができるという効果を有する。
ンに隣接してシリサイド領域を設けた場合にはシート抵
抗を低減せしめる上で効果があった。本発明は特に外部
から光の照射されるデバイス、例えば、液晶ディスプレ
ーやイメージセンサー等の装置においてはＴＦＴに光が
照射されることがある。その場合、ゲイト電極の方向か
ら活性層の方向に向けて照射された光に関しては、ゲイ
ト電極が影となって特性に影響を及ぼすことは少ない
が、ゲイト電極の存在しない方から照射された光に対し
てはフォト電流が発生し、ＴＦＴの特性が著しく低下す
るという問題があった。しかも、一般に光は一方向から
のみ侵入するわけではなく、散乱等による微量な光まで
も制御することは不可能であった。この問題に対して
は、ゲイト電極の反対側に遮光膜を形成するという方法
が一般的であるが、本発明では活性層の上下にゲイト電
極が存在し、これが遮光膜となって活性層に侵入する光
を抑制することができるという効果を有する。
【００２０】本発明においては、第１のゲイト絶縁膜の
膜厚と誘電率、第２のゲイト絶縁膜の膜厚と誘電率を加
減することにより、そのＴＦＴの支配的なゲイト電極が
第１のゲイト電極と第２のゲイト電極のいずれかとする
ことも可能である。すなわち、第１のゲイト絶縁膜と第
２のゲイト絶縁膜を同じ材質の絶縁体で形成し、かつ、
第１の絶縁膜を第２のゲイト絶縁膜よりも薄くすると、
第１のゲイト電極が中心となってＴＦＴが動作する。逆
の場合には第２のゲイト電極が支配的となる。第１のゲ
イト電極と第２のゲイト電極のいずれを支配的とするか
は、活性層と第１の絶縁膜の界面と活性層と第２の絶縁
膜の界面のいずれがより好ましいものであるかを考慮し
て選択すればよい。
膜厚と誘電率、第２のゲイト絶縁膜の膜厚と誘電率を加
減することにより、そのＴＦＴの支配的なゲイト電極が
第１のゲイト電極と第２のゲイト電極のいずれかとする
ことも可能である。すなわち、第１のゲイト絶縁膜と第
２のゲイト絶縁膜を同じ材質の絶縁体で形成し、かつ、
第１の絶縁膜を第２のゲイト絶縁膜よりも薄くすると、
第１のゲイト電極が中心となってＴＦＴが動作する。逆
の場合には第２のゲイト電極が支配的となる。第１のゲ
イト電極と第２のゲイト電極のいずれを支配的とするか
は、活性層と第１の絶縁膜の界面と活性層と第２の絶縁
膜の界面のいずれがより好ましいものであるかを考慮し
て選択すればよい。
【００２１】本発明を利用した集積回路にはいくつかの
バリエーションが考えられる。集積回路として、アクテ
ィブマトリクス回路とその駆動をおこなうための周辺論
理回路という大きく分けて１種類の回路を有するモノリ
シック型アクティブマトリクス回路（周辺回路一体型ア
クティブマトリクス回路）を考えると、第１に、周辺回
路にはトップゲイト型ＴＦＴを、アクティブマトリクス
回路には本発明のＴＦＴを用いた構造がある。この場合
では、マトリクス回路のＴＦＴのリーク電流が低減で
き、また、周辺回路ではソース／ドレインを自己整合的
に形成できるので、寄生容量が低減されるという特色を
有する。第２は、周辺回路は結晶性半導体によって、ま
た、アクティブマトリクス回路は非晶質半導体によって
構成する場合である。一般に、結晶性半導体を用いたＴ
ＦＴは動作速度が早く、非晶質半導体を用いたＴＦＴで
はリーク電流が少ないという特色を有し、それぞれ、周
辺回路、アクティブマトリクス回路に適している。
バリエーションが考えられる。集積回路として、アクテ
ィブマトリクス回路とその駆動をおこなうための周辺論
理回路という大きく分けて１種類の回路を有するモノリ
シック型アクティブマトリクス回路（周辺回路一体型ア
クティブマトリクス回路）を考えると、第１に、周辺回
路にはトップゲイト型ＴＦＴを、アクティブマトリクス
回路には本発明のＴＦＴを用いた構造がある。この場合
では、マトリクス回路のＴＦＴのリーク電流が低減で
き、また、周辺回路ではソース／ドレインを自己整合的
に形成できるので、寄生容量が低減されるという特色を
有する。第２は、周辺回路は結晶性半導体によって、ま
た、アクティブマトリクス回路は非晶質半導体によって
構成する場合である。一般に、結晶性半導体を用いたＴ
ＦＴは動作速度が早く、非晶質半導体を用いたＴＦＴで
はリーク電流が少ないという特色を有し、それぞれ、周
辺回路、アクティブマトリクス回路に適している。
【００２２】
〔実施例１〕 図１、図２および図４に本実施例を示
す。本実施例は、モノリシック型アクティブマトリクス
回路の作製工程および構造について説明したものであ
る。モノリシック型アクティブマトリクス回路とは、図
６に示すようなブロック構成を有するもので１枚の基板
６０１上にアクティブマトリクス回路領域６０４と、そ
れを取り囲むようにデータドライバー回路６０２、６０
４、スキャンドライバー回路６０３が設けられているも
のである。データドライバー回路およびスキャンドライ
バー回路の数については、図６に示したもの以外にさま
ざまなバリエーションが可能である。データドライバー
回路、スキャンドライバー回路その他の補助的な駆動回
路を総称して、周辺回路という。周辺回路ではＰチャネ
ル型ＴＦＴとＮチャネル型ＴＦＴを用いて相補ＭＯＳ回
路が構成されるため、図２では相補ＭＯＳ回路によるイ
ンバータ回路の作製工程を示した。
す。本実施例は、モノリシック型アクティブマトリクス
回路の作製工程および構造について説明したものであ
る。モノリシック型アクティブマトリクス回路とは、図
６に示すようなブロック構成を有するもので１枚の基板
６０１上にアクティブマトリクス回路領域６０４と、そ
れを取り囲むようにデータドライバー回路６０２、６０
４、スキャンドライバー回路６０３が設けられているも
のである。データドライバー回路およびスキャンドライ
バー回路の数については、図６に示したもの以外にさま
ざまなバリエーションが可能である。データドライバー
回路、スキャンドライバー回路その他の補助的な駆動回
路を総称して、周辺回路という。周辺回路ではＰチャネ
ル型ＴＦＴとＮチャネル型ＴＦＴを用いて相補ＭＯＳ回
路が構成されるため、図２では相補ＭＯＳ回路によるイ
ンバータ回路の作製工程を示した。
【００２３】図１はアクティブマトリクス回路部分の、
また、図２は周辺回路部分の典型的な部分の断面図であ
り、図１と図２における工程順を示す（Ａ）、（Ｂ）、
（Ｃ）、．．．はそれぞれ対応し、また、図１、図２お
よび図４における符号番号が同じ場合は同じものを指し
示す。図４（Ａ）は完成したマトリクス回路を上方より
見た様子を示し、図１は図４（Ａ）のＡ−Ｂ−Ｃの断面
を示したものである。また、図４（Ｂ）は、図４（Ａ）
のａ−ｂの断面を示す。図４（Ｃ）は本実施例で作製す
るアクティブマトリクス回路の回路図を示す。以下に図
１および図２を用いて、本実施例の作製工程を説明す
る。
また、図２は周辺回路部分の典型的な部分の断面図であ
り、図１と図２における工程順を示す（Ａ）、（Ｂ）、
（Ｃ）、．．．はそれぞれ対応し、また、図１、図２お
よび図４における符号番号が同じ場合は同じものを指し
示す。図４（Ａ）は完成したマトリクス回路を上方より
見た様子を示し、図１は図４（Ａ）のＡ−Ｂ−Ｃの断面
を示したものである。また、図４（Ｂ）は、図４（Ａ）
のａ−ｂの断面を示す。図４（Ｃ）は本実施例で作製す
るアクティブマトリクス回路の回路図を示す。以下に図
１および図２を用いて、本実施例の作製工程を説明す
る。
【００２４】まず、厚さ１０００Åの窒化珪素膜（図示
せず）を形成した基板（コーニング７０５９、１００ｍ
ｍ×１００ｍｍ）の絶縁表面１０１上に第１のゲイト配
線・電極１０２、１０３、１０４、１０５を形成した。
ゲイト配線・電極は、厚さ３０００Åの燐をドーピング
して抵抗を低減せしめた多結晶シリコン膜をエッチング
することによって形成した。多結晶シリコン膜は減圧Ｃ
ＶＤ法によって形成した。この場合には成膜した状態で
多結晶状態であった。多結晶シリコン膜を得るには、上
記の方法以外に、プラズマＣＶＤ法、減圧ＣＶＤ法によ
って真性の非晶質シリコン膜を形成し、これにイオンド
ーピング法等の手段によって燐等の不純物を導入せし
め、さらに、これを５００〜６００℃で熱アニールして
もよい。また、熱アニールの際にはニッケル等の結晶化
を促進せしめる元素を微量添加してもよい。
せず）を形成した基板（コーニング７０５９、１００ｍ
ｍ×１００ｍｍ）の絶縁表面１０１上に第１のゲイト配
線・電極１０２、１０３、１０４、１０５を形成した。
ゲイト配線・電極は、厚さ３０００Åの燐をドーピング
して抵抗を低減せしめた多結晶シリコン膜をエッチング
することによって形成した。多結晶シリコン膜は減圧Ｃ
ＶＤ法によって形成した。この場合には成膜した状態で
多結晶状態であった。多結晶シリコン膜を得るには、上
記の方法以外に、プラズマＣＶＤ法、減圧ＣＶＤ法によ
って真性の非晶質シリコン膜を形成し、これにイオンド
ーピング法等の手段によって燐等の不純物を導入せし
め、さらに、これを５００〜６００℃で熱アニールして
もよい。また、熱アニールの際にはニッケル等の結晶化
を促進せしめる元素を微量添加してもよい。
【００２５】本実施例ではシリコンを用いたが、他に珪
化金属を用いてもよかった。その後、プラズマＣＶＤ法
によって厚さ３０００〜６０００Å、例えば、４０００
Åの窒化珪素膜１０６を堆積した。これはゲイト絶縁膜
としても機能する。そして、厚さ３００〜１０００Å、
例えば、５００Åの非晶質シリコン膜をプラズマＣＶＤ
法によって形成した。そして、これをエッチングして、
島状の領域１０７、１０８、１０９を形成した。（図１
（Ａ）、図２（Ａ）） さらに、プラズマＣＶＤ法によって厚さ３０００〜６０
００Å、例えば、２０００Åの窒化珪素膜１１０を堆積
した。これはゲイト絶縁膜としても機能する。この状態
で、周辺回路の部分のみにレーザー光を照射して、島状
のシリコン膜を結晶化させた。レーザーはＸｅＣｌエキ
シマーレーザー（波長３０８ｎｍ）を用いた。レーザー
の照射エネルギー密度、パルス数はシリコン膜の膜質、
窒化珪素膜１１０の膜質によって加減した。
化金属を用いてもよかった。その後、プラズマＣＶＤ法
によって厚さ３０００〜６０００Å、例えば、４０００
Åの窒化珪素膜１０６を堆積した。これはゲイト絶縁膜
としても機能する。そして、厚さ３００〜１０００Å、
例えば、５００Åの非晶質シリコン膜をプラズマＣＶＤ
法によって形成した。そして、これをエッチングして、
島状の領域１０７、１０８、１０９を形成した。（図１
（Ａ）、図２（Ａ）） さらに、プラズマＣＶＤ法によって厚さ３０００〜６０
００Å、例えば、２０００Åの窒化珪素膜１１０を堆積
した。これはゲイト絶縁膜としても機能する。この状態
で、周辺回路の部分のみにレーザー光を照射して、島状
のシリコン膜を結晶化させた。レーザーはＸｅＣｌエキ
シマーレーザー（波長３０８ｎｍ）を用いた。レーザー
の照射エネルギー密度、パルス数はシリコン膜の膜質、
窒化珪素膜１１０の膜質によって加減した。
【００２６】その後、図には示していないが、窒化珪素
膜１１０と１０６をエッチングして第１のゲイト配線に
到達するコンタクトホールを形成した。このコンタクト
ホールは、第１のゲイト配線とその上に形成される第２
のゲイト配線の間のコンタクトを形成するためのもの
で、図４（Ａ）および同図（Ｂ）のコンタクト１４５に
相当するものである。コンタクトホールを形成した後、
スパッタ法によって、厚さ３０００〜８０００Å、例え
ば、５０００Åのアルミニウム膜１１１を形成した。ア
ルミニウム膜には０．１〜０．５重量％のスカンジウム
（Ｓｃ）を含有せしめておくと、ヒロックの発生を抑止
する上で効果があった。（図１（Ｂ）、図２（Ｂ））
膜１１０と１０６をエッチングして第１のゲイト配線に
到達するコンタクトホールを形成した。このコンタクト
ホールは、第１のゲイト配線とその上に形成される第２
のゲイト配線の間のコンタクトを形成するためのもの
で、図４（Ａ）および同図（Ｂ）のコンタクト１４５に
相当するものである。コンタクトホールを形成した後、
スパッタ法によって、厚さ３０００〜８０００Å、例え
ば、５０００Åのアルミニウム膜１１１を形成した。ア
ルミニウム膜には０．１〜０．５重量％のスカンジウム
（Ｓｃ）を含有せしめておくと、ヒロックの発生を抑止
する上で効果があった。（図１（Ｂ）、図２（Ｂ））
【００２７】次いで、アルミニウム膜をエッチングし、
第２のゲイト配線・電極１１２、１１３、１１４、１１
５を形成した。この結果、先に形成されたコンタクトホ
ールを介して、第１のゲイト配線と第２のゲイト配線の
コンタクトが形成された。この際には、第２のゲイト配
線でコンタクトホールが完全に覆われるように設計する
ことが必要であった。これは、コンタクトホールにおい
てシリコンで構成された第１のゲイト配線が露出されて
いると、後の陽極酸化の工程において、この露出された
部分を通して電流が漏れてしまい、陽極酸化反応が進ま
ないためである。（図１（Ｃ）、図２（Ｃ））
第２のゲイト配線・電極１１２、１１３、１１４、１１
５を形成した。この結果、先に形成されたコンタクトホ
ールを介して、第１のゲイト配線と第２のゲイト配線の
コンタクトが形成された。この際には、第２のゲイト配
線でコンタクトホールが完全に覆われるように設計する
ことが必要であった。これは、コンタクトホールにおい
てシリコンで構成された第１のゲイト配線が露出されて
いると、後の陽極酸化の工程において、この露出された
部分を通して電流が漏れてしまい、陽極酸化反応が進ま
ないためである。（図１（Ｃ）、図２（Ｃ））
【００２８】次に、電解溶液中において、ゲイト電極に
電流を印加した。その際、３〜１０％の酒石酸にアンモ
ニアを添加して、ｐＨ＝６．８〜７．２に調整したエチ
レングルコール溶液を用いた。溶液の温度は１０℃前後
の室温より低い方が良好な酸化膜が得られた。このた
め、第２のゲイト配線・電極の上面および側面にバリヤ
型の陽極酸化物１１６、１１７、１１８、１１９が形成
された。陽極酸化物の厚さは印加電圧に比例し、印加電
圧が１５０Ｖで２０００Åの陽極酸化物が形成された。
陽極酸化物の厚さは１０００〜３０００Åが好ましかっ
た。３０００Å以上の厚さの陽極酸化物を得るには２５
０Ｖ以上の高電圧が必要であり、ＴＦＴの特性に悪影響
を及ぼすので好ましくなかった。（図１（Ｄ）、図２
（Ｄ））
電流を印加した。その際、３〜１０％の酒石酸にアンモ
ニアを添加して、ｐＨ＝６．８〜７．２に調整したエチ
レングルコール溶液を用いた。溶液の温度は１０℃前後
の室温より低い方が良好な酸化膜が得られた。このた
め、第２のゲイト配線・電極の上面および側面にバリヤ
型の陽極酸化物１１６、１１７、１１８、１１９が形成
された。陽極酸化物の厚さは印加電圧に比例し、印加電
圧が１５０Ｖで２０００Åの陽極酸化物が形成された。
陽極酸化物の厚さは１０００〜３０００Åが好ましかっ
た。３０００Å以上の厚さの陽極酸化物を得るには２５
０Ｖ以上の高電圧が必要であり、ＴＦＴの特性に悪影響
を及ぼすので好ましくなかった。（図１（Ｄ）、図２
（Ｄ））
【００２９】その後、ドライエッチング法によって窒化
珪素膜１１０をエッチングした。この際には、陽極酸化
物はエッチングされないので、自己整合的に窒化珪素膜
１１０がエッチングされ、ゲイト配線・電極と島状シリ
コン層の間にはゲイト絶縁膜１２０、１２１、１２２、
１２３が残された。（図１（Ｅ）、図２（Ｅ））
珪素膜１１０をエッチングした。この際には、陽極酸化
物はエッチングされないので、自己整合的に窒化珪素膜
１１０がエッチングされ、ゲイト配線・電極と島状シリ
コン層の間にはゲイト絶縁膜１２０、１２１、１２２、
１２３が残された。（図１（Ｅ）、図２（Ｅ））
【００３０】次に、イオンドーピング法によって、島状
シリコン層１０７、１０８、１０９に、ゲイト電極部
（すなわちゲイト電極とその周囲の陽極酸化膜）をマス
クとして自己整合的にＮ型およびＰ型の不純物を注入
し、Ｎ型不純物領域（ソース／ドレイン領域）１２４、
１２５、１２６、１２７、Ｐ型不純物領域１２８、１２
９を形成した。ドーピングガスとしては、Ｎ型不純物の
ドーピングにはフォスフィン（ＰＨ3 ）を、Ｐ型不純物
のドーピングにはジボラン（Ｂ2 Ｈ6 ）を、それぞれド
ーピングガスとして用いた。ドーズ量は５×１０14〜５
×１０15原子／ｃｍ2 、加速エネルギーは１０〜３０ｋ
ｅＶとした。その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性
層中に導入された不純物イオンの活性化をおこなった。
（図１（Ｆ）、図２（Ｆ））
シリコン層１０７、１０８、１０９に、ゲイト電極部
（すなわちゲイト電極とその周囲の陽極酸化膜）をマス
クとして自己整合的にＮ型およびＰ型の不純物を注入
し、Ｎ型不純物領域（ソース／ドレイン領域）１２４、
１２５、１２６、１２７、Ｐ型不純物領域１２８、１２
９を形成した。ドーピングガスとしては、Ｎ型不純物の
ドーピングにはフォスフィン（ＰＨ3 ）を、Ｐ型不純物
のドーピングにはジボラン（Ｂ2 Ｈ6 ）を、それぞれド
ーピングガスとして用いた。ドーズ量は５×１０14〜５
×１０15原子／ｃｍ2 、加速エネルギーは１０〜３０ｋ
ｅＶとした。その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性
層中に導入された不純物イオンの活性化をおこなった。
（図１（Ｆ）、図２（Ｆ））
【００３１】その後、全面に適当な金属、例えば、厚さ
５０〜５００Åのチタン膜１３０をスパッタ法によって
形成した。（図１（Ｇ）、図２（Ｇ）） そして、４５０〜５５０℃、例えば、５００℃で１０〜
６０分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド（珪化チタン）領域１３１、
１３２、１３３、１３４、１３５、１３６を形成した。
この熱アニールの間にドーピングされた不純物のさらな
る活性化もおこなわれた。熱アニールによるシリサイド
化の代わりに、レーザー光の照射や、可視光線もしくは
近赤外光の照射によるランプアニールによるものでもよ
い。
５０〜５００Åのチタン膜１３０をスパッタ法によって
形成した。（図１（Ｇ）、図２（Ｇ）） そして、４５０〜５５０℃、例えば、５００℃で１０〜
６０分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド（珪化チタン）領域１３１、
１３２、１３３、１３４、１３５、１３６を形成した。
この熱アニールの間にドーピングされた不純物のさらな
る活性化もおこなわれた。熱アニールによるシリサイド
化の代わりに、レーザー光の照射や、可視光線もしくは
近赤外光の照射によるランプアニールによるものでもよ
い。
【００３２】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液でＴｉ膜をエッチン
グした。露出した活性層と接触した部分以外のチタン膜
（例えば、窒化珪素膜１０６や陽極酸化膜上に存在した
チタン膜）はそのまま金属状態で残っているので、この
エッチングで除去できる。一方、珪化チタンはエッチン
グされないので、残存させることができる。（図１
（Ｈ）、図２（Ｈ））
５：２：２で混合したエッチング液でＴｉ膜をエッチン
グした。露出した活性層と接触した部分以外のチタン膜
（例えば、窒化珪素膜１０６や陽極酸化膜上に存在した
チタン膜）はそのまま金属状態で残っているので、この
エッチングで除去できる。一方、珪化チタンはエッチン
グされないので、残存させることができる。（図１
（Ｈ）、図２（Ｈ））
【００３３】さらに、全面に第１の層間絶縁物１３７と
して、ＣＶＤ法によって酸化珪素膜を厚さ５０００Å形
成した。そして、ＴＦＴのソース／ドレインにコンタク
トホールを形成した。第１の層間絶縁物形成後、４００
℃で１０〜３０分アニールした。その後、アルミニウム
配線・電極１３８、１３９、１４０、１４１を形成し
た。さらに、ＩＴＯ膜によって、画素電極１４２も形成
した。最後に外部からの水分、可動イオン等がＴＦＴに
侵入しないように厚さ２０００〜５０００Å、例えば、
３０００Åの窒化珪素膜１４３をプラズマＣＶＤ法によ
って形成し、画素部分１４４を開孔し、ＩＴＯ膜を露出
させた。（図１（Ｉ）、図２（Ｉ））
して、ＣＶＤ法によって酸化珪素膜を厚さ５０００Å形
成した。そして、ＴＦＴのソース／ドレインにコンタク
トホールを形成した。第１の層間絶縁物形成後、４００
℃で１０〜３０分アニールした。その後、アルミニウム
配線・電極１３８、１３９、１４０、１４１を形成し
た。さらに、ＩＴＯ膜によって、画素電極１４２も形成
した。最後に外部からの水分、可動イオン等がＴＦＴに
侵入しないように厚さ２０００〜５０００Å、例えば、
３０００Åの窒化珪素膜１４３をプラズマＣＶＤ法によ
って形成し、画素部分１４４を開孔し、ＩＴＯ膜を露出
させた。（図１（Ｉ）、図２（Ｉ））
【００３４】以上によって、アクティブマトリクス回路
における配線交差部１４７、画素に接続するＴＦＴ１４
８、周辺回路のＮチャネル型ＴＦＴ１４９、Ｐチャネル
型ＴＦＴ１５０が完成し、モノリシック型アクティブマ
トリクス回路が完成された。本実施例による画素の部分
に設けられたＴＦＴを上方から見た図を図４（Ａ）に示
す。スキャンドライバーから延びてきたゲイト線は図で
は１本の線のように見えるが、実際には、第２のゲイト
線１１２の下には、これと並行に第１のゲイト線１０２
が設けられている。そして、第１のゲイト線と第２のゲ
イト線は、コンタクト１４５において、接続されてい
る。本実施例のアクティブマトリクス回路においては、
ＴＦＴ１個に付き１か所のコンタクトを設けた。
における配線交差部１４７、画素に接続するＴＦＴ１４
８、周辺回路のＮチャネル型ＴＦＴ１４９、Ｐチャネル
型ＴＦＴ１５０が完成し、モノリシック型アクティブマ
トリクス回路が完成された。本実施例による画素の部分
に設けられたＴＦＴを上方から見た図を図４（Ａ）に示
す。スキャンドライバーから延びてきたゲイト線は図で
は１本の線のように見えるが、実際には、第２のゲイト
線１１２の下には、これと並行に第１のゲイト線１０２
が設けられている。そして、第１のゲイト線と第２のゲ
イト線は、コンタクト１４５において、接続されてい
る。本実施例のアクティブマトリクス回路においては、
ＴＦＴ１個に付き１か所のコンタクトを設けた。
【００３５】このため、上下いずれかのゲイト配線に断
線があったとしても、その行全体が不良となることはな
かった。特に、本実施例では図４（Ａ）に示すように、
ゲイト線の分岐する部分にコンタクトを設けたが、それ
は、コンタクトを形成するためのパッド領域（配線の幅
の太い領域）を設けるに際して、当該部分では、特別な
スペースを必要とせず、レイアウト上、有利であるため
である。図４（Ａ）におけるゲイト線にそったａ−ｂの
断面構造を図４（Ｂ）に示す。また、図４（Ａ）の回路
を複数並べたマトリクスの回路図を図４（Ｃ）に示す。
図４（Ａ）において、ゲイト線１１２（および１０２）
は上の行の画素電極の下に延びる配線１４６にも別れて
いるが、この配線１４６は画素電極との間に容量を形成
し、回路上は画素電極によって形成される液晶の容量と
並列に存在する。
線があったとしても、その行全体が不良となることはな
かった。特に、本実施例では図４（Ａ）に示すように、
ゲイト線の分岐する部分にコンタクトを設けたが、それ
は、コンタクトを形成するためのパッド領域（配線の幅
の太い領域）を設けるに際して、当該部分では、特別な
スペースを必要とせず、レイアウト上、有利であるため
である。図４（Ａ）におけるゲイト線にそったａ−ｂの
断面構造を図４（Ｂ）に示す。また、図４（Ａ）の回路
を複数並べたマトリクスの回路図を図４（Ｃ）に示す。
図４（Ａ）において、ゲイト線１１２（および１０２）
は上の行の画素電極の下に延びる配線１４６にも別れて
いるが、この配線１４６は画素電極との間に容量を形成
し、回路上は画素電極によって形成される液晶の容量と
並列に存在する。
【００３６】〔実施例２〕 図３および図５に本実施例
を示す。本実施例はアクティブマトリクス回路の作製工
程および構造について説明したものである。本実施例に
おいてはアクティブマトリクス回路の作製方法に関する
ものであるが、モノリシック型アクティブマトリクス回
路を作製せんとする場合の周辺回路についても同様なプ
ロセスである。図３はアクティブマトリクス回路の断面
図である。図３および図５における符号番号は同じもの
を指し示す。図５（Ａ）は完成したマトリクス回路を上
方より見た様子を示し、図２は図５（Ａ）のＡ−Ｂ−Ｃ
の断面を示したものである。また、図５（Ｂ）は、図５
（Ａ）のａ−ｂの断面を示す。図５（Ｃ）は本実施例で
作製するアクティブマトリクス回路の回路図を示す。以
下に図３を用いて、本実施例の作製工程を説明する。
を示す。本実施例はアクティブマトリクス回路の作製工
程および構造について説明したものである。本実施例に
おいてはアクティブマトリクス回路の作製方法に関する
ものであるが、モノリシック型アクティブマトリクス回
路を作製せんとする場合の周辺回路についても同様なプ
ロセスである。図３はアクティブマトリクス回路の断面
図である。図３および図５における符号番号は同じもの
を指し示す。図５（Ａ）は完成したマトリクス回路を上
方より見た様子を示し、図２は図５（Ａ）のＡ−Ｂ−Ｃ
の断面を示したものである。また、図５（Ｂ）は、図５
（Ａ）のａ−ｂの断面を示す。図５（Ｃ）は本実施例で
作製するアクティブマトリクス回路の回路図を示す。以
下に図３を用いて、本実施例の作製工程を説明する。
【００３７】まず、厚さ１０００Åの窒化珪素膜（図示
せず）を形成した基板（コーニング７０５９、１００ｍ
ｍ×１００ｍｍ）の絶縁表面２０１上に第１のゲイト配
線・電極２０２、２０３を形成した。ゲイト配線・電極
は、厚さ３０００Åのタングステン膜をスパッタ法によ
って成膜し、これをエッチングすることによって形成し
た。タングステン以外にモリブテン、チタン等の耐熱性
金属であってもよい。
せず）を形成した基板（コーニング７０５９、１００ｍ
ｍ×１００ｍｍ）の絶縁表面２０１上に第１のゲイト配
線・電極２０２、２０３を形成した。ゲイト配線・電極
は、厚さ３０００Åのタングステン膜をスパッタ法によ
って成膜し、これをエッチングすることによって形成し
た。タングステン以外にモリブテン、チタン等の耐熱性
金属であってもよい。
【００３８】その後、プラズマＣＶＤ法によって厚さ３
０００〜６０００Å、例えば、４０００Åの窒化珪素膜
２０４を堆積した。これはゲイト絶縁膜としても機能す
る。そして、厚さ３００〜１０００Å、例えば、８００
Åの非晶質シリコン膜をプラズマＣＶＤ法によって形成
した。そして、これにニッケルを微量添加し、５００〜
５８０℃、例えば、５５０℃でアニールすることによっ
て結晶化せしめた。さらに、レーザー光を照射して、シ
リコン膜の結晶性を改善せしめた。レーザーはＸｅＣｌ
エキシマーレーザー（波長３０８ｎｍ）を用いた。レー
ザーの照射エネルギー密度、パルス数はシリコン膜の膜
質によって加減した。そして、これをエッチングして、
島状の領域２０５を形成した。（図３（Ａ））
０００〜６０００Å、例えば、４０００Åの窒化珪素膜
２０４を堆積した。これはゲイト絶縁膜としても機能す
る。そして、厚さ３００〜１０００Å、例えば、８００
Åの非晶質シリコン膜をプラズマＣＶＤ法によって形成
した。そして、これにニッケルを微量添加し、５００〜
５８０℃、例えば、５５０℃でアニールすることによっ
て結晶化せしめた。さらに、レーザー光を照射して、シ
リコン膜の結晶性を改善せしめた。レーザーはＸｅＣｌ
エキシマーレーザー（波長３０８ｎｍ）を用いた。レー
ザーの照射エネルギー密度、パルス数はシリコン膜の膜
質によって加減した。そして、これをエッチングして、
島状の領域２０５を形成した。（図３（Ａ））
【００３９】さらに、プラズマＣＶＤ法によって厚さ３
０００〜６０００Å、例えば、１０００Åの酸化珪素膜
２０６を堆積した。これはゲイト絶縁膜としても機能す
る。その後、図には示していないが、窒化珪素膜２０４
と酸化珪素膜２０６をエッチングして第１のゲイト配線
に到達するコンタクトホールを形成した。このコンタク
トホールは、図５（Ａ）および同図（Ｂ）のコンタクト
２２３、２２４に相当するものである。コンタクトホー
ルを形成した後、スパッタ法によって、厚さ３０００〜
８０００Å、例えば、５０００Åのアルミニウム膜２０
７を形成した。（図３（Ｂ）） 次いで、アルミニウム膜をエッチングし、第２のゲイト
配線・電極２０８、２２１、２２２を形成した。本実施
例ではその上にドライバーから延びるソース線２１６が
形成される部分（図３（Ｃ）の第１のゲイト配線２０２
の部分）には第２のゲイト配線は形成しなかった。（図
３（Ｃ）、ゲイト配線２２１、２２２に関しては図５
（Ａ）参照）
０００〜６０００Å、例えば、１０００Åの酸化珪素膜
２０６を堆積した。これはゲイト絶縁膜としても機能す
る。その後、図には示していないが、窒化珪素膜２０４
と酸化珪素膜２０６をエッチングして第１のゲイト配線
に到達するコンタクトホールを形成した。このコンタク
トホールは、図５（Ａ）および同図（Ｂ）のコンタクト
２２３、２２４に相当するものである。コンタクトホー
ルを形成した後、スパッタ法によって、厚さ３０００〜
８０００Å、例えば、５０００Åのアルミニウム膜２０
７を形成した。（図３（Ｂ）） 次いで、アルミニウム膜をエッチングし、第２のゲイト
配線・電極２０８、２２１、２２２を形成した。本実施
例ではその上にドライバーから延びるソース線２１６が
形成される部分（図３（Ｃ）の第１のゲイト配線２０２
の部分）には第２のゲイト配線は形成しなかった。（図
３（Ｃ）、ゲイト配線２２１、２２２に関しては図５
（Ａ）参照）
【００４０】この結果、先に形成されたコンタクトホー
ル２２３、２２４を介して、第１のゲイト配線と第２の
ゲイト配線のコンタクトが形成された。本実施例では、
上述の通り、ソース線２１６が存在する部分においては
第２のゲイト配線を設けないので、コンタクトホールは
ソース線をはさんで、２か所設けてあり、すなわち、Ｔ
ＦＴ１個に付き、２か所のコンタクトを形成した。（図
３（Ｃ）） 次に、電解溶液中において、ゲイト電極に電流を印加
し、実施例１と同様に陽極酸化をおこない、第２のゲイ
ト配線・電極２０８の上面および側面にバリヤ型の陽極
酸化物２０９が形成された。陽極酸化物の厚さは１５０
０Åとした。（図３（Ｄ））
ル２２３、２２４を介して、第１のゲイト配線と第２の
ゲイト配線のコンタクトが形成された。本実施例では、
上述の通り、ソース線２１６が存在する部分においては
第２のゲイト配線を設けないので、コンタクトホールは
ソース線をはさんで、２か所設けてあり、すなわち、Ｔ
ＦＴ１個に付き、２か所のコンタクトを形成した。（図
３（Ｃ）） 次に、電解溶液中において、ゲイト電極に電流を印加
し、実施例１と同様に陽極酸化をおこない、第２のゲイ
ト配線・電極２０８の上面および側面にバリヤ型の陽極
酸化物２０９が形成された。陽極酸化物の厚さは１５０
０Åとした。（図３（Ｄ））
【００４１】その後、ウェットエッチング法によって酸
化珪素膜２０６をエッチングした。エッチャントとして
は、フッ酸、フッ化アンモニウム、酢酸の混合溶液を用
いた。このエッチャントは酸化珪素膜、特にプラズマＣ
ＶＤ法によって形成された酸化珪素膜に対してはエッチ
ングレートが大きく、酸化アルミニウム、シリコン、窒
化珪素に対しては十分に小さいという特徴を有してい
る。そのため、ほぼ酸化珪素膜２０６のみをゲイト電極
部（すなわちゲイト電極とその周囲の陽極酸化膜）をマ
スクとして自己整合的に選択的にエッングすることがで
きた。ゲイト配線・電極と島状シリコン層の間にはゲイ
ト絶縁膜２１０が残された。（図３（Ｅ））
化珪素膜２０６をエッチングした。エッチャントとして
は、フッ酸、フッ化アンモニウム、酢酸の混合溶液を用
いた。このエッチャントは酸化珪素膜、特にプラズマＣ
ＶＤ法によって形成された酸化珪素膜に対してはエッチ
ングレートが大きく、酸化アルミニウム、シリコン、窒
化珪素に対しては十分に小さいという特徴を有してい
る。そのため、ほぼ酸化珪素膜２０６のみをゲイト電極
部（すなわちゲイト電極とその周囲の陽極酸化膜）をマ
スクとして自己整合的に選択的にエッングすることがで
きた。ゲイト配線・電極と島状シリコン層の間にはゲイ
ト絶縁膜２１０が残された。（図３（Ｅ））
【００４２】次に、イオンドーピング法によって、島状
シリコン層２０５に、ゲイト電極部をマスクとして自己
整合的にＰ型の不純物を注入し、ソース／ドレイン２１
１、２１２を形成した。ドーズ量は１×１０14〜５×１
０15原子／ｃｍ2 、加速エネルギーは１０〜３０ｋｅＶ
とした。例えば、ドーズ量を２×１０14原子／ｃｍ2、
加速電圧を２０ｋＶとした。その後、ＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
照射して、活性層中に導入された不純物イオンの活性化
をおこなった。（図３（Ｆ））
シリコン層２０５に、ゲイト電極部をマスクとして自己
整合的にＰ型の不純物を注入し、ソース／ドレイン２１
１、２１２を形成した。ドーズ量は１×１０14〜５×１
０15原子／ｃｍ2 、加速エネルギーは１０〜３０ｋｅＶ
とした。例えば、ドーズ量を２×１０14原子／ｃｍ2、
加速電圧を２０ｋＶとした。その後、ＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
照射して、活性層中に導入された不純物イオンの活性化
をおこなった。（図３（Ｆ））
【００４３】その後、全面に厚さ５０〜５００Åのチタ
ン膜２１３をスパッタ法によって形成した。（図３
（Ｇ）） そして、４５０〜５５０℃、例えば、５００℃で１０〜
６０分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド（珪化チタン）領域２１４、
２１５を形成した。その後、過酸化水素とアンモニアと
水とを５：２：２で混合したエッチング液で未反応のＴ
ｉ膜をエッチングした。（図３（Ｈ）、）
ン膜２１３をスパッタ法によって形成した。（図３
（Ｇ）） そして、４５０〜５５０℃、例えば、５００℃で１０〜
６０分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド（珪化チタン）領域２１４、
２１５を形成した。その後、過酸化水素とアンモニアと
水とを５：２：２で混合したエッチング液で未反応のＴ
ｉ膜をエッチングした。（図３（Ｈ）、）
【００４４】その後、ソース線となるアルミニウム配線
・電極２１６を形成した。すなわち、本実施例ではソー
ス線とゲイト線の交差する部分においては、第２のゲイ
ト配線が存在しないので、第１の絶縁膜（厚さ４０００
Åの窒化珪素）２０４を層間絶縁物として利用すること
ができ、実施例１の場合に比較して、成膜工程を減らす
ことができた。さらに、外部からの水分、可動イオン等
がＴＦＴに侵入しないように厚さ２０００〜５０００
Å、例えば、３０００Åの窒化珪素膜２１７をプラズマ
ＣＶＤ法によって形成した。最後に、ＩＴＯ膜によっ
て、画素電極２１８を形成した。（図３（Ｉ））
・電極２１６を形成した。すなわち、本実施例ではソー
ス線とゲイト線の交差する部分においては、第２のゲイ
ト配線が存在しないので、第１の絶縁膜（厚さ４０００
Åの窒化珪素）２０４を層間絶縁物として利用すること
ができ、実施例１の場合に比較して、成膜工程を減らす
ことができた。さらに、外部からの水分、可動イオン等
がＴＦＴに侵入しないように厚さ２０００〜５０００
Å、例えば、３０００Åの窒化珪素膜２１７をプラズマ
ＣＶＤ法によって形成した。最後に、ＩＴＯ膜によっ
て、画素電極２１８を形成した。（図３（Ｉ））
【００４５】以上によって、アクティブマトリクス回路
における配線交差部２２６、画素に接続するＴＦＴ２２
７が完成した。本実施例による画素の部分に設けられた
ＴＦＴを上方から見た図を図５（Ａ）に示す。スキャン
ドライバーから延びてきたゲイト線は第１のゲイト線２
０２と第２のゲイト線２２１、２２２の２層構造となっ
ている。ただし、ソース線とゲイト線が交差する部分２
２６においては第２のゲイト線は設けられていない。第
１のゲイト線と第２のゲイト線は、コンタクト２２３、
２２４において、接続されている。本実施例のアクティ
ブマトリクス回路においては、ＴＦＴ１個に付き２か所
のコンタクトを設けた。
における配線交差部２２６、画素に接続するＴＦＴ２２
７が完成した。本実施例による画素の部分に設けられた
ＴＦＴを上方から見た図を図５（Ａ）に示す。スキャン
ドライバーから延びてきたゲイト線は第１のゲイト線２
０２と第２のゲイト線２２１、２２２の２層構造となっ
ている。ただし、ソース線とゲイト線が交差する部分２
２６においては第２のゲイト線は設けられていない。第
１のゲイト線と第２のゲイト線は、コンタクト２２３、
２２４において、接続されている。本実施例のアクティ
ブマトリクス回路においては、ＴＦＴ１個に付き２か所
のコンタクトを設けた。
【００４６】本実施例のようにソース線とゲイト線が交
差する部分においては第２のゲイト配線を設けないとい
う構成とすると、図３（Ｉ）から一目瞭然であるが、光
サブでの段差を小さくすることができる。そのため、ソ
ース線の断線の確率が低下し、歩留りの向上に寄与す
る。図５（Ａ）におけるゲイト線にそったａ−ｂの断面
構造を図５（Ｂ）に示す。また、図５（Ａ）の回路を複
数並べたマトリクスの回路図を図５（Ｃ）に示す。図５
（Ａ）において、ゲイト線２２２（および２０２）は上
の行の画素電極の下に延びる配線２２５に別れ、画素電
極との間に容量を形成する。
差する部分においては第２のゲイト配線を設けないとい
う構成とすると、図３（Ｉ）から一目瞭然であるが、光
サブでの段差を小さくすることができる。そのため、ソ
ース線の断線の確率が低下し、歩留りの向上に寄与す
る。図５（Ａ）におけるゲイト線にそったａ−ｂの断面
構造を図５（Ｂ）に示す。また、図５（Ａ）の回路を複
数並べたマトリクスの回路図を図５（Ｃ）に示す。図５
（Ａ）において、ゲイト線２２２（および２０２）は上
の行の画素電極の下に延びる配線２２５に別れ、画素電
極との間に容量を形成する。
【００４７】〔実施例３〕 本実施例を図７に示す。図
７（Ａ）はアクティブマトリクス回路のトランジスタを
中心とした部分を、図７（Ｂ）は周辺回路の部分を示
す。本実施例ではアクティブマトリクス回路において
は、ＴＦＴを本発明の上下のゲイト電極を有する構造と
したのに対し、周辺回路においてはトップゲイト型のＴ
ＦＴとしたことを特徴とする。このような構造を得るた
めに、本実施例では、アクティブマトリクス領域にのみ
第１のゲイト配線を設けた。以下、図面の説明をする。
７（Ａ）はアクティブマトリクス回路のトランジスタを
中心とした部分を、図７（Ｂ）は周辺回路の部分を示
す。本実施例ではアクティブマトリクス回路において
は、ＴＦＴを本発明の上下のゲイト電極を有する構造と
したのに対し、周辺回路においてはトップゲイト型のＴ
ＦＴとしたことを特徴とする。このような構造を得るた
めに、本実施例では、アクティブマトリクス領域にのみ
第１のゲイト配線を設けた。以下、図面の説明をする。
【００４８】アクティブマトリクス回路領域において
は、第１のゲイト電極・配線３０１、３０２が形成さ
れ、実施例２と同様に第１のゲイト配線３０１が第３の
配線３０７と交差する部分を除いて、陽極酸化物で被覆
された第２のゲイト配線・電極３０３が設けられた。本
実施例では、第１のゲイト絶縁膜（第１のゲイト電極３
０２と活性層の間の絶縁膜）および第２のゲイト絶縁膜
（第２のゲイト電極３０３と活性層の間の絶縁膜）は共
に酸化珪素で構成し、前者の厚さを１２００Å、後者の
厚さを１８００Åとした。そのため、アクティブマトリ
クス回路においては、第１のゲイト電極３０２の影響が
大きかった。ＴＦＴのソース／ドレインやシリサイドの
構造は他の実施例と同様であった。（図７（Ａ）） 一方、周辺回路領域においては第１のゲイト電極・配線
は設けられず、陽極酸化物で被覆された第２のゲイト配
線・電極３０４、３０５のみが設けられた。上述のよう
に、第１および第２のゲイト絶縁膜の厚さはそれぞれ異
なっていたが、周辺回路においては第１のゲイト電極は
存在しないのでその効果は観測できなかった。（図７
（Ｂ））
は、第１のゲイト電極・配線３０１、３０２が形成さ
れ、実施例２と同様に第１のゲイト配線３０１が第３の
配線３０７と交差する部分を除いて、陽極酸化物で被覆
された第２のゲイト配線・電極３０３が設けられた。本
実施例では、第１のゲイト絶縁膜（第１のゲイト電極３
０２と活性層の間の絶縁膜）および第２のゲイト絶縁膜
（第２のゲイト電極３０３と活性層の間の絶縁膜）は共
に酸化珪素で構成し、前者の厚さを１２００Å、後者の
厚さを１８００Åとした。そのため、アクティブマトリ
クス回路においては、第１のゲイト電極３０２の影響が
大きかった。ＴＦＴのソース／ドレインやシリサイドの
構造は他の実施例と同様であった。（図７（Ａ）） 一方、周辺回路領域においては第１のゲイト電極・配線
は設けられず、陽極酸化物で被覆された第２のゲイト配
線・電極３０４、３０５のみが設けられた。上述のよう
に、第１および第２のゲイト絶縁膜の厚さはそれぞれ異
なっていたが、周辺回路においては第１のゲイト電極は
存在しないのでその効果は観測できなかった。（図７
（Ｂ））
【００４９】第２のゲイト配線・電極３０３〜３０５を
覆って、第１の層間絶縁物３０６が厚さ２０００Åの窒
化珪素膜によって形成された。そして、第１の層間絶縁
物３０６にコンタクトホールが形成された。この際、ア
クティブマトリクス回路のＴＦＴにおいては、ソース線
（第３の配線）３０７と接続する方のみならず、画素電
極３１２と接続する方にもコンタクトホールが形成され
た。その後、第３の配線３０７〜３１０が形成された。
この配線材料としてはチタン（厚さ５００Å）とアルミ
ニウム（厚さ４０００Å）の多層膜を用いた。アルミニ
ウムには１％のシリコンを含有せしめた。（図７
（Ａ）、図７（Ｂ））
覆って、第１の層間絶縁物３０６が厚さ２０００Åの窒
化珪素膜によって形成された。そして、第１の層間絶縁
物３０６にコンタクトホールが形成された。この際、ア
クティブマトリクス回路のＴＦＴにおいては、ソース線
（第３の配線）３０７と接続する方のみならず、画素電
極３１２と接続する方にもコンタクトホールが形成され
た。その後、第３の配線３０７〜３１０が形成された。
この配線材料としてはチタン（厚さ５００Å）とアルミ
ニウム（厚さ４０００Å）の多層膜を用いた。アルミニ
ウムには１％のシリコンを含有せしめた。（図７
（Ａ）、図７（Ｂ））
【００５０】さらに、第２の層間絶縁物３１１が厚さ３
０００Åの酸化珪素によって形成された。そして、アク
ティブマトリクス回路において、画素電極とＴＦＴとの
コンタクトを形成する部分にコンタクトホールが形成さ
れた。今回のコンタクトホールは、先に設けられたコン
タクトホールの内側に形成された。最後に、画素電極３
１２が設けられた。（図７（Ｂ）） 以上のようにして、アクティブマトリクス回路のＴＦＴ
３１６、配線交差部３１５、周辺回路のＮチャネル型Ｔ
ＦＴ３１３、Ｐチャネル型ＴＦＴ３１４が完成した。
０００Åの酸化珪素によって形成された。そして、アク
ティブマトリクス回路において、画素電極とＴＦＴとの
コンタクトを形成する部分にコンタクトホールが形成さ
れた。今回のコンタクトホールは、先に設けられたコン
タクトホールの内側に形成された。最後に、画素電極３
１２が設けられた。（図７（Ｂ）） 以上のようにして、アクティブマトリクス回路のＴＦＴ
３１６、配線交差部３１５、周辺回路のＮチャネル型Ｔ
ＦＴ３１３、Ｐチャネル型ＴＦＴ３１４が完成した。
【００５１】〔実施例４〕 本実施例を図８に示す。図
８（Ａ）はアクティブマトリクス回路のトランジスタを
中心とした部分を、図８（Ｂ）は周辺回路の部分を示
す。本実施例でも実施例３と同様に、周辺回路において
はトップゲイト型のＴＦＴとしたが、周辺回路領域にも
第１のゲイト配線を残し、配線交差部は第１の配線と第
３の配線を交差させる構造とした。以下、図面の説明を
する。アクティブマトリクス回路領域においては、第１
のゲイト電極・配線４０１、４０２が形成され、実施例
２と同様に第１のゲイト配線４０１が第３の配線４０７
と交差する部分を除いて、陽極酸化物で被覆された第２
のゲイト配線・電極４０４が設けられた。本実施例で
は、第１のゲイト絶縁膜（第１のゲイト電極４０２と活
性層の間の絶縁膜）を窒化珪素膜で、第２のゲイト絶縁
膜（第２のゲイト電極４０４と活性層の間の絶縁膜）を
酸化珪素膜で、それぞれ構成し、前者の厚さを４０００
Å、後者の厚さを１２００Åとした。誘電率を考慮する
と、第１のゲイト電極と第２のゲイト電極の寄与はほぼ
同じであった。ＴＦＴのソース／ドレインやシリサイド
の構造は他の実施例と同様であった。（図８（Ａ））
８（Ａ）はアクティブマトリクス回路のトランジスタを
中心とした部分を、図８（Ｂ）は周辺回路の部分を示
す。本実施例でも実施例３と同様に、周辺回路において
はトップゲイト型のＴＦＴとしたが、周辺回路領域にも
第１のゲイト配線を残し、配線交差部は第１の配線と第
３の配線を交差させる構造とした。以下、図面の説明を
する。アクティブマトリクス回路領域においては、第１
のゲイト電極・配線４０１、４０２が形成され、実施例
２と同様に第１のゲイト配線４０１が第３の配線４０７
と交差する部分を除いて、陽極酸化物で被覆された第２
のゲイト配線・電極４０４が設けられた。本実施例で
は、第１のゲイト絶縁膜（第１のゲイト電極４０２と活
性層の間の絶縁膜）を窒化珪素膜で、第２のゲイト絶縁
膜（第２のゲイト電極４０４と活性層の間の絶縁膜）を
酸化珪素膜で、それぞれ構成し、前者の厚さを４０００
Å、後者の厚さを１２００Åとした。誘電率を考慮する
と、第１のゲイト電極と第２のゲイト電極の寄与はほぼ
同じであった。ＴＦＴのソース／ドレインやシリサイド
の構造は他の実施例と同様であった。（図８（Ａ））
【００５２】一方、周辺回路領域においてはＴＦＴの部
分においては第１のゲイト電極は設けられなかったが、
その他の部分には第１のゲイト配線４０３を設けた。そ
して、ＴＦＴの部分には陽極酸化物で被覆された第２の
ゲイト配線・電極４０５，４０６が設けられたが、第１
の配線と第３の配線４０９と交差する部分においては第
２のゲイト配線は設けられなかった。これは、実施例２
と同様に配線の段差を減らすためである。（図８
（Ｂ）） そして、その上に第３の配線４０７〜４１０が形成され
た。このとき、アクティブマトリクス回路および周辺回
路において第１のゲイト配線４０１、４０３と第３の配
線４０８、４０９は第１のゲイト配線上に形成された第
１のゲイト絶縁膜によって層間分離される。（図８
（Ａ）、図８（Ｂ））
分においては第１のゲイト電極は設けられなかったが、
その他の部分には第１のゲイト配線４０３を設けた。そ
して、ＴＦＴの部分には陽極酸化物で被覆された第２の
ゲイト配線・電極４０５，４０６が設けられたが、第１
の配線と第３の配線４０９と交差する部分においては第
２のゲイト配線は設けられなかった。これは、実施例２
と同様に配線の段差を減らすためである。（図８
（Ｂ）） そして、その上に第３の配線４０７〜４１０が形成され
た。このとき、アクティブマトリクス回路および周辺回
路において第１のゲイト配線４０１、４０３と第３の配
線４０８、４０９は第１のゲイト配線上に形成された第
１のゲイト絶縁膜によって層間分離される。（図８
（Ａ）、図８（Ｂ））
【００５３】その後、層間絶縁物４１１が厚さ３０００
Åの窒化珪素によって形成された。そして、アクティブ
マトリクス回路において、画素電極とＴＦＴとのコンタ
クトを形成する部分にコンタクトホールが形成され、画
素電極４１２が設けられた。（図８（Ｂ）） 以上のようにして、アクティブマトリクス回路のＴＦＴ
４１４、配線交差部４１３、周辺回路のＮチャネル型Ｔ
ＦＴ４１５、Ｐチャネル型ＴＦＴ４１６が完成した。
Åの窒化珪素によって形成された。そして、アクティブ
マトリクス回路において、画素電極とＴＦＴとのコンタ
クトを形成する部分にコンタクトホールが形成され、画
素電極４１２が設けられた。（図８（Ｂ）） 以上のようにして、アクティブマトリクス回路のＴＦＴ
４１４、配線交差部４１３、周辺回路のＮチャネル型Ｔ
ＦＴ４１５、Ｐチャネル型ＴＦＴ４１６が完成した。
【００５４】
【発明の効果】本発明によって得られる効果をまとめる
と以下のようになる。第１にゲイト配線を２層構造とす
ることによるゲイト配線の抵抗を低減させることができ
た。第２にゲイト配線を２層構造とすることによって、
ゲイト配線の断線による不良を減らすことができた。第
３にソース／ドレインに隣接してシリサイド領域を設け
ることにより、ＴＦＴのシート抵抗を低減せしめること
ができた。
と以下のようになる。第１にゲイト配線を２層構造とす
ることによるゲイト配線の抵抗を低減させることができ
た。第２にゲイト配線を２層構造とすることによって、
ゲイト配線の断線による不良を減らすことができた。第
３にソース／ドレインに隣接してシリサイド領域を設け
ることにより、ＴＦＴのシート抵抗を低減せしめること
ができた。
【００５５】本発明のＴＦＴは、半導体集積回路が形成
された基板上に３次元集積回路を形成する場合でも、ガ
ラスまたは有機樹脂等の上に形成される場合でも同様に
形成されることはいうまでもないが、いずれの場合にも
絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマト
リクス回路等の電気光学装置に対する本発明の効果は著
しい。以上のように本発明は工業上、有益である。
された基板上に３次元集積回路を形成する場合でも、ガ
ラスまたは有機樹脂等の上に形成される場合でも同様に
形成されることはいうまでもないが、いずれの場合にも
絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマト
リクス回路等の電気光学装置に対する本発明の効果は著
しい。以上のように本発明は工業上、有益である。
【図１】 実施例１によるＴＦＴの作製方法を示す。
【図２】 実施例１によるＴＦＴの作製方法を示す。
【図３】 実施例２によるＴＦＴの作製方法を示す。
【図４】 実施例１によって作製したＴＦＴ回路の構造
を示す。
を示す。
【図５】 実施例１によって作製したＴＦＴ回路の構造
を示す。
を示す。
【図６】 モノリシック型アクティブマトリクス回路の
ブロック図を示す。
ブロック図を示す。
【図７】 実施例３によって作製したＴＦＴ回路の構造
を示す。
を示す。
【図８】 実施例４によって作製したＴＦＴ回路の構造
を示す。
を示す。
１０１ 絶縁表面 １０２〜１０５ 第１のゲイト配線・電極（多結晶シリ
コン） １０６ 第１の絶縁膜（窒化珪素） １０７〜１０９ 活性層（シリコン） １１０ 第２の絶縁膜（窒化珪素） １１１ 金属膜（アルミニウム） １１２〜１１５ 第２のゲイト配線・電極（アルミニウ
ム） １１６〜１１９ 陽極酸化物（酸化アルミニウム） １２０〜１２３ ゲイト絶縁膜 １２４〜１２９ Ｎ型もしくはＰ型不純物領域 １３０ 金属膜（チタン） １３１〜１３６ シリサイド領域（珪化チタン） １３７ 第１の層間絶縁物（酸化珪素） １３８〜１４１ 金属配線（アルミニウム） １４２ 画素電極（ＩＴＯ） １４３ 第２の層間絶縁物（窒化珪素） １４４ 画素開孔部 １４５ 第１および第２のゲイト配線のコンタ
クト部 １４６ 補助容量様配線 １４７ ソース線とゲイト線の交差部 １４８ 画素電極に設けられたＴＦＴ １４９ 周辺回路のＮチャネル型ＴＦＴ １５０ 周辺回路のＰチャネル型ＴＦＴ
コン） １０６ 第１の絶縁膜（窒化珪素） １０７〜１０９ 活性層（シリコン） １１０ 第２の絶縁膜（窒化珪素） １１１ 金属膜（アルミニウム） １１２〜１１５ 第２のゲイト配線・電極（アルミニウ
ム） １１６〜１１９ 陽極酸化物（酸化アルミニウム） １２０〜１２３ ゲイト絶縁膜 １２４〜１２９ Ｎ型もしくはＰ型不純物領域 １３０ 金属膜（チタン） １３１〜１３６ シリサイド領域（珪化チタン） １３７ 第１の層間絶縁物（酸化珪素） １３８〜１４１ 金属配線（アルミニウム） １４２ 画素電極（ＩＴＯ） １４３ 第２の層間絶縁物（窒化珪素） １４４ 画素開孔部 １４５ 第１および第２のゲイト配線のコンタ
クト部 １４６ 補助容量様配線 １４７ ソース線とゲイト線の交差部 １４８ 画素電極に設けられたＴＦＴ １４９ 周辺回路のＮチャネル型ＴＦＴ １５０ 周辺回路のＰチャネル型ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 H01L 29/786
Claims (4)
- 【請求項１】複数のゲイト配線、該複数のゲイト配線と
交差する複数のソース配線、該複数のソース配線に接続
された複数の薄膜トランジスタ及び該複数の薄膜トラン
ジスタに接続された複数の画素電極を含む半導体装置で
あって、 前記複数の薄膜トランジスタは、第１のゲイト電極、該
第１のゲイト電極上の第１の絶縁膜、該第１の絶縁膜上
の半導体層、該半導体層上の第２の絶縁膜及び該第２の
絶縁膜上の第２のゲイト電極を含み、 前記複数のゲイト配線のそれぞれは、前記第１のゲイト
電極と一体の第１のゲイト配線及び前記第２のゲイト電
極と一体の第２のゲイト配線からなるとともに、スキャ
ンドライバーから延びており、 前記第１のゲイト配線及び前記第２のゲイト配線は、前
記第１の絶縁膜及び前記第２の絶縁膜を介して重なり、
かつ、相互に接続され、前記ソース配線と前記ゲイト配線との交差部では、前記
第２のゲイト配線が設けられていない ことを特徴とする
半導体装置。 - 【請求項２】複数のゲイト配線、該複数のゲイト配線と
交差する複数のソース配線、該複数のソース配線に接続
された複数の薄膜トランジスタ及び該複数の薄膜トラン
ジスタに接続された複数の画素電極を含む半導体装置で
あって、 前記複数の薄膜トランジスタは、第１のゲイト電極、該
第１のゲイト電極上の第１の絶縁膜、該第１の絶縁膜上
の半導体層、該半導体層上の第２の絶縁膜及び該第２の
絶縁膜上の第２のゲイト電極を含み、 前記複数のゲイト配線のそれぞれは、前記第１のゲイト
電極と一体の第１のゲイト配線及び前記第２のゲイト電
極と一体の第２のゲイト配線からなるとともに、スキャ
ンドライバーから延びており、 前記第１のゲイト配線及び前記第２のゲイト配線は、前
記第１の絶縁膜及び前記第２の絶縁膜を介して重なり、
かつ、相互に接続され、 前記第１の絶縁膜の膜厚は、前記第２の絶縁膜の膜厚と
異なり、前記ソース配線と前記ゲイト配線との交差部では、前記
第２のゲイト配線が設 けられていない ことを特徴とする
半導体装置。 - 【請求項３】複数のゲイト配線、該複数のゲイト配線と
交差する複数のソース配線、該複数のソース配線に接続
された複数の薄膜トランジスタ及び該複数の薄膜トラン
ジスタに接続された複数の画素電極を含む半導体装置で
あって、 前記複数の薄膜トランジスタは、第１のゲイト電極、該
第１のゲイト電極上の第１の絶縁膜、該第１の絶縁膜上
の半導体層、該半導体層上の第２の絶縁膜及び該第２の
絶縁膜上の第２のゲイト電極を含み、 前記複数のゲイト配線のそれぞれは、前記第１のゲイト
電極と一体の第１のゲイト配線及び前記第２のゲイト電
極と一体の第２のゲイト配線からなるとともに、スキャ
ンドライバーから延びており、 前記第１のゲイト配線及び前記第２のゲイト配線は、前
記第１の絶縁膜及び前記第２の絶縁膜を介して重なり、
かつ、相互に接続され、 前記第１の絶縁膜の膜厚は、前記第２の絶縁膜の膜厚よ
り薄く、前記ソース配線と前記ゲイト配線との交差部では、前記
第２のゲイト配線が設けられていない ことを特徴とする
半導体装置。 - 【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記第２のゲイト配線は、前記画素電極との間に容
量を形成していることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18095094A JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
| US08/498,532 US5644147A (en) | 1994-07-07 | 1995-07-05 | Electro-optical device incorporating pixel transistors with plural gate electrodes |
| US08/811,299 US5818070A (en) | 1994-07-07 | 1997-03-04 | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18095094A JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000365654A Division JP3868735B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
| JP2001143550A Division JP3708836B2 (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
| JP2001143656A Division JP2002033488A (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
| JP2001143620A Division JP2002033487A (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
| JP2001143559A Division JP3708837B2 (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823100A JPH0823100A (ja) | 1996-01-23 |
| JP3253808B2 true JP3253808B2 (ja) | 2002-02-04 |
Family
ID=16092116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18095094A Expired - Lifetime JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5644147A (ja) |
| JP (1) | JP3253808B2 (ja) |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| TW289097B (ja) * | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
| JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
| TW324862B (en) * | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
| JP3759999B2 (ja) * | 1996-07-16 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ |
| KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
| JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3856889B2 (ja) | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JPH10275914A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 半導体装置 |
| KR100248119B1 (ko) | 1997-05-01 | 2000-03-15 | 구자홍 | 박막트랜지스터 및 그 제조방법 |
| JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| US6320204B1 (en) | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
| US6066860A (en) | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
| KR100268895B1 (ko) | 1997-12-27 | 2000-10-16 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| GB9806609D0 (en) * | 1998-03-28 | 1998-05-27 | Philips Electronics Nv | Electronic devices comprising thin-film transistors |
| TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
| JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6433473B1 (en) | 1998-10-29 | 2002-08-13 | Candescent Intellectual Property Services, Inc. | Row electrode anodization |
| US6451644B1 (en) * | 1998-11-06 | 2002-09-17 | Advanced Micro Devices, Inc. | Method of providing a gate conductor with high dopant activation |
| EP1058310A3 (en) * | 1999-06-02 | 2009-11-18 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| JP3394483B2 (ja) * | 1999-11-16 | 2003-04-07 | 鹿児島日本電気株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| US20020113268A1 (en) * | 2000-02-01 | 2002-08-22 | Jun Koyama | Nonvolatile memory, semiconductor device and method of manufacturing the same |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW490745B (en) * | 2000-05-15 | 2002-06-11 | Ibm | Self-aligned double gate MOSFET with separate gates |
| US6982460B1 (en) | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| JP3918412B2 (ja) * | 2000-08-10 | 2007-05-23 | ソニー株式会社 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4974427B2 (ja) * | 2000-09-29 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子装置 |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP3982218B2 (ja) * | 2001-02-07 | 2007-09-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7189997B2 (en) | 2001-03-27 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
| US6952023B2 (en) * | 2001-07-17 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6639246B2 (en) * | 2001-07-27 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4275336B2 (ja) | 2001-11-16 | 2009-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| CN1229682C (zh) * | 2002-05-21 | 2005-11-30 | 精工爱普生株式会社 | 电光装置和电子设备 |
| US7176483B2 (en) * | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6995053B2 (en) * | 2004-04-23 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Vertical thin film transistor |
| US7541614B2 (en) * | 2003-03-11 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
| JP2004343018A (ja) * | 2003-03-20 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
| CN1328796C (zh) * | 2003-04-09 | 2007-07-25 | 友达光电股份有限公司 | 薄膜晶体管的双栅极布局结构 |
| US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2004105140A1 (ja) | 2003-05-22 | 2004-12-02 | Fujitsu Limited | 電界効果トランジスタ及びその製造方法 |
| WO2005074030A1 (en) * | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7652321B2 (en) * | 2004-03-08 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US20060166415A1 (en) * | 2004-06-07 | 2006-07-27 | Sharp Laboratories Of America, Inc. | Two-transistor tri-state inverter |
| US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
| US7407843B2 (en) * | 2004-04-23 | 2008-08-05 | Sharp Laboratories Of America, Inc. | Four-transistor Schmitt trigger inverter |
| US7288480B2 (en) * | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
| US20060068532A1 (en) * | 2004-09-28 | 2006-03-30 | Sharp Laboratories Of America, Inc. | Dual-gate thin-film transistor |
| KR101020661B1 (ko) | 2004-06-02 | 2011-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| GB0413133D0 (en) * | 2004-06-12 | 2004-07-14 | Koninkl Philips Electronics Nv | Semiconductor on insulator semiconductor device and method of manufacture |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| TWI382455B (zh) * | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| US7575959B2 (en) * | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| EP1693484A3 (en) * | 2005-02-15 | 2007-06-20 | Rohm and Haas Electronic Materials, L.L.C. | Plating Method |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
| US20070090459A1 (en) * | 2005-10-26 | 2007-04-26 | Motorola, Inc. | Multiple gate printed transistor method and apparatus |
| JP4525928B2 (ja) * | 2005-12-27 | 2010-08-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101251998B1 (ko) * | 2006-02-20 | 2013-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI336945B (en) * | 2006-06-15 | 2011-02-01 | Au Optronics Corp | Dual-gate transistor and pixel structure using the same |
| JP4748456B2 (ja) * | 2006-09-26 | 2011-08-17 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4007412B2 (ja) * | 2007-01-12 | 2007-11-14 | ソニー株式会社 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| TW200834927A (en) * | 2007-02-05 | 2008-08-16 | Ind Tech Res Inst | Method for fabricating a layer with tiny structure and thin film transistor |
| JP5141069B2 (ja) * | 2007-03-28 | 2013-02-13 | 株式会社リコー | 半導体装置 |
| FR2912548A1 (fr) * | 2007-06-05 | 2008-08-15 | Commissariat Energie Atomique | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. |
| WO2009004919A1 (en) | 2007-06-29 | 2009-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5322408B2 (ja) * | 2007-07-17 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP5264197B2 (ja) * | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| US9000441B2 (en) * | 2008-08-05 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| CN102473733B (zh) | 2009-07-18 | 2015-09-30 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
| WO2011010541A1 (en) * | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2011010542A1 (en) | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101812683B1 (ko) | 2009-10-21 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| KR101712340B1 (ko) * | 2009-10-30 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기 |
| US8395156B2 (en) * | 2009-11-24 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5228022B2 (ja) * | 2010-10-13 | 2013-07-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5766467B2 (ja) | 2011-03-02 | 2015-08-19 | 株式会社東芝 | 薄膜トランジスタ及びその製造方法、表示装置 |
| WO2012120563A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 |
| JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| JP6006930B2 (ja) * | 2011-11-22 | 2016-10-12 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板、及びその製造方法 |
| DE102013207324A1 (de) | 2012-05-11 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
| JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9754971B2 (en) | 2013-05-18 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013231977A (ja) * | 2013-06-04 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP6406926B2 (ja) | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103560113B (zh) * | 2013-11-15 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
| KR102287013B1 (ko) * | 2014-11-25 | 2021-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| US9851459B2 (en) | 2014-12-18 | 2017-12-26 | Carestream Health, Inc. | Threshold voltage calibration and compensation circuit for a digital radiographic detector |
| KR102349279B1 (ko) * | 2017-09-08 | 2022-01-11 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3823349A (en) * | 1970-01-22 | 1974-07-09 | Ibm | Interconnection metallurgy system for semiconductor devices |
| JPS58115850A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
| JPS6081869A (ja) * | 1983-10-12 | 1985-05-09 | Seiko Epson Corp | 薄膜トランジスタの駆動方法 |
| US4748485A (en) * | 1985-03-21 | 1988-05-31 | Hughes Aircraft Company | Opposed dual-gate hybrid structure for three-dimensional integrated circuits |
| EP0197531B1 (en) * | 1985-04-08 | 1993-07-28 | Hitachi, Ltd. | Thin film transistor formed on insulating substrate |
| JPS625661A (ja) * | 1985-07-01 | 1987-01-12 | Nec Corp | 薄膜トランジスタ |
| US5140391A (en) * | 1987-08-24 | 1992-08-18 | Sony Corporation | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| US5017983A (en) * | 1989-08-03 | 1991-05-21 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| JPH053320A (ja) * | 1990-08-10 | 1993-01-08 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JP2940880B2 (ja) * | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5273927A (en) * | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
| KR940004322B1 (ko) * | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| DE69317800T2 (de) * | 1992-01-28 | 1998-09-03 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
| JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
| DE4220565A1 (de) * | 1992-06-24 | 1994-01-05 | Bayer Ag | Verfahren zur Herstellung von Dinitro-polyalkylbenzolen |
| JPH0645603A (ja) * | 1992-07-23 | 1994-02-18 | Nec Corp | Ｍｏｓ型薄膜トランジスタ |
| US5461419A (en) * | 1992-10-16 | 1995-10-24 | Casio Computer Co., Ltd. | Photoelectric conversion system |
| KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
| JP2734962B2 (ja) * | 1993-12-27 | 1998-04-02 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| US5497019A (en) * | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
| JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
-
1994
- 1994-07-07 JP JP18095094A patent/JP3253808B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-05 US US08/498,532 patent/US5644147A/en not_active Expired - Lifetime
-
1997
- 1997-03-04 US US08/811,299 patent/US5818070A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5818070A (en) | 1998-10-06 |
| JPH0823100A (ja) | 1996-01-23 |
| US5644147A (en) | 1997-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
| US5576556A (en) | Thin film semiconductor device with gate metal oxide and sidewall spacer | |
| US7723788B2 (en) | Semiconductor device and method for forming the same | |
| US8273613B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6507069B1 (en) | Semiconductor device and method of manufacture thereof | |
| JPH10135475A (ja) | 半導体装置およびその作製方法 | |
| US6624477B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3943200B2 (ja) | 半導体装置の作製方法 | |
| JP4481284B2 (ja) | 半導体装置の作製方法 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH07111334A (ja) | 半導体装置およびその作製方法 | |
| JP3708837B2 (ja) | 半導体装置 | |
| JP3708836B2 (ja) | 半導体装置 | |
| JP4610455B2 (ja) | 半導体装置 | |
| JP3868735B2 (ja) | 半導体装置 | |
| JP2002033488A (ja) | 半導体装置 | |
| JP2002033487A (ja) | 半導体装置 | |
| JP3472231B2 (ja) | 半導体装置 | |
| JP4481361B2 (ja) | 半導体装置 | |
| JPH09307115A (ja) | 薄膜トランジスタ | |
| JP2000124461A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JP2002050637A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |