FR2912548A1 - Realisation de contacts compacts pour des transistors a double grilles auto-alignees. - Google Patents
Realisation de contacts compacts pour des transistors a double grilles auto-alignees. Download PDFInfo
- Publication number
- FR2912548A1 FR2912548A1 FR0755475A FR0755475A FR2912548A1 FR 2912548 A1 FR2912548 A1 FR 2912548A1 FR 0755475 A FR0755475 A FR 0755475A FR 0755475 A FR0755475 A FR 0755475A FR 2912548 A1 FR2912548 A1 FR 2912548A1
- Authority
- FR
- France
- Prior art keywords
- gate
- layer
- block
- interconnection element
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004377 microelectronic Methods 0.000 title claims abstract description 14
- 239000007769 metal material Substances 0.000 title claims abstract description 13
- 238000000151 deposition Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 29
- 230000000284 resting effect Effects 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- -1 or SION Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
La présente invention concerne un procédé amélioré de réalisation d'au moins un élément métallique d'interconnexion entre les deux grilles d'un transistors à double-grille, l'élément métallique d'interconnexion étant formé d'une couche de matériau de grille appartenant à la grille supérieure du transistor et remplissant un trou réalisé entre la grille supérieure et la grille inférieure. L'invention concerne également un dispositif microélectronique de transistor à double-grille obtenu à l'aide d'un tel procédé.
Description
REALISATION DE CONTACTS COMPACTS POUR DES TRANSISTORS A DOUBLE GRILLES
AUTO-ALIGNEES. DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente invention se rapporte au domaine des circuits intégrés, et plus particulièrement à celui des transistors, et a pour but de présenter un dispositif microélectronique doté d'au moins une structure de transistor double-grille, comportant au moins un élément d'interconnexion entre les deux grilles. L'invention met en particulier en oeuvre un procédé amélioré de réalisation d'éléments d'interconnexions entre les deux grilles de transistors double-grille. L'invention prévoit également la réalisation d'un contact compact entre un niveau métallique d'interconnexion et les deux grilles d'un transistor double-grille. ART ANTÉRIEUR Une structure classique de transistor est généralement formée, sur un substrat, par exemple de type SOI (SOI pour silicon on insulator ou silicium sur isolant ), d'une région de source et d'une région de drain, par exemple sous forme respectivement d'une première et d'une deuxième zones semi-conductrices, reliées entre elles par une troisième structure semi-conductrice apte à jouer le rôle d'un canal dans lequel un courant est destiné à circuler, et qui peut avoir une forme d'un barreau semi-conducteur. Ce barreau est recouvert d'une grille semi-conductrice ou métallique permettant de contrôler l'intensité d'un courant transitant dans le canal.
Pour améliorer notamment le contrôle de la conduction du canal, de nouvelles structures de grilles de transistor sont apparues. Parmi ces nouvelles structures, figure une structure dite de double-grille comprenant une première grille appelée grille inférieure , formée d'au moins une première couche à base d'au moins un matériau de grille située sous une zone semi-conductrice de canal de transistor, et une deuxième grille dite grille supérieure , formée d'au moins une deuxième couche à base d'au moins un matériau de grille située au dessus de la zone semi-conductrice de canal de transistor. D'autre part, dans le domaine des circuits intégrés, on cherche constamment à réduire la surface occupée par les composants. Les différents contacts de grille, de drain et de source, sont également soumis à ces contraintes d'encombrement. Pour un transistor à double-grille, les interconnexions entre la grille inférieure et la grille supérieure se font généralement par l'intermédiaire d'un premier niveau métallique d'interconnexion, parmi une pluralité de niveaux métalliques superposés au dessus du transistor et comprenant respectivement une pluralité de bandes métalliques horizontales. Un exemple de dispositif microélectronique suivant l'art antérieur réalisé en technologie double- grille dite auto-alignée est illustré sur les figures 1A et 1B, le dispositif étant représenté en vue de dessus sur la figure 1A, et selon une coupe transversale A'A sur la figure 1B. Ce dispositif comprend un premier élément métallique 2 d'interconnexion permettant de connecter un bloc de grille inférieure 4 d'un transistor double-grille et une bande métallique horizontale 12 d'un premier niveau métallique M1 d'interconnexion. Un deuxième élément métallique 6 d'interconnexion permet quant à lui de connecter un bloc de grille supérieure 8 du transistor et la bande métallique horizontale 12 du premier niveau métallique M1 d'interconnexion. Un inconvénient d'une telle prise de contact permettant de relier électriquement les deux grilles et le premier niveau de métal M1, est son encombrement. Le document US 2006/002788 présente un dispositif de transistor double grille, dans lequel un seul contact est prévu pour relier à la fois le premier niveau métallique d'interconnexion et les deux grilles. Avec cette solution les deux grilles sont nécessairement reliées au premier niveau métallique d'interconnexion. Il se pose le problème de trouver un nouveau procédé de réalisation de contacts connectant les deux grilles d'un transistor double-grille, qui ne présente pas les inconvénients mentionnés ci-dessus. EXPOSÉ DE L'INVENTION La présente invention a pour but de 30 présenter un procédé de réalisation d'un dispositif microélectronique doté d'au moins une structure de double-grille pour transistor, comprenant les étapes de . a) formation sur un substrat d'au moins un empilement comprenant au moins un premier bloc de matériau(x) de grille, au moins une première couche de diélectrique de grille reposant sur le premier bloc, au moins une zone semi-conductrice de canal reposant sur ladite première couche de diélectrique de grille, au moins une deuxième couche de diélectrique de grille reposant sur ladite zone semi-conductrice et sur ladite première couche de diélectrique de grille, et au moins une première couche de matériau de grille d'un deuxième bloc reposant sur la deuxième couche de diélectrique de grille, b) réalisation, à travers ladite première couche de matériau de grille du deuxième bloc et lesdites couches de diélectrique de grille, d'au moins un trou dévoilant ledit premier bloc, c) dépôt d'une deuxième couche de matériau métallique de grille de manière à remplir le trou dudit matériau de grille, le trou rempli formant un élément d'interconnexion entre le premier bloc et ledit deuxième bloc. Selon une possibilité de mise en oeuvre du 25 procédé, ce dernier peut comprendre à l'étape b) et préalablement à l'étape c) . - le dépôt d'un masquage, puis la gravure à travers au moins une ouverture du masquage de ladite première couche de matériau de grille et des couches de 30 diélectriques de grille, - le retrait du masquage.
Le premier bloc peut être formé d'une ou plusieurs couches superposées. Selon une possibilité, le premier bloc peut être formé d'au moins une couche à base d'un matériau métallique recouverte par au moins une autre couche de matériau semi-conducteur. Le procédé peut comprendre en outre une étape de réalisation d'au moins un motif de grille dans le deuxième bloc et le premier bloc. Le procédé peut être ainsi prévu pour réaliser des motifs de grilles auto-alignés , réalisés lors d'une même étape de gravure. Selon une possibilité de mise en oeuvre du procédé, celui-ci peut comprendre en outre, après l'étape c) . - la réalisation d'au moins un autre élément d'interconnexion en contact avec la deuxième couche de matériau de grille, - la réalisation d'au moins une bande métallique d'un premier niveau métallique d'interconnexion, en contact avec ledit autre élément d'interconnexion. Selon une possibilité, ledit autre élément d'interconnexion peut être formé en regard et sur ledit élément d'interconnexion connectant ledit premier bloc et ledit deuxième bloc. Cela peut permettre de minimiser l'encombrement du dispositif et de réaliser un contact dit compact entre la double-grille et un niveau métallique d'interconnexion.
L'invention concerne également un dispositif microélectronique doté d'au moins une structure de double-grille pour transistor, comprenant : un substrat, au moins un premier bloc d'une première grille reposant sur ledit substrat, - au moins une première couche de diélectrique de grille sur ledit premier bloc, - au moins une zone semi-conductrice de canal, au moins une deuxième couche de diélectrique de grille reposant sur ladite zone semi- conductrice et sur ladite première couche de diélectrique de grille, - au moins un deuxième bloc d'une deuxième grille comprenant un empilement d'au moins une première couche de matériau de grille sur la deuxième couche de diélectrique, et d'au moins une deuxième couche de matériau de grille sur ladite première couche, - au moins un élément d'interconnexion entre ledit premier bloc et ledit deuxième bloc formé d'au moins un trou dans la première couche de matériau de grille et dans lesdites couches de diélectrique de grille. Le premier bloc peut être formé d'une ou plusieurs couches superposées. Selon une possibilité, le premier bloc peut être formé d'au moins une couche à base d'un matériau semi-conducteur recouverte par au moins une autre couche de matériau métallique. Selon une possibilité, le deuxième bloc 30 peut être formé d'au moins une couche à base d'un matériau métallique recouverte par au moins une autre couche de matériau semi-conducteur. Le dispositif peut comprendre en outre une pluralité de niveaux métalliques superposés d'interconnexions, ainsi qu'au moins un autre élément d'interconnexion en contact avec la deuxième couche de matériau de grille, et en contact avec une bande métallique d'un niveau métallique d'interconnexion donné parmi ladite pluralité de niveaux métalliques d'interconnexions. Selon une possibilité, ledit élément d'interconnexion connectant les deux grilles, et ledit autre élément d'interconnexion connectant le niveau métallique donné et la deuxième couche de matériau de grille de la deuxième grille (grille supérieure), peuvent être en contact l'un de l'autre. Cela peut permettre de minimiser l'encombrement du dispositif. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - les figures 1A à 1B, illustrent un exemple de dispositif microélectronique en technologie double-grille suivant l'art antérieur, -les figures 2A à 2F, illustrent un exemple de procédé microélectronique selon l'invention, - les figures 3A-3B, illustrent un exemple de dispositif microélectronique selon l'invention, - la figure 4 illustre un autre exemple de dispositif qui peut être mise en oeuvre à l'aide d'un procédé suivant l'invention. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé suivant l'invention, de réalisation d'un dispositif microélectronique comprenant au moins une structure de double-grille de transistor et au moins un élément d'interconnexion entre les deux grilles, va à présent être donné en liaison avec les figures 2A à 2G (le dispositif en cours de réalisation étant représenté selon une vue en coupe sur laquelle ne figure pas la zone semi- conductrice de canal). On réalise tout d'abord sur un support ou substrat 100, un empilement tel qu'illustré sur la figure 2A, comprenant un premier bloc 110 de grille de transistor, une première couche de diélectrique 113 de grille reposant sur le premier bloc 110, une zone semi-conductrice (qui ne figure pas sur la vue en coupe de la figure 2A) destinée à former un canal dudit transistor reposant sur la première zone diélectrique 113, une deuxième couche de diélectrique 117 de grille reposant sur ladite zone semi-conductrice de canal et sur la première couche de diélectrique 113 de grille, une couche de matériau 121 de grille reposant sur la deuxième zone 117 diélectrique. La zone semi-conductrice de canal peut avoir été réalisée à partir d'une couche semi-conductrice dans laquelle on a formé des zones de source, de drain et de canal. Le premier bloc 110 de grille est prévu pour former une première grille, en particulier la grille inférieure de la structure double-grille. La couche de matériau 121 de grille reposant sur la deuxième zone 117 diélectrique, est quant à elle destinée à former une partie d'un deuxième bloc d'une deuxième grille ou d'un bloc de grille supérieure. A ce stade du procédé, le motif de grille de la grille inférieure peut éventuellement avoir été réalisé. Le premier bloc 110 de grille peut être formé d'une ou plusieurs couches de matériau de grille, semi-conductrices ou métalliques. Le premier bloc 110 de grille peut être formé d'un empilement comprenant une première couche 111, par exemple à base d'un matériau métallique tel que du TiN, ou de TaN ou de Mo. La première couche 111 peut avoir une épaisseur de l'ordre de 10 à 100 nanomètres, par exemple de l'ordre de 50 nanomètres. L'empilement peut comprendre une deuxième couche 112 reposant sur la première couche. La deuxième couche 112 peut être métallique, par exemple à base de TiN, ou de TaN. La deuxième couche 112 peut avoir une épaisseur de l'ordre de 3 à 100 nanomètres, par exemple de l'ordre de 10 nanomètres.
Selon une variante, la deuxième couche 112 peut être à base d'un matériau semi-conducteur tel que du Polysilicium. La couche 121 de matériau de grille située sur la zone diélectrique 117, peut quant à elle être à base d'un matériau métallique tel que du TaN ou du Mo ou du TiN ou semi-conducteur tel que du Polysilicium ou du PolySiGe. Les zones diélectriques 113 et 117 peuvent être à base d'un matériau isolant tel que du SiO2, ou du SION, ou un matériau isolant a constante diélectrique élevée ( high-k selon la terminologie anglo-saxonne), tel que du HfO2r ou du HfSiO, et avoir une épaisseur par exemple de l'ordre de 1 à 5 nanomètres (figure 2A). La zone semi-conductrice destinée à former un canal, peut être par exemple à base de Si, de Ge ou de SiGe et avoir une épaisseur, par exemple comprise entre 5 et 40 nanomètres.
Ensuite, on réalise sur la couche 121 de matériau de grille, un masquage 130, par exemple à base de résine photosensible, comportant au moins une ouverture 132 (figure 2B). Puis, on effectue une gravure de la couche 121 de matériau de grille et des zones diélectriques 113, 117, de manière à former un trou 134 dans le prolongement de l'ouverture 132, le trou 134 étant réalisé de manière à dévoiler le premier bloc 110 de grille, et en particulier la face supérieure de la couche 112 du premier bloc 110 (figure 2C). La gravure peut être réalisée par exemple à l'aide d'un plasma.
On retire ensuite le masque de résine, par exemple à l'aide d'un procédé dit de stripping (figure 2D). Puis, on dépose une deuxième couche de matériau 122 de grille remplissant le trou 134. Le matériau 122 de grille est de préférence métallique, par exemple un métal tel que du TiN, du Mo, du TaN, du W (figure 2E). La deuxième couche de matériau 122 de grille et la première couche 121 située sur la zone diélectrique 117, forment un deuxième bloc 120 prévu pour la grille supérieure de la structure de double-grille. Le trou 134, rempli de matériau 122 métallique, est prévu pour former un élément d'interconnexion 140 entre la grille inférieure et la grille supérieure. Ensuite, on peut réaliser au moins un motif de grille dans le premier bloc 110 et dans le deuxième bloc 120 de grille. Le motif peut être réalisé par exemple par gravure à l'aide d'un plasma. On forme ensuite au moins une couche isolante 143 sur la couche de matériau 122 de grille, puis on réalise au moins une ouverture dans la couche isolante 143, dévoilant la couche de matériau 122 de grille. Selon une possibilité de mise en oeuvre, la couche isolante 143 peut être formée de plusieurs couches diélectriques empilées, par exemple d'au moins une première couche de matériau diélectrique tel que du Si3N4r d'une deuxième couche de matériau diélectrique 30 tel que du SiO2. 25 L'ouverture réalisée dans la couche isolante 143, peut être effectuée en regard de l'élément 140 d'interconnexion. On effectue ensuite un ou plusieurs dépôts de matériau(x) métallique(s) de manière à remplir l'ouverture formée dans la couche isolante 143. Le remplissage de l'ouverture 143 peut être réalisé par exemple à base de Ti, ou de TiN ou de W. L'ouverture remplie de matériau métallique permet de former un autre élément 150 d'interconnexion, en contact avec la couche de matériau de grille 122 et situé en regard de l'élément 140 d'interconnexion entre les deux grilles. Par-dessus l'autre élément 150 d'interconnexion, est réalisée une bande métallique 152 d'un premier niveau métallique d'interconnexion (figure 2F). Sur la figure 3A, le dispositif microélectronique de transistor double-grille réalisé à l'aide d'un procédé tel que décrit précédemment, est représenté en vue de dessus. Sur cette figure, la zone semi-conductrice 115 de canal, surmontée par une grille supérieure G2, est représentée. Le premier niveau métallique d'interconnexion M1, comprenant la bande métallique 152 est connectée à l'élément métallique d'interconnexion 150. L'élément d'interconnexion 140 entre les deux grilles, et l'autre élément d'interconnexion 150 entre la grille supérieure et le premier niveau métallique, sont superposés et peuvent être alignés dans une direction orthogonale au plan principal du substrat (le plan principal du substrat étant un plan parallèle au plan [O;i;j] d'un repère orthogonal [0; i ; j ; k ] défini sur la figure 3A). L'élément d'interconnexion 140 et l'autre élément d'interconnexion 150 forment ainsi un contact que l'on dit compact entre un niveau métallique d'interconnexion et les deux grilles d'un transistor double-grille. Sur la figure 3B, représentant le dispositif selon une coupe C'C indiquée sur la figure 3A, la zone semi-conductrice 115 de canal du transistor double-grille est représentée avec la grille inférieure G1 et la grille supérieure G2 du transistor. Une variante de dispositif obtenue à l'aide d'un procédé tel que décrit précédemment en liaison avec les figures 2A-2F est illustrée sur la figure 4.
Pour cette variante, un élément d'interconnexion 250 permettant de connecter le premier niveau métallique d'interconnexion M1 et la grille supérieure G2 du transistor et l'élément d'interconnexion 140 permettant de connecter la grille inférieure G1 et la grille supérieure G2, ne sont pas alignés dans une direction orthogonale au plan principal du substrat.
Claims (10)
1. Procédé de réalisation d'un dispositif microélectronique doté d'au moins une structure de double grille pour transistor, comprenant les étapes de . a) formation sur un substrat (100) d'au moins un empilement comprenant au moins une premier bloc de matériau(x) de grille, au moins une première couche de diélectrique (113) de grille reposant sur le premier bloc, au moins une zone semi-conductrice (115) de canal reposant sur ladite première couche de diélectrique de grille, au moins une deuxième couche de diélectrique (117) de grille reposant sur ladite zone semi-conductrice et sur ladite première couche de diélectrique de grille, et au moins une première couche (121) de matériau de grille d'un deuxième bloc reposant sur la deuxième couche de diélectrique de grille, b) réalisation, à travers ladite première couche (121) de matériau de grille et lesdites couches de diélectrique de grille, d'au moins un trou (134) dévoilant ledit premier bloc, c) dépôt d'une deuxième couche de matériau (122) métallique de grille de manière à remplir le trou dudit matériau de grille, le trou rempli formant un premier élément d'interconnexion (140) entre ledit premier bloc et ledit deuxième bloc.
2. Procédé selon la revendication 1, dans lequel l'étape b) comprend :- le dépôt d'un masquage, puis la gravure à travers au moins une ouverture du masquage de ladite première couche (121) de matériau de grille et des couches de diélectriques de grille, - le retrait du masquage préalablement à l'étape c).
3. Procédé selon l'une des revendications 1 ou 2, dans lequel le premier bloc est formé d'au moins une couche à base d'un matériau métallique recouverte par au moins une autre couche de matériau semi-conducteur.
4. Procédé selon l'une des revendications 1 à 3, comprenant en outre : la réalisation d'au moins un motif de grille dans le deuxième bloc et le premier bloc.
5. Procédé selon l'une des revendications 1 à 4, comprenant en outre, après l'étape c) . - la réalisation d'au moins un autre élément d'interconnexion (150) en contact avec la deuxième couche de matériau (122) de grille, - la réalisation d'au moins une bande métallique (152) d'un premier niveau métallique (Ml) d'interconnexion, en contact avec ledit autre élément d'interconnexion.
6. Procédé selon la revendication 5, dans lequel ledit autre élément d'interconnexion (150) estformé en regard dudit élément d'interconnexion (140) connectant ledit premier bloc et ledit deuxième bloc.
7. Dispositif microélectronique doté d'au 5 moins une structure de double-grille pour transistor, comprenant : - un substrat (100), - au moins un premier bloc d'une première grille (G1) reposant sur ledit substrat (100), 10 - au moins une première couche de diélectrique (113) de grille sur ledit premier bloc, - au moins une zone semi-conductrice (115) de canal, - au moins une deuxième couche de 15 diélectrique (117) de grille reposant sur ladite zone semi-conductrice (115) et sur ladite première couche de diélectrique (113) de grille, - au moins un deuxième bloc d'une deuxième grille (G2) comprenant un empilement d'au moins une 20 première couche (121) de matériau de grille sur la deuxième couche (117) de diélectrique de grille, et au moins une deuxième couche de matériau de grille sur ladite première couche de matériau de grille, - au moins un élément d'interconnexion 25 (140) entre ledit premier bloc et ledit deuxième bloc formé d'au moins un trou dans la première couche (121) de matériau de grille et dans lesdites couches (113, 117) de diélectrique de grille. 30
8. Dispositif microélectronique selon la revendication 7, dans lequel ledit premier bloccomprend au moins une couche à base d'un matériau métallique recouverte par au moins une autre couche de matériau semi-conducteur.
9. Dispositif selon l'une des revendications 7 ou 8, comprenant une pluralité de niveaux métalliques superposés d'interconnexions, le dispositif comprenant en outre, au moins un autre élément d'interconnexion (150) en contact avec la deuxième couche de matériau (122) de grille, et en contact avec une bande métallique (152) d'un niveau métallique d'interconnexion donné parmi ladite pluralité de niveaux métalliques d'interconnexions.
10. Dispositif selon la revendication 9, ledit élément d'interconnexion (140) et ledit autre élément d'interconnexion (150) étant en regard et en contact l'un de l'autre.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0755475A FR2912548A1 (fr) | 2007-06-05 | 2007-06-05 | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0755475A FR2912548A1 (fr) | 2007-06-05 | 2007-06-05 | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2912548A1 true FR2912548A1 (fr) | 2008-08-15 |
Family
ID=38876035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0755475A Pending FR2912548A1 (fr) | 2007-06-05 | 2007-06-05 | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2912548A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2393108A1 (fr) * | 2010-06-03 | 2011-12-07 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Transistor à effet de champ compact avec contre-électrode et procédé de réalisation |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473397A1 (fr) * | 1990-08-27 | 1992-03-04 | Sharp Kabushiki Kaisha | Méthode de fabrication d'un transistor MOS à double grille |
| US5780909A (en) * | 1995-02-28 | 1998-07-14 | Nec Corporation | Semiconductor memory device with a two-layer top gate |
| US5818070A (en) * | 1994-07-07 | 1998-10-06 | Semiconductor Energy Laboratory Company, Ltd. | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit |
| EP1056135A1 (fr) * | 1999-05-28 | 2000-11-29 | Agency of Industrial Science and Technology of Ministry of International Trade and Industry | Transistor à effet de champ et son procédé de fabrication |
| US6207530B1 (en) * | 1998-06-19 | 2001-03-27 | International Business Machines Corporation | Dual gate FET and process |
| US6541345B1 (en) * | 1997-05-14 | 2003-04-01 | Sony Corporation | Semiconductor device with SOI structure |
| US20060022275A1 (en) * | 2004-07-08 | 2006-02-02 | Infineon Technologies Ag | Planar dual-gate transistor and method for fabricating a planar dual-gate transistor |
-
2007
- 2007-06-05 FR FR0755475A patent/FR2912548A1/fr active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473397A1 (fr) * | 1990-08-27 | 1992-03-04 | Sharp Kabushiki Kaisha | Méthode de fabrication d'un transistor MOS à double grille |
| US5818070A (en) * | 1994-07-07 | 1998-10-06 | Semiconductor Energy Laboratory Company, Ltd. | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit |
| US5780909A (en) * | 1995-02-28 | 1998-07-14 | Nec Corporation | Semiconductor memory device with a two-layer top gate |
| US6541345B1 (en) * | 1997-05-14 | 2003-04-01 | Sony Corporation | Semiconductor device with SOI structure |
| US6207530B1 (en) * | 1998-06-19 | 2001-03-27 | International Business Machines Corporation | Dual gate FET and process |
| EP1056135A1 (fr) * | 1999-05-28 | 2000-11-29 | Agency of Industrial Science and Technology of Ministry of International Trade and Industry | Transistor à effet de champ et son procédé de fabrication |
| US20060022275A1 (en) * | 2004-07-08 | 2006-02-02 | Infineon Technologies Ag | Planar dual-gate transistor and method for fabricating a planar dual-gate transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2393108A1 (fr) * | 2010-06-03 | 2011-12-07 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Transistor à effet de champ compact avec contre-électrode et procédé de réalisation |
| FR2961015A1 (fr) * | 2010-06-03 | 2011-12-09 | Commissariat Energie Atomique | Transistor a effet de champ compact avec contre-electrode et procede de realisation |
| US8368128B2 (en) | 2010-06-03 | 2013-02-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Compact field effect transistor with counter-electrode and fabrication method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1868233B1 (fr) | Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium | |
| FR2884052A1 (fr) | Transistor imos | |
| FR3011386A1 (fr) | Transistor mos a espaceurs d'air | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR3060839A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes | |
| EP0463972A1 (fr) | Procédé de fabrication d'un contact électrique sur un élément actif d'un circuit intégré MIS | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| EP1346405B1 (fr) | Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| CN100543963C (zh) | 制造半导体基片上晶体管元件之间连接的方法及半导体器件 | |
| EP2562804A1 (fr) | Procédé de réalisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif | |
| WO2007110507A2 (fr) | Procede de realisation d'un transistor a effet de champ a grilles auto-alignees | |
| FR2894069A1 (fr) | Fabrication de transistors mos | |
| EP2263969B1 (fr) | Procédé de libération amelioré de la structure suspendue d'un composant NEMS et/ou MEMS | |
| EP2591506B1 (fr) | Procédé de réalisation d'un dispositif microelectronique a niveaux metalliques d'interconnexion connectes par des vias programmables | |
| FR3007198A1 (fr) | Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication | |
| FR3036846A1 (fr) | Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant | |
| FR2912548A1 (fr) | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| EP3104402B1 (fr) | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d | |
| TWI487009B (zh) | 金屬閘極和多晶矽電阻的製程與多晶矽電阻的結構 | |
| FR2718287A1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant. | |
| EP2567418B1 (fr) | Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif | |
| FR3030881A1 (fr) | Procede de realisation d'un circuit integre en trois dimensions | |
| FR2842944A1 (fr) | Procede de formation d'ouvertures de contact sur un circuit integre mos |