JPH10144928A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法Info
- Publication number
- JPH10144928A JPH10144928A JP8312850A JP31285096A JPH10144928A JP H10144928 A JPH10144928 A JP H10144928A JP 8312850 A JP8312850 A JP 8312850A JP 31285096 A JP31285096 A JP 31285096A JP H10144928 A JPH10144928 A JP H10144928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- film
- gate wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 95
- 239000010410 layer Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract description 2
- 239000010407 anodic oxide Substances 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052706 scandium Inorganic materials 0.000 description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001239379 Calophysus macropterus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高周波インピーダンスを抑え、半導体層の劣
化を抑制した半導体装置を提供する。 【解決手段】 ゲイト配線２６が曲折しつつ伸長し、複
数回半導体層０２の概略直線状の部分と交差することに
より複数のゲイトを設けたことを特徴とする。
化を抑制した半導体装置を提供する。 【解決手段】 ゲイト配線２６が曲折しつつ伸長し、複
数回半導体層０２の概略直線状の部分と交差することに
より複数のゲイトを設けたことを特徴とする。
Description
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
複数のゲイト電極を有する薄膜トランジスタを用いて構
成された半導体装置に関する。また、その作製方法に関
する。
複数のゲイト電極を有する薄膜トランジスタを用いて構
成された半導体装置に関する。また、その作製方法に関
する。
【０００２】
【従来の技術】近年、半導体層に多結晶珪素膜を用いた
薄膜トランジスタが増加している。多結晶珪素膜を用い
た薄膜トランジスタは、非晶質珪素膜を用いた薄膜トラ
ンジスタと比較して、移動度が大きいために２桁以上の
高速動作を行うことができる。
薄膜トランジスタが増加している。多結晶珪素膜を用い
た薄膜トランジスタは、非晶質珪素膜を用いた薄膜トラ
ンジスタと比較して、移動度が大きいために２桁以上の
高速動作を行うことができる。
【０００３】そのため、チャネルに生じるホットキャリ
アが、ゲイト絶縁膜中に飛び込み、しきい値電圧や相互
コンダクタンスを劣化させるホットキャリア効果が問題
となっていた。
アが、ゲイト絶縁膜中に飛び込み、しきい値電圧や相互
コンダクタンスを劣化させるホットキャリア効果が問題
となっていた。
【０００４】従来、上記の問題に対して、複数のゲイト
電極を設けることによって、一つあたりのゲイトにかか
る電界を弱めることによって、ホットキャリア効果を緩
和したマルチゲイト型の薄膜トランジスタが知られてい
る。
電極を設けることによって、一つあたりのゲイトにかか
る電界を弱めることによって、ホットキャリア効果を緩
和したマルチゲイト型の薄膜トランジスタが知られてい
る。
【０００５】従来のダブルゲイト型の薄膜トランジスタ
を、液晶表示装置の画素マトリクス部のスイッチング素
子として用いた例を図５に示す。
を、液晶表示装置の画素マトリクス部のスイッチング素
子として用いた例を図５に示す。
【０００６】図５に示すように、半導体層０２とソース
配線２５がソース電極２２でコンタクトを形成してい
る。そして、半導体層０２が曲折しながら伸長し、ゲイ
ト配線２６と２１、２１’の領域で交差している。そし
て、半導体層０２と画素電極２４とがドレイン電極２３
でコンタクトを形成している。この交差した２１、２
１’の領域のゲイト配線が、ゲイト電極として機能して
いる。
配線２５がソース電極２２でコンタクトを形成してい
る。そして、半導体層０２が曲折しながら伸長し、ゲイ
ト配線２６と２１、２１’の領域で交差している。そし
て、半導体層０２と画素電極２４とがドレイン電極２３
でコンタクトを形成している。この交差した２１、２
１’の領域のゲイト配線が、ゲイト電極として機能して
いる。
【０００７】
【発明が解決しようとする課題】従来のマルチゲイト型
の薄膜トランジスタは、図５からも分かるように概略直
線のゲイト配線２１と曲折した半導体層０２によって構
成されている。
の薄膜トランジスタは、図５からも分かるように概略直
線のゲイト配線２１と曲折した半導体層０２によって構
成されている。
【０００８】このような構成を採ることによって、ソー
ス／ドレイン間の距離が長くなり、ＯＮ抵抗が上がって
しまうという問題が生じる。また、半導体層は、一般的
に抵抗が金属導電体よりも大きく、図５のように曲折し
た半導体層０２は、その曲折部の高周波インピーダンス
が高くなり、素子の劣化の原因になっていた。本明細書
で開示する発明は、上記の問題を解決することを課題と
する。
ス／ドレイン間の距離が長くなり、ＯＮ抵抗が上がって
しまうという問題が生じる。また、半導体層は、一般的
に抵抗が金属導電体よりも大きく、図５のように曲折し
た半導体層０２は、その曲折部の高周波インピーダンス
が高くなり、素子の劣化の原因になっていた。本明細書
で開示する発明は、上記の問題を解決することを課題と
する。
【０００９】
【課題を解決するための手段】本明細書で開示する発明
の一つは、薄膜トランジスタの半導体層の概略直線の部
分を、曲折したゲイト配線が複数回横切ることによっ
て、複数のゲイトを設けたことを特徴とする。
の一つは、薄膜トランジスタの半導体層の概略直線の部
分を、曲折したゲイト配線が複数回横切ることによっ
て、複数のゲイトを設けたことを特徴とする。
【００１０】また、他の構成は、液晶表示装置の画素マ
トリクス部のスイッチング素子が、半導体層の概略直線
の部分を、曲折したゲイト配線が複数回横切ることによ
って、複数のゲイトを設けたマルチゲイト型薄膜トラン
ジスタであることを特徴とする。
トリクス部のスイッチング素子が、半導体層の概略直線
の部分を、曲折したゲイト配線が複数回横切ることによ
って、複数のゲイトを設けたマルチゲイト型薄膜トラン
ジスタであることを特徴とする。
【００１１】また、上記のゲイト配線は、半導体層より
も抵抗の小さい金属からなることを特徴とする。
も抵抗の小さい金属からなることを特徴とする。
【００１２】また、他の構成は、基板上に概略直線の部
分を有する半導体層を形成する工程と、該半導体層上に
ゲイト絶縁膜と金属導電膜を形成する工程と、前記金属
導電膜をゲイト配線にパターニングする工程と、前記半
導体層にゲイト配線をマスクとして不純物をドーピング
する工程と、レーザー光を照射する工程とからなる半導
体装置の作製方法において、前記ゲイト配線が曲折し
て、半導体層の概略直線の部分と複数回交差することを
特徴とする。
分を有する半導体層を形成する工程と、該半導体層上に
ゲイト絶縁膜と金属導電膜を形成する工程と、前記金属
導電膜をゲイト配線にパターニングする工程と、前記半
導体層にゲイト配線をマスクとして不純物をドーピング
する工程と、レーザー光を照射する工程とからなる半導
体装置の作製方法において、前記ゲイト配線が曲折し
て、半導体層の概略直線の部分と複数回交差することを
特徴とする。
【００１３】本願発明では、抵抗の小さい金属からなる
ゲイトを曲折させるため、その曲折部にかかる抵抗にお
けるインピーダンスの上昇は小さい。そして、半導体層
には曲折部が無くなるため、発熱等による劣化を抑制す
ることができる。
ゲイトを曲折させるため、その曲折部にかかる抵抗にお
けるインピーダンスの上昇は小さい。そして、半導体層
には曲折部が無くなるため、発熱等による劣化を抑制す
ることができる。
【００１４】また、ソース／ドレイン間の距離も従来に
比べて短くなるため、ＯＮ抵抗を小さくでき、移動度の
高い薄膜トランジスタを作製することができる。
比べて短くなるため、ＯＮ抵抗を小さくでき、移動度の
高い薄膜トランジスタを作製することができる。
【００１５】
【発明の実施の形態】図１に示すように、液晶表示装置
の画素マトリクス部のスイッチング素子に、本願発明の
薄膜トランジスタを用いた例を示す。
の画素マトリクス部のスイッチング素子に、本願発明の
薄膜トランジスタを用いた例を示す。
【００１６】即ち、ソース配線２５と半導体層０２と
が、ソース電極２２でコンタクトを形成している。そし
て、概略直線に伸長した半導体層０２とゲイト配線２６
とが２１、２１’の部分で交差している。
が、ソース電極２２でコンタクトを形成している。そし
て、概略直線に伸長した半導体層０２とゲイト配線２６
とが２１、２１’の部分で交差している。
【００１７】そして、半導体層０２と画素電極２４と
が、ドレイン電極２３でコンタクトを形成している。こ
の曲折したゲイト電極２６の半導体層０２と交差した領
域２１、２１’が、ゲイト電極となり電界効果トランジ
スタを構成する。また、図１に示された半導体装置の作
製工程を図２に示す。
が、ドレイン電極２３でコンタクトを形成している。こ
の曲折したゲイト電極２６の半導体層０２と交差した領
域２１、２１’が、ゲイト電極となり電界効果トランジ
スタを構成する。また、図１に示された半導体装置の作
製工程を図２に示す。
【００１８】まず、絶縁性基板０１の上に半導体層０２
を形成する。次に、半導体層の上にゲイト絶縁膜１０を
形成し、その上にゲイト配線となるべき金属導電膜２０
を全面に形成する。そして、金属導電膜２０の表面を陽
極酸化法によって酸化し、上部陽極酸化膜１１を形成す
る。
を形成する。次に、半導体層の上にゲイト絶縁膜１０を
形成し、その上にゲイト配線となるべき金属導電膜２０
を全面に形成する。そして、金属導電膜２０の表面を陽
極酸化法によって酸化し、上部陽極酸化膜１１を形成す
る。
【００１９】そして、上部陽極酸化膜１１の上にレジス
トマスクを塗布し、ゲイト配線の形にパターニングし
て、３０、３０’を得る。こうして図２（Ａ）の状態を
得る。そして、上部陽極酸化膜１１と金属導電膜２０の
レジストマスクに覆われていない部分をエッチングする
ことによって、ゲイト配線を形成する。続いて、ゲイト
配線に再び陽極酸化を施して、多孔性の陽極酸化膜１
２、１２’と、緻密な膜質の陽極酸化膜１３、１３’と
を形成する。同時に、ゲイト電極２１、２１’が形成さ
れる。
トマスクを塗布し、ゲイト配線の形にパターニングし
て、３０、３０’を得る。こうして図２（Ａ）の状態を
得る。そして、上部陽極酸化膜１１と金属導電膜２０の
レジストマスクに覆われていない部分をエッチングする
ことによって、ゲイト配線を形成する。続いて、ゲイト
配線に再び陽極酸化を施して、多孔性の陽極酸化膜１
２、１２’と、緻密な膜質の陽極酸化膜１３、１３’と
を形成する。同時に、ゲイト電極２１、２１’が形成さ
れる。
【００２０】この状態で不純物を添加し、ソース領域０
４とドレイン領域０５と不純物添加領域０６とが形成さ
れる。こうして、図２（Ｂ）に示す状態を得る。そし
て、多孔性の陽極酸化膜１２、１２’を除去する。こう
して、図２（Ｃ）に示す状態を得る。つまり、各ゲイト
電極２１、２１’の下にチャネル領域０３、０３’とが
形成され、チャネル領域の隣にオフセット領域０７、０
７’の形成された半導体層を有するダブルゲイト型の薄
膜トランジスタが形成される。
４とドレイン領域０５と不純物添加領域０６とが形成さ
れる。こうして、図２（Ｂ）に示す状態を得る。そし
て、多孔性の陽極酸化膜１２、１２’を除去する。こう
して、図２（Ｃ）に示す状態を得る。つまり、各ゲイト
電極２１、２１’の下にチャネル領域０３、０３’とが
形成され、チャネル領域の隣にオフセット領域０７、０
７’の形成された半導体層を有するダブルゲイト型の薄
膜トランジスタが形成される。
【００２１】その後、全面に第１の層間絶縁膜１５を形
成し、ソース領域０４とドレイン領域０５にコンタクト
ホールを開口して、ソース電極２２とドレイン電極２３
を形成する。尚、ソース電極は、ソース配線の一部から
なる。そして、第２の層間絶縁膜１６を形成し、ドレイ
ン電極２３と画素電極２４とのコンタクトホールを形成
する。次に、画素電極２４を形成する。こうして図２
（Ｄ）に示すように、画素マトリクス部のスイッチング
素子である薄膜トランジスタを作製する。
成し、ソース領域０４とドレイン領域０５にコンタクト
ホールを開口して、ソース電極２２とドレイン電極２３
を形成する。尚、ソース電極は、ソース配線の一部から
なる。そして、第２の層間絶縁膜１６を形成し、ドレイ
ン電極２３と画素電極２４とのコンタクトホールを形成
する。次に、画素電極２４を形成する。こうして図２
（Ｄ）に示すように、画素マトリクス部のスイッチング
素子である薄膜トランジスタを作製する。
【００２２】
〔実施例１〕図２に本実施例の作製工程を示す。本実施
例では、ガラス基板の上に画素マトリクス部のスイッチ
ング素子である薄膜トランジスタを作製する工程を示
す。
例では、ガラス基板の上に画素マトリクス部のスイッチ
ング素子である薄膜トランジスタを作製する工程を示
す。
【００２３】本実施例では、基板としてガラス基板を用
いるが、ガラス基板の代わりに石英基板、絶縁表面を有
する半導体基板を利用してもよい。
いるが、ガラス基板の代わりに石英基板、絶縁表面を有
する半導体基板を利用してもよい。
【００２４】まず、ガラス基板０１上に図示しない下地
保護膜を成膜する。この下地保護膜は、基板からの不純
物の拡散防止や、薄膜トランジスタの熱応力の緩和、内
部応力の緩和に寄与する。本実施例では、下地保護膜と
してスパッタ法によって、酸化珪素膜を２０００Åの膜
厚に形成する。
保護膜を成膜する。この下地保護膜は、基板からの不純
物の拡散防止や、薄膜トランジスタの熱応力の緩和、内
部応力の緩和に寄与する。本実施例では、下地保護膜と
してスパッタ法によって、酸化珪素膜を２０００Åの膜
厚に形成する。
【００２５】次に、半導体層を形成する。本実施例で
は、半導体として珪素膜を用いる。珪素膜の作製方法と
しては、プラズマＣＶＤ法や、減圧熱ＣＶＤ法等が用い
られるが、本実施例では、プラズマＣＶＤ法によってＩ
型（真性又は実質的に真性の導電性）の非晶質珪素膜を
成膜する。珪素膜の膜圧は３００〜１０００Å、本実施
例では５００Åの膜厚に形成する。
は、半導体として珪素膜を用いる。珪素膜の作製方法と
しては、プラズマＣＶＤ法や、減圧熱ＣＶＤ法等が用い
られるが、本実施例では、プラズマＣＶＤ法によってＩ
型（真性又は実質的に真性の導電性）の非晶質珪素膜を
成膜する。珪素膜の膜圧は３００〜１０００Å、本実施
例では５００Åの膜厚に形成する。
【００２６】そして、本実施例では、非晶質珪素膜を多
結晶とする為結晶化を行う。結晶化の方法としては、熱
結晶化や、レーザー光を用いる結晶化があるが、本実施
例では、レーザー光を用いて結晶化をする。勿論、非晶
質珪素を半導体層として用いる場合は、結晶化の工程は
不要である。
結晶とする為結晶化を行う。結晶化の方法としては、熱
結晶化や、レーザー光を用いる結晶化があるが、本実施
例では、レーザー光を用いて結晶化をする。勿論、非晶
質珪素を半導体層として用いる場合は、結晶化の工程は
不要である。
【００２７】こうして、成膜した多結晶珪素膜にパター
ニングを施し、図２（Ａ）の０２で示すパターンを形成
する。次に、半導体層０２の上にゲイト絶縁膜１０を形
成する。ゲイト絶縁膜１０には、酸化珪素膜、窒化珪素
膜、酸化窒化珪素膜、あるいはこれらの積層膜等が用い
られる。本実施例では、原料にＴＥＯＳとＮ2 Ｏを用い
たプラズマＣＶＤ法で酸化窒化珪素膜を成膜する。ゲイ
ト絶縁膜の膜厚は５００〜２０００Å、本実施例では１
２００Åの膜厚に形成する。
ニングを施し、図２（Ａ）の０２で示すパターンを形成
する。次に、半導体層０２の上にゲイト絶縁膜１０を形
成する。ゲイト絶縁膜１０には、酸化珪素膜、窒化珪素
膜、酸化窒化珪素膜、あるいはこれらの積層膜等が用い
られる。本実施例では、原料にＴＥＯＳとＮ2 Ｏを用い
たプラズマＣＶＤ法で酸化窒化珪素膜を成膜する。ゲイ
ト絶縁膜の膜厚は５００〜２０００Å、本実施例では１
２００Åの膜厚に形成する。
【００２８】次に、ゲイト絶縁膜１０の上に、スパッタ
法によって、厚さ３０００〜１００００Å、本実施例で
は４０００Åの膜厚にアルミニウム膜を金属導電膜２０
として成膜する。この金属導電膜２０は、後の工程でゲ
イト配線となる。
法によって、厚さ３０００〜１００００Å、本実施例で
は４０００Åの膜厚にアルミニウム膜を金属導電膜２０
として成膜する。この金属導電膜２０は、後の工程でゲ
イト配線となる。
【００２９】このアルミニウム膜の成膜には、シリコン
やスカンジウム等の物質を０．１〜５．０重量％含有し
たアルミニウム合金ターゲットを利用する。本実施例で
は、スカンジウムを０．２重量％含有したターゲットを
用いて成膜している。
やスカンジウム等の物質を０．１〜５．０重量％含有し
たアルミニウム合金ターゲットを利用する。本実施例で
は、スカンジウムを０．２重量％含有したターゲットを
用いて成膜している。
【００３０】スカンジウムを含有させるのは、後の１０
０℃以上の熱工程において、アルミニウムの異常成長に
より、ヒロックやウィスカーと呼ばれる突起物が形成さ
れることを抑制する為である。
０℃以上の熱工程において、アルミニウムの異常成長に
より、ヒロックやウィスカーと呼ばれる突起物が形成さ
れることを抑制する為である。
【００３１】金属導電膜として、本実施例ではアルミニ
ウム合金を用いたが、Ｃｒ，Ｔｉ，Ｔａ，ＭｏＴａ又は
これらの積層物を用いてもよい。
ウム合金を用いたが、Ｃｒ，Ｔｉ，Ｔａ，ＭｏＴａ又は
これらの積層物を用いてもよい。
【００３２】次に、アルミニウム膜２０を陽極として、
酒石酸を電解溶液に用いた陽極酸化を施す。この工程に
よって、アルミニウム膜２０の表面に上部陽極酸化膜１
１を１００Åの膜厚に形成する。
酒石酸を電解溶液に用いた陽極酸化を施す。この工程に
よって、アルミニウム膜２０の表面に上部陽極酸化膜１
１を１００Åの膜厚に形成する。
【００３３】この上部陽極酸化膜１１は、後の工程にお
いてヒロックやウィスカーの発生を抑制する為に機能す
る。また、この陽極酸化膜は、ゲイト配線となる金属導
電膜がその上に配置される配線との間で上下間ショート
を起こしてしまうことを防止する機能もある。
いてヒロックやウィスカーの発生を抑制する為に機能す
る。また、この陽極酸化膜は、ゲイト配線となる金属導
電膜がその上に配置される配線との間で上下間ショート
を起こしてしまうことを防止する機能もある。
【００３４】次に、陽極酸化膜１１の上にレジストマス
クを塗布する。そして、レジストマスクをゲイト配線の
形状にパターニングを施す。こうして、レジストのパタ
ーン３０、３０’が形成される。
クを塗布する。そして、レジストマスクをゲイト配線の
形状にパターニングを施す。こうして、レジストのパタ
ーン３０、３０’が形成される。
【００３５】こうして、図２（Ａ）に示す状態を得た
ら、レジストマスク３０、３０’をもちいて、陽極酸化
膜１１とアルミニウム膜２０をゲイト配線の形状にエッ
チングする。
ら、レジストマスク３０、３０’をもちいて、陽極酸化
膜１１とアルミニウム膜２０をゲイト配線の形状にエッ
チングする。
【００３６】続いて、ゲイト配線を陽極として、陽極酸
化を行う。今回は、電解溶液としてシュウ酸を用いて、
次の条件で行う。 電圧 ８Ｖ 温度 ３０℃ 時間 ４０分
化を行う。今回は、電解溶液としてシュウ酸を用いて、
次の条件で行う。 電圧 ８Ｖ 温度 ３０℃ 時間 ４０分
【００３７】このようにして、図２（Ｂ）の１２、１
２’に示される多孔性の陽極酸化膜が形成される。この
陽極酸化において、ゲイト配線の上部には上部陽極酸化
膜１１、１１’が残存している為多孔性の陽極酸化膜は
形成されない。
２’に示される多孔性の陽極酸化膜が形成される。この
陽極酸化において、ゲイト配線の上部には上部陽極酸化
膜１１、１１’が残存している為多孔性の陽極酸化膜は
形成されない。
【００３８】次に、再び陽極酸化を行う。この陽極酸化
は、酒石酸を電解溶液として用いて、次の条件で行う。 電圧 １００Ｖ 温度 １０℃ 時間 ４５分
は、酒石酸を電解溶液として用いて、次の条件で行う。 電圧 １００Ｖ 温度 １０℃ 時間 ４５分
【００３９】こうして、ゲイト電極の側壁と多孔性の陽
極酸化膜１２、１２’の間に、緻密な膜質の陽極酸化膜
１３、１３’が形成される。そして、ゲイト配線と半導
体層が交差した部分がゲイト電極２１、２１’となる。
極酸化膜１２、１２’の間に、緻密な膜質の陽極酸化膜
１３、１３’が形成される。そして、ゲイト配線と半導
体層が交差した部分がゲイト電極２１、２１’となる。
【００４０】この緻密な陽極酸化膜１３、１３’は、多
孔性の陽極酸化膜１２、１２’を除去する際に、エッチ
ャントによってゲイト配線であるアルミニウムがエッチ
ングされる事を防ぐ為に形成する。
孔性の陽極酸化膜１２、１２’を除去する際に、エッチ
ャントによってゲイト配線であるアルミニウムがエッチ
ングされる事を防ぐ為に形成する。
【００４１】次に、陽極酸化膜の形成されたゲイト電極
２１、２１’をマスクとして、不純物をドーピングす
る。不純物のドーピング方法としては、プラズマドーピ
ング法とイオン注入法とがある。本実施例では、大面積
にも適応可能なプラズマドーピング法によって不純物の
ドーピングを行う。
２１、２１’をマスクとして、不純物をドーピングす
る。不純物のドーピング方法としては、プラズマドーピ
ング法とイオン注入法とがある。本実施例では、大面積
にも適応可能なプラズマドーピング法によって不純物の
ドーピングを行う。
【００４２】本実施例では、不純物としてリンをドーピ
ングして、Ｎ型の導電性を有する薄膜トランジスタを作
製する。リンのかわりにボロンをドーピングして、Ｐ型
の導電性の薄膜トランジスタを作製してもよい。
ングして、Ｎ型の導電性を有する薄膜トランジスタを作
製する。リンのかわりにボロンをドーピングして、Ｐ型
の導電性の薄膜トランジスタを作製してもよい。
【００４３】このようにして、図２（Ｂ）に示すよう
に、ソース領域０４と、ドレイン領域０５と、不純物が
添加されたＮ型領域０６とが形成される。同時に、ゲイ
ト電極２１、２１’によって不純物の添加されなかっ
た、Ｉ型領域０８、０８’が残存する。
に、ソース領域０４と、ドレイン領域０５と、不純物が
添加されたＮ型領域０６とが形成される。同時に、ゲイ
ト電極２１、２１’によって不純物の添加されなかっ
た、Ｉ型領域０８、０８’が残存する。
【００４４】次に、多孔性の陽極酸化膜１２、１２’を
除去する。このエッチングは、酢酸、硝酸、リン酸、水
を混合したエッチャントを用いた、ウェットエッチング
で行う。そして、リンをドーピングしたことにより非晶
質化しているソース領域０４、ドレイン領域０５、Ｎ型
領域０６にレーザー光の照射を行う。
除去する。このエッチングは、酢酸、硝酸、リン酸、水
を混合したエッチャントを用いた、ウェットエッチング
で行う。そして、リンをドーピングしたことにより非晶
質化しているソース領域０４、ドレイン領域０５、Ｎ型
領域０６にレーザー光の照射を行う。
【００４５】このレーザー光の照射によって、不純物の
ドーピングされた領域０４、０５、０６の活性化と結晶
化を行う。本実施例では、レーザー光としてエキシマレ
ーザーを用いる。
ドーピングされた領域０４、０５、０６の活性化と結晶
化を行う。本実施例では、レーザー光としてエキシマレ
ーザーを用いる。
【００４６】こうして、図２（Ｃ）に示すような状態を
得る。ここで、Ｉ型層のゲイト電極２１、２１’の下の
領域は、チャネル領域０３、０３’となる。そして、多
孔性の陽極酸化膜１２、１２’と緻密な陽極酸化膜１
３、１３’とによって残存したＩ型領域は、オフセット
領域０７、０７’となる。
得る。ここで、Ｉ型層のゲイト電極２１、２１’の下の
領域は、チャネル領域０３、０３’となる。そして、多
孔性の陽極酸化膜１２、１２’と緻密な陽極酸化膜１
３、１３’とによって残存したＩ型領域は、オフセット
領域０７、０７’となる。
【００４７】次に、第１の層間絶縁膜１５として、窒化
珪素膜をプラズマＣＶＤ法により３０００Åの膜厚に成
膜する。本実施例では、第１の層間絶縁膜１５に窒化珪
素膜を用いたが、酸化珪素膜、酸化窒化珪素膜、又はこ
れらの積層膜を用いてもよい。
珪素膜をプラズマＣＶＤ法により３０００Åの膜厚に成
膜する。本実施例では、第１の層間絶縁膜１５に窒化珪
素膜を用いたが、酸化珪素膜、酸化窒化珪素膜、又はこ
れらの積層膜を用いてもよい。
【００４８】そして、ソース領域０４とドレイン領域０
５にコンタクトホールを形成する。そして、ソース電極
２２とドレイン電極２３を形成する。尚、ソース電極か
らは、ソース配線が延在している。
５にコンタクトホールを形成する。そして、ソース電極
２２とドレイン電極２３を形成する。尚、ソース電極か
らは、ソース配線が延在している。
【００４９】本実施例では、ソース配線とドレイン電極
は、チタン膜／アルミニウム膜／チタン膜の３層膜をス
パッタ法により成膜し、これをパターニングすることに
より形成する。
は、チタン膜／アルミニウム膜／チタン膜の３層膜をス
パッタ法により成膜し、これをパターニングすることに
より形成する。
【００５０】そして、第２の層間絶縁膜１６を形成す
る。本実施例では、第２の層間絶縁膜１６として、窒化
珪素膜とポリイミドの積層膜を用いる。そしてドレイン
電極２３にコンタクトホールの形成を行い、図２（Ｄ）
に示すように画素電極２４を形成する。
る。本実施例では、第２の層間絶縁膜１６として、窒化
珪素膜とポリイミドの積層膜を用いる。そしてドレイン
電極２３にコンタクトホールの形成を行い、図２（Ｄ）
に示すように画素電極２４を形成する。
【００５１】本実施例では、画素電極２４は、ＩＴＯ膜
をスパッタ法で１０００Åの厚さに成膜し、これをパタ
ーニングすることによって形成する。最後に、３５０℃
の水素雰囲気中において加熱処理を行うことによって、
薄膜トランジスタの水素化と配線のシンタリングを行
う。
をスパッタ法で１０００Åの厚さに成膜し、これをパタ
ーニングすることによって形成する。最後に、３５０℃
の水素雰囲気中において加熱処理を行うことによって、
薄膜トランジスタの水素化と配線のシンタリングを行
う。
【００５２】こうして、図２（Ｄ）に示すように液晶表
示装置の画素マトリクス部を完成させる。
示装置の画素マトリクス部を完成させる。
【００５３】本実施例では、オフセット領域のみを形成
したが、多孔性の陽極酸化膜１２、１２’を除去した後
に不純物を低濃度に添加して、低不純物領域を形成して
もよい。
したが、多孔性の陽極酸化膜１２、１２’を除去した後
に不純物を低濃度に添加して、低不純物領域を形成して
もよい。
【００５４】〔実施例２〕本実施例では、図３にその構
成を示すように、画素マトリクス部にトリプルゲイト型
の薄膜トランジスタを用いたことを特徴とする。
成を示すように、画素マトリクス部にトリプルゲイト型
の薄膜トランジスタを用いたことを特徴とする。
【００５５】つまり、ソース配線２５と半導体層０２
が、ソース電極２２の部分でコンタクトを形成し、画素
電極２４と半導体層０２が、ドレイン電極２３の部分で
コンタクトを形成している。そして、曲折して伸長した
ゲイト配線２６が、半導体層０２と交差している２１、
２１’、２１”の領域は、ゲイト電極として機能する。
が、ソース電極２２の部分でコンタクトを形成し、画素
電極２４と半導体層０２が、ドレイン電極２３の部分で
コンタクトを形成している。そして、曲折して伸長した
ゲイト配線２６が、半導体層０２と交差している２１、
２１’、２１”の領域は、ゲイト電極として機能する。
【００５６】本実施例の作製工程は、実施例１のゲイト
配線をパターニングする工程における、レジストマスク
のパターンを変更することにより実施される。
配線をパターニングする工程における、レジストマスク
のパターンを変更することにより実施される。
【００５７】〔実施例３〕本実施例は、ボトムゲイトの
構成の薄膜トランジスタを用いた例である。図４にその
断面図を示す。
構成の薄膜トランジスタを用いた例である。図４にその
断面図を示す。
【００５８】つまり、ガラス基板０１の上にゲイト電極
２１、２１’があり、その上にゲイト絶縁膜１０と半導
体層とが配置される。半導体層は、不純物の添加された
ソース領域０４、ドレイン領域０５及び不純物添加領域
０６と、Ｉ型のチャネル領域０３、０３’とを内包す
る。
２１、２１’があり、その上にゲイト絶縁膜１０と半導
体層とが配置される。半導体層は、不純物の添加された
ソース領域０４、ドレイン領域０５及び不純物添加領域
０６と、Ｉ型のチャネル領域０３、０３’とを内包す
る。
【００５９】そして、その上に第１の層間絶縁膜１５が
あり、ソース領域０４とコンタクトしているソース電極
２２と、ドレイン領域とコンタクトを形成しているドレ
イン電極２３がある。さらに、その上に第２の層間絶縁
膜１６があり、画素電極２４とドレイン電極２３がコン
タクトを形成している構成である。
あり、ソース領域０４とコンタクトしているソース電極
２２と、ドレイン領域とコンタクトを形成しているドレ
イン電極２３がある。さらに、その上に第２の層間絶縁
膜１６があり、画素電極２４とドレイン電極２３がコン
タクトを形成している構成である。
【００６０】
【発明の効果】本明細書で開示する発明を用いること
で、ＯＮ抵抗が小さく、消費電力の少ない半導体装置を
提供することができる。また、半導体層の劣化が少な
く、信頼性の高い半導体装置を提供できる。
で、ＯＮ抵抗が小さく、消費電力の少ない半導体装置を
提供することができる。また、半導体層の劣化が少な
く、信頼性の高い半導体装置を提供できる。
【図１】 発明を用いて構成された画素マトリクス部の
上面図。
上面図。
【図２】 発明を用いて構成された画素マトリクス部の
作製工程図。
作製工程図。
【図３】 発明を用いて構成された画素マトリクス部の
上面図。
上面図。
【図４】 発明を用いて構成された画素マトリクス部の
上面図。
上面図。
【図５】 従来の画素マトリクス部の上面図。
０１ 基板 ０２ 半導体層 ０３、０３’ チャネル領域 ０４ ソース領域 ０５ ドレイン領域 ０６ 不純物添加領域 ０７、０７’ オフセット領域 ０８、０８’ Ｉ型領域 １０ ゲイト絶縁膜 １１、１１’ 上部陽極酸化膜 １２、１２’ 多孔性の陽極酸化膜 １３、１３’ 緻密な膜質の陽極酸化膜 １５ 第１の層間絶縁膜 １６ 第２の層間絶縁膜 ２０ アルミニウム膜 ２１、２１’、２１” ゲイト電極 ２２ ソース電極 ２３ ドレイン電極 ２４ 画素電極 ２５ ソース配線 ２６ ドレイン配線 ３０、３０’ レジストマスク
Claims (4)
- 【請求項１】薄膜トランジスタの半導体層の概略直線の
部分を、曲折したゲイト配線が複数回横切ることによっ
て、複数のゲイトを設けたことを特徴とする半導体装
置。 - 【請求項２】液晶表示装置の画素マトリクス部のスイッ
チング素子が、半導体層の概略直線の部分を、曲折した
ゲイト配線が複数回横切ることによって、複数のゲイト
を設けたマルチゲイト型薄膜トランジスタであることを
特徴とする半導体装置。 - 【請求項３】請求項１及び請求項２において、ゲイト配
線は、金属からなることを特徴とする半導体装置。 - 【請求項４】基板上に概略直線の部分を有する半導体層
を形成する工程と、 該半導体層上にゲイト絶縁膜と金属導電膜を形成する工
程と、 前記金属導電膜をゲイト配線にパターニングする工程
と、 前記半導体層にゲイト配線をマスクとして不純物をドー
ピングする工程と、 レーザー光を照射する工程とからなる半導体装置の作製
方法において、 前記ゲイト配線が曲折して、半導体層の概略直線の部分
と複数回交差することを特徴とする半導体装置の作製方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312850A JPH10144928A (ja) | 1996-11-08 | 1996-11-08 | 半導体装置及びその作製方法 |
| US08/965,907 US6020598A (en) | 1996-11-08 | 1997-11-07 | Liquid crystal display device including crossing gate wiring |
| US09/328,311 US6627957B1 (en) | 1996-11-08 | 1999-06-08 | Semiconductor device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312850A JPH10144928A (ja) | 1996-11-08 | 1996-11-08 | 半導体装置及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144928A true JPH10144928A (ja) | 1998-05-29 |
Family
ID=18034189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8312850A Withdrawn JPH10144928A (ja) | 1996-11-08 | 1996-11-08 | 半導体装置及びその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6020598A (ja) |
| JP (1) | JPH10144928A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674581B1 (ko) * | 1999-06-04 | 2007-01-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계발광(el) 표시장치 |
| JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| KR101139714B1 (ko) * | 2005-01-28 | 2012-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법, 다이오드 및 표시 장치 |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) * | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100945467B1 (ko) | 2001-10-09 | 2010-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 |
| JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
| JP4046267B2 (ja) * | 2002-03-26 | 2008-02-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4034122B2 (ja) * | 2002-05-31 | 2008-01-16 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
| DE20213073U1 (de) * | 2002-08-26 | 2002-10-24 | Lee Ming Kuei | Systemintegrierte, reflektierende Flüssigkristallanzeigevorrichtung |
| US7579220B2 (en) * | 2005-05-20 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method |
| US7867791B2 (en) * | 2005-07-29 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities |
| TWI437342B (zh) | 2010-05-21 | 2014-05-11 | Au Optronics Corp | 電泳顯示器及其畫素結構 |
| TWI448796B (zh) * | 2011-07-06 | 2014-08-11 | Au Optronics Corp | 畫素結構、主動元件陣列基板以及平面顯示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3732611A1 (de) * | 1987-09-28 | 1989-04-06 | Siemens Ag | Verfahren zur herstellung eines implantierten source-/drain-anschlusses fuer einen kurzkanal-mos-transistor |
| US4917467A (en) * | 1988-06-16 | 1990-04-17 | Industrial Technology Research Institute | Active matrix addressing arrangement for liquid crystal display |
| JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| US5439841A (en) * | 1994-01-12 | 1995-08-08 | Micrel, Inc. | High value gate leakage resistor |
| US5616935A (en) * | 1994-02-08 | 1997-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit having N-channel and P-channel transistors |
| JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3335060B2 (ja) * | 1995-02-21 | 2002-10-15 | シャープ株式会社 | 半導体装置の製造方法 |
| US5789781A (en) * | 1995-02-27 | 1998-08-04 | Alliedsignal Inc. | Silicon-on-insulator (SOI) semiconductor device and method of making the same |
| JPH08241997A (ja) * | 1995-03-03 | 1996-09-17 | Tdk Corp | 薄膜トランジスタ |
| JP3286152B2 (ja) * | 1995-06-29 | 2002-05-27 | シャープ株式会社 | 薄膜トランジスタ回路および画像表示装置 |
| US5789791A (en) * | 1996-08-27 | 1998-08-04 | National Semiconductor Corporation | Multi-finger MOS transistor with reduced gate resistance |
| JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1996
- 1996-11-08 JP JP8312850A patent/JPH10144928A/ja not_active Withdrawn
-
1997
- 1997-11-07 US US08/965,907 patent/US6020598A/en not_active Expired - Lifetime
-
1999
- 1999-06-08 US US09/328,311 patent/US6627957B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| US8994711B2 (en) | 1999-04-27 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| US9293483B2 (en) | 1999-04-27 | 2016-03-22 | Semiconductor Energy Laboratory Co. Ltd. | Electronic device and electronic apparatus |
| US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| KR100674581B1 (ko) * | 1999-06-04 | 2007-01-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계발광(el) 표시장치 |
| KR101139714B1 (ko) * | 2005-01-28 | 2012-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법, 다이오드 및 표시 장치 |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6627957B1 (en) | 2003-09-30 |
| US6020598A (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10144928A (ja) | 半導体装置及びその作製方法 | |
| JP2789293B2 (ja) | 半導体装置作製方法 | |
| KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
| JPH10135475A (ja) | 半導体装置およびその作製方法 | |
| JP4481284B2 (ja) | 半導体装置の作製方法 | |
| US5866444A (en) | Integrated circuit and method of fabricating the same | |
| JP3176253B2 (ja) | 回路基板 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP4244525B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP3776183B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
| JP2005079319A (ja) | 半導体装置 | |
| JPH09116161A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH08167722A (ja) | 半導体集積回路の作製方法 | |
| JP4481361B2 (ja) | 半導体装置 | |
| JPH07106582A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JP4628485B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
| JPH09307115A (ja) | 薄膜トランジスタ | |
| JP3537198B2 (ja) | 半導体装置の作製方法 | |
| KR100190496B1 (ko) | 박막트랜지스터어레이 | |
| JP3963663B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070806 |