KR100190496B1 - 박막트랜지스터어레이 - Google Patents
박막트랜지스터어레이 Download PDFInfo
- Publication number
- KR100190496B1 KR100190496B1 KR1019920023060A KR920023060A KR100190496B1 KR 100190496 B1 KR100190496 B1 KR 100190496B1 KR 1019920023060 A KR1019920023060 A KR 1019920023060A KR 920023060 A KR920023060 A KR 920023060A KR 100190496 B1 KR100190496 B1 KR 100190496B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- crystal semiconductor
- semiconductor layer
- single crystal
- transistor array
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 11
- 239000010409 thin film Substances 0.000 title claims description 13
- 239000010407 anodic oxide Substances 0.000 title abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000002048 anodisation reaction Methods 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 7
- 229910052710 silicon Inorganic materials 0.000 claims 7
- 239000010703 silicon Substances 0.000 claims 7
- 150000002739 metals Chemical class 0.000 claims 3
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 13
- 238000007743 anodising Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
액정표시장치를 구성하는 TFT어레이의 게이트전극을 양극산화가능한 고융점금속의 불순물을 함유한 Aℓ을 사용해서 형성함으로써, Aℓ의 힐록발생을 방지하고, 저누설전류의 양극산화막의 형성을 가능하게 하여 게이트전극과 소오스전극과의 단락불량을 억제한다. 또한 게이트전극을 순 Aℓ과 고융점금속의 불순물을 함유한 Aℓ과의 2층구조로 함으로써 배선의 저항증가를 억제하고, 또한 힐록발생을 방지하여, 게이트전극과 소스전극간의 단락불량을 저감한다.
Description
제 1도는 본 발명의 일실시예에 의한 박막트랜지스터어레이의 주요부의 구성을 도시한 단면도.
제 2도는 각종 재료를 사용해서 양극산화법에 의해 형성한 산화알루미늄의 누설전류를 전계의 변화에 따라서 도시한 그래프
제 3도는 본 발명의 실시예에 의한 박막트랜지스터어레이의 주요부의 구성을 도시한 단면도
제 4도는 본 발명의 실시예의 의한 2층 구조의 알루미늄게이트전극을 사용하고, 그 표면을 산화한 박막트랜지스터의 주요부의 구성을 도시한 단면도
제 5도는 Ta를 첨가한 알루미늄단층과, 각종 2층구조의 Ta의 첨가량에 대한 비저항을 표시한 도면
제 6도는 본 발명의 실시예에 의한 박막트랜지스터어레이의 주요부의 구성을 도시한 단면도
* 도면의 주요부분에 대한 부호의 설명
1, 41, 51 : 유리기판 2, 42 : 게이트 전극
3, 43, 53 : 산화알루미늄절연층 4, 44, 54 : 질화실리콘절연층
5, 45, 55 : 비결정질실리콘반도체층
6a, 6b, 46a, 46b, 56a, 56b : 인을 함유한 비결정질실리콘반도체
7a, 7b, 47a, 47b, 57a, 57b : 소오스드레인전극 8, 48, 58 : 투명표시전극
49,69 : 패시베이션막 52a : Si를 첨가한 알루미늄
본 발명은, 액정을 사용하여 화상표시의 제조에 적합한 박막트랜지스터(이후, TFT로 칭함)어레이에 관한 것으로써, 특히 박막트랜지스터의 게이트 전극에 관한 것이다.
액정표시장치는 저소비전력, 풀컬러화가 용이하다는 등의 특징을 가지므로 박형디스플레이중에서 유망시되고, 최근 표시화면의 대형화에 관한 개발이 활발하다. Aℓ
종래의 액정표시장치에 사용되고 있는 TFT어레이의 구조는, 유리기판위에 예를 들면 알루미늄으로 이루어진 게이트전극이 형성되고, 비결정질실리콘 반도체층이 질화실리콘의 게이트절연막을 개재해서 형성되고, 티탄 및 알루미늄의 2층으로 이루어진 소오스, 드레인전극이 인을 함유한 비결정질실리콘반도체층을 개재해서 형성되고, 액정에 전압을 인가하는 투명표시전극이 드레인전극과 접속해서 형성되어있다. 상기 구조에 있어서, 절연성을 향상시키기 위하여 알루미늄의 게이트전극의 표면이 양극산화법에 의해 산화알루미늄에 의해 피복되는 경우도 있다.
다음에, 상기한 구조를 가진 TFT어레이의 제작공정에 대해서 간단히 설명한다.
먼저, 유리기판(1)위에 Aℓ막을 형성해서, 사진평판 및 에칭에 의해 게이트전극을 형성한다. Aℓ게이트전극을 산화Aℓ로 피복하는 경우, 양극산화법에 의해 산화 Aℓ을 형성한다. 다음에 TFT의 주재료인 질화실리콘(SiNx)으로 이루어진 게이트절연막, 비결정질실리콘(a-si)반도체층 및 소오스, 드레인전극-반도체층 사이에서 오믹콘택트를 얻기 위한 n+-a-si층을 플라즈마 CVD법에 의해 연속하여 막을 형성하고, TFT를 형성하는 부분이외의 a-si층 및 n+-a-si층을 에칭 제거한다. 다음에, ITO(indium tin oxide) 막을 형성해서, 사진평판 및 에칭에 의해 투명표시전극을 형성한다. 다음에 게이트전극배선의 표면을 노출시켜서 소오스, 드레인전극을 형성하는 소오스배선과의 전기적 접촉을 얻기 위하여 질화실리콘게이트절연막에 개공부를 형성하고, 다음에 Ti 및 Aℓ의 순으로 막을 형성해서, 사진평판 및 에칭에 의해 소오스, 드레인전극을 형성하고, TFT의 채널부위의 n+-a-si층을 제거해서 TFT어레이가 완성된다.
상기 종래의 구조에서는, Aℓ막을 형성후, 게이트전극으로서 소망의 형상으로 에칭하기 위한 사진평판의 공정에서 130℃정도의 열처리공정, 또는 질화실리콘의 게이트절연막, a-si반도체층의 막형성시에도 기판온도가 300℃에 도달하는 공정이 요구되기 때문에, Aℓ에 힐록(hilllock)(돌기의 성장)이 발생한다. 이 힐록이 발생하였을 경우, 양극산화공정의 산화Aℓ의 형성에서 돌기를 충분히 피복할 수 없고, 따라서 절연성이 저하한다. 그 결과, 게이트전극과 소오스전극사이가 단락하는 불량이 발생하거나, 게이트전극배선에 전기적접촉을 형성하는 부분의 Aℓ표면이 거칠어져서 접촉불량이 발생하는 확률이 높아지는 문제가 이ㅆ었다.
종래, 이와같은 Aℓ의 힐록을 방지하기 위하여 Aℓ에 2at%정도의 si을 불순물로서 첨가하는 기술이 있었다. 그러나, si을 불순물로서 함유하는 Aℓ을 양극산화해서 형성한 산화 Aℓ은 누설전류가 크고(제 2도 참조), 또 층간절연성이 열악하기 때문에, 절연막으로서 사용하였을 경우, 게이트전극과 소오스, 드레인전극이 단락하는 불량이 다발적으로 발생하는 문제점이 있었다.
본 발명은, 이러한 점에 비추어서 이루어진 것으로서, Aℓ의 힐록을 방지하고, 또 필요에 따라서 배선저항을 증가시키는 일없이, 또한 게이트절연막으로서 층간절연성이 높은 양극산화막을 형성할 수 있도록해서, 수율이 높은 TFT어레이를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 게이트전극을 , 양극산화가능한 고융점금속을 불순물로서 첨가한 Aℓ을 사용해서 형성하고, 또 저항의 증가를 억제하는 경우에는, 양극산화가능한 불순물을 첨가한 Aℓ과, Si과 구리중 적어도 어느하나를 첨가한 Aℓ이나 순 Aℓ과의 2층구조로서 형성하는 것이다.
이하, 본 발명의 일실시예를 첨부도면에 의거하여 상세히 설명한다.
제 1도에 본 실시예의 TFT의 주요부구성의 단면도를 도시한다. 유리기판(1)위에 2at%의 Ta를 함유한 Aℓ로 이루어진 게이트전극(막두께 200㎜)(2)을 형성하고, 게이트전극(2)을 피복하도록 양극산화법에 의해 산화Aℓ 게이트절연층(막두께 150㎜)(3)을 형성하고, 비결정질실리콘 반도체층(막두께 100~400㎜)(5)이 질화실리콘게이트절연막(막두께 200㎜)(4)을 개재해서 형성하고, 액정에 전압을 인가하는 ITO로 이루어진 투명표시전극(막두께 100㎜)(8)을 형성하고, 티탄 및 Aℓ로 이루어진 소오스, 드레인전극(7a)(7b)(막두께 100㎜ 및 700㎜)이 인을 함유한 비결정질실리콘 반도체층(6a),(6b)(막두께 500㎜)을 개재해서 형성하고, 드레인전극(7b)을 투명표시전극(8)에 접속한다.
상기한 구조를 가진 TFT 어레이의 제조공정에 대해서 이하에 설명한다. 먼저, 유리기판(1)위에, 2at%의 Ta를 함유한 Aℓ직류스퍼터법에 의해 막두께 300㎜막을 형성해서, 사진평판 및 에칭에 의해 게이트전극을 형성한다. 다음에, 물에 대하여 봉산암모늄을 3%용해한 수용액과 에틸렌글리코올을 1 : 9의 비율로 혼합하여 양극산화액을 준비한다. 양극산화액을 중성화하여 PH6~7을 가지도록 하고 또한 양극산화액의 온도를 30℃로 유지한다. 또 양극산화전압을 105V, 양극산화 전류를 5mA/cm2로 해서, 양극산화법에 의해 산화 Aℓ(막두께 150㎜) 을 형성한다. 이때, 양극화되지않은 Aℓ의 막두께는 200㎜로 된다. 다음에, TFT의 주재료인 질화실리콘(SiNx)으로 이루어진 게이트절연막, 비결정질실리콘(a-si)반도체층 및 소오스전극이나 드레인전극과 비정질 실리콘(a-si)반도체층사이의 오믹콘택트를 얻기 위한 n+- a -si층을 13.56MHZ의 플라즈마 CVD법에 의해 연속으로 형성한다. TFT를 형성하는 부분이외의 a -si층 및 n+- a -si층을 에칭제거한다. 다음에 직류스퍼터법에 의해 ITO막을 형성해서, 사진평판 및 에칭에 의해 투명표시전극을 형성한다. 다음에, 게이트전극배선의 표면을 노출시켜서 소오스, 드레인전극을 형성하는 소오스배선과 게이트전극배선사이의 전기적접촉을 얻기 위하여 질화실리콘게이트 절연막에 개공부를 형성하고, 다음에 Ti 및 Aℓ의 순으로 직류스퍼터법에 의해 막을 형성해서, 사진평판 및 에칭에 의해 소오스, 드레인 전극을 형성하고, TFT의 채널부위의 n+- a -si층을 제거해서 TFT어레이가 완성된다.
본 실시예에 의하면 2at% 의 Ta를 함유한 Aℓ을 사용해서 게이트전극을 형성하기 때문에, 사진평판공정에서 열처리를 행한후에도 힐록이 발생하지 않는다. 따라서 그후의 양극산화법을 사용해서 형성하는 Aℓ의 피막성이 향상된다. 또, 제 2도에 표시한 바와같이, 2at% 의 Ta를 함유한 Aℓ을 양극산화해서 형성한 산화 Aℓ의 누설전류는, 순도 99.99%의 Aℓ을 양그산화해서 형성한 산화Aℓ의 누설전류와 동등하다. 즉, 2at% 의 Ta를 함유한 Aℓ을 사용해서 게이트전극을 형성함으로써, 게이트전극과 소오스, 드레인전극과의 단락을 방지할 수 있어, 수율을 향상시킬수 있다. 또 300℃에서 SiNx을 형성한 후에도 힐록의 발생은 거의 볼수없고, 게이트전극배선과 소오스전극배선과의 접촉부의 Aℓ의 표면도 거칠어지지 않기 때문에, 양호한 전기적 접촉을 얻을 수 있었다.
본 실시예에서는, 불순물로서 Ta의 경우에 대해서 설명하였으나, Ta대신에 Ti, Mo, W, Hf, Nb, Zr,V을 불순물로서 Aℓ에 첨가해도 마찬가지의 효과를 얻을수 있었다.
다음에 본 발명의 다른 실시예에 대해서 설명한다.
제 3도는, 본 실시예의 TFT의 주요부구성의 단면도를 도시한다. 도면에 도시한 바와같이, 본 실시예의 TFT는 채널부를 형성하는 비결정질실리콘 반도체층 위에 패시베이션용질화실리콘막(막두께 100㎜)(49)을 형성하고, 다른 구성은 앞에 설명한 실시예와 마찬가지의 구성이다.
이 구성을 가진 TFT의 제조방법에 대해서 간단히 설명한다. 먼저, 앞서 설명한 실시예와 마찬가지로 유리기판(1) 위에 2at% 를 함유한 Aℓ을 스퍼터법으로 막형성해서, 사진평판 및 에칭에 의해 게이트전극(42)을 형성하고, 다음에 상기한 게이트전극(42)의 필요부분에 양극산화를 함으로써 산화 Aℓ의 제 1게이트절연막(43)을 형성한다. 다음에 TFT의 주재료인 질화실리콘(SiNx)으로 이루어진 제 2게이트절연막, 비결정질실리콘(a-si)반도체층 및 패시베이션용 질화실리콘막을 플라즈마 CVD법에 의해 순차 연속해서 형성한다. 이어서 제 2도에 도시한 바와같이 패시베이션용 질화실리콘막을 에칭해서 섬형상으로 한다. 다음에 인을 함유한 비결정질실리콘 반도체층(n+-a-si)을 전체면에 형성한후, TFT를 형성하는 부분이외의 a-si 및 n+-a-si층을 에칭제거한다. 다음에 ITO막을 형성해서, 사진평판 및 에칭에 의해 투명표시전극(48)을 형성한다. 다음에 Ti 및 Aℓ의 순으로 막을 형성해서, 사진평판 및 에칭에 의해 소오스, 드레인전극(47a),(47b)을형성하고, 최후에 패시베이션용 질화실리콘막위에 잔존하고 있는 n+-a-si층을 제거하여 본 실시예의 TFT가 완성된다.
본 실시예에 의하면 앞서 설명한 실시예와 마찬가지로, 게이트전극의 힐록을 방지하고, 저누설전류의 양극산화막을 형성할 수 있기 때문에, 게이트전극과 소오스 전극간의 단락불량을 발생하는 일이 없고, 고수율로 패시베이션막을 채널부에 형성한 TFT를 제작할 수 있는 효과가 있다.
다음에 본 발명의 다른 실시예에 대해서 설명한다.
제 4도에 본 실시예의 반도체장치인 TFT의 주요부구성단면도를 표시한다. 유리기판(51)위에 1at%의 si를 함유한 제 1의 Aℓ층(하부층)(52a) 및 2at%의 Ta를 함유한 제 2의Aℓ층(하부층)(52b)으로 이루어진 게이트전극을 형성한다.
이때에, 제 1의 Aℓ층(하부층)(52a)은, si를 함유하는 대신에 , 구리 또는 cu와 si의 혼합물을 사용하여도 된다. 다음에, 비결정질실리콘 반도체층(55)이 질화실리콘게이트절연막(54)을 개재해서 형성하고, 액정에 전압을 인가한는 투명표시전극(58)을 형성하고, 티탄 및 Aℓ로 이루어진 소오스, 드레인전극(57 a),(57 b)이 인을 함유한 비결정질실리콘 반도체층(56a),(56b)을 개재해서 형성하고, 드레인전극(57b)을 투명표시전극(58)에 접속한다.
이 구성을 가진 TFT의 제조방법에 대해서 간단히 설명한다. 유리기판(1)위에 1at%의 si를 첨가한 Aℓ막(막두께 100㎜), 또 그위에 포개지도록 고융점 금속의 탄탈을 2a%첨가한 Aℓ막(막두께 200㎜),을 직류스터퍼법에 의해서 형성하여, 사진평판기술에 의해 가공을 행하여 도면에 도시한 바와같이 게이트전극을 형성한다. 다음에, 이게이트전극의 표면을 양극산화하여, 산화 Aℓ게이트 절연막(막두께 150㎜)(13)을 형성한다. 여기서, 물에 대하여 붕산암모늄을 3%용해한 수용액과 에틸렌 글리콜을 1 : 9 의 비율로 혼합하여 양극산화액을 준비한다. 양극 산화액을 중성화하여 PH6~7을 가지도록 하고, 또한 양극산화액의 온도를 30℃로 유지하고 양극산화전압을 105V, 양극산화전류를 5mA/cm2로 하여 양극산화를 행하였다.
다음에 TFT의 주재료인 질화실리콘(SiNx)으로 이루어진 제 2게이트절연막, 비결정질실리콘(a-si)반도체층, 인을 함유한 비결정질실리콘 반도체층을 13.56MHZ의 플라즈마 CVD법에 의해 순차 연속형성한다. 계속해서, 형성된 비결정질실리콘 반도체층, 인을 함유한 비결정질실리콘반도체층을 불산과 질산의 혼합액을 사용해서 섬형상으로 한다. 다음에, ITO막을 형성해서, 사진평판기술에 의해 투명표시전극을 형성한다. 다음에, Ti 및 Aℓ의 순으로 막을 형성해서, 사진평판기술에 의해, 소오스, 드레인전극을 형성하고, 마지막으로 TFT채널부의 비결정질실리콘 반도체층위에 잔존하고 있는 인을 함유한 비결정질 실리콘반도체층을 제거해서 본 실시예의 TFT가 완성된다.
본 실시예에 의하면, 제 5도에 표시한 바와같이 탄탈을 첨가한 Aℓ단층의 배선 저항에 비해서 배선저항을 1/2이하로 할 수 있다.
또, 상부층에 2at%의 Ta를 함유한 Aℓ을 사용해서 게이트전극을 형성하기 때문에, 사진평판공정에서 열처리를 행한후에도 힐록의 발생을 억제할 수 있다.
따라서, 그후의 양극산화법을 사용해서 형성하는 산화Aℓ의 피복성이 향상된다. 본 실시예의 양극산화법에 의해 형성한 산화Aℓ의 누설전류는, 순도 99.99%의 Aℓ을 양극산화해서 형성한 산화 Aℓ의 누설전류와 동등하며, 게이트전극과 소오스, 드레인전극과의 단락을 방지할수 있고, 수율을 향상시킬수 있다. 또 300℃에서 SiNx를 형성하 후에도 힐록의 발생은 거의 볼수 없었으며, 게이트전극배선과 소오스전극과의 접촉부의 Aℓ의 표면도 거칠어지지 않기 때문에, 양호한 전기적 접촉을 얻을 수 있었다.
다음에 다른 실시예에 대해서 설명한다.
본 실시예는, 앞서 설명한 실시예에 있어서 제 4도의 1at% 의 Si를 첨가한 Aℓ(52a)대신에 순 Aℓ을 사용한다. 기타의 구성, 제조방법은 앞서 설명한 실시예와 동일하다.
본 실시예에 의하면, 제 5도에 도시한 바와같이 앞서 설명한 실시예보다도 더 저항을 감소시킬 수 있어, 탄탈을 첨가한 Aℓ단층의 배선저항에 비해서 1/4정도까지 감소시킬 수 있다.
또, 본 실시예와 같은 제조방법으로 함으로써, 상부층의 고융점금속을 첨가한 Aℓ을 에칭할때에 고융점금속이 에칭되지 않고 표면에 잔존하였다고해도, 하부층의 순 Aℓ이 에칭되는 동시에 자동적으로 잔존한 고융점금속을 제거할 수 있는 효과도 있다.
또다른 실시예에 대해서 설명한다.
제 6도는, 본 실시예의 TFT의 주요구성부의 단면도를 도시한다. 제 6도에 도시한 바와같이, 본 실시예의 TFT는 채널부를 형성하는 비결정질실리콘반도체층위에 패시베이션용질화실리콘막(69)을 형성하고, 다른구성은 앞에서 설명한 2층구조의 게이트전극을 형성한 실시예와 마찬가지의 구성이다.
본 실시예에 의하면 앞서 설명한 실시예와 마찬가지로, 배선저항을 증가시키는 일없이
게이트전극의 힐록을 방지하고, 저누설전류의 양극산화막을 형성할 수 있기 때문에, 게이트전극과 소오스전극간의 단락불량을 방지해서, 패시베이션막을 채널부
Claims (6)
- 액정표시장치를 구성하는 박막트랜지스터 어레이에 있어서,제 1도전체층이 기판의 한쪽의 주요표면위에 선택적으로 형성되고, 상기 제 1도전체층은, Ta, Ti, Mo, W, Hf, Nb, Zr,V로 이루어진 양극산화가능한 고융점금속중에서 선택된 한개의 고융점금속을 불순물로서 함유한 Aℓ을 주성분으로 하는 제 1도전체층과;양극산화에 의해 상기 제 1도전체층의 표면에 형성된 산화막과;상기 기판을 덮도록 상기 산화막위에 형성된 제1절연막층과;상기 제 1도전체층과 부분적으로 중첩되도록, 상기 제 1절연층막을 개재해서 선택적으로 형성되고, 실리콘을 주성분으로 하는 제 1비단결정반도체층과;상기 제 1비단결정반도체층위에 형성되고, 인을 함유한 실리콘을 주성분으로 하는 제 2비단결정반도체층과;상기 제 1비단결정반도체층과 부분적으로 중첩되도록 상기 실리콘을 제 2비단결정반도체층을 개재해서 형성된 한 쌍의 제 2도전체층을 구비한 것을 특징으로 하는 박막트랜지스터 어레이.
- 제 1항에 있어서, 상기 제 1비단결정반도체층위에 선택적으로 형성된 제 2절연막층을 부가하여 구비한 것을 특징으로 하는 박막트랜지스터 어레이.
- 액정표시장치를 구성하는 박막트랜지스터 어레이에 있어서,실리콘과 구리중에서 선택된 적어도 한 원소를 함유한 Aℓ로 이루어진 하부층과, Ta, Ti, Mo, W, Hf, Nb, Zr, V로 이루어진 양극산화가능한 고융점금속중에서 선택된 한개의 고융점금속을 불순물로서 함유한 Aℓ을 주성분으로 하는 상부층으로 구성된 2층구조를 기판의 한쪽의 주요표면위에 선택적으로 형성되고, 또한 하부층의 배선폭과 상부층의 배선폭이 거의 동일한 제 1도전체층과;양극산화에 의해 상기 제 1도전체층의 표면에 형성된 산화막과;상기 기판을 덮도록 상기 산화막위에 형성된 제 1절연막층과, 상기 제 1도전체층과 부분적으로 중첩되도록, 상기 제 1절연막층을 개재해서 선택적으로 형성되고, 실리콘 성분을 주성분으로 하는 제 1비단결정반도체층과;상기 제 1비단결정반도체층위에 형성되고, 인을 함유한 실리콘을 주성분으로 하는 한 쌍의 제 2비단결정반도체층과;상기 제 1비단결정반도체층과 부분적으로 중첩되도록 상기 제 2비단결정반도체층을 개재해서 형성된 한 쌍의 제 2도전체층을 구비한 것을 특징으로 하는 박막트랜지스터 어레이.
- 액정표시장치를 구성하는 박막트랜지스터 어레이에 있어서,순 Aℓ로 이루어진 하부층과, Ta,Ti, Mo, W, Hf, Zr,V로 이루어진 양극산화가능한 고융점금속중에서 선택된 한개의 고융점금속을 불순물로서 함유한 Aℓ을 주성분으로 하는 상부층으로 구성된 2층구조를 기판의 한쪽의 주요표면위에 선택적으로 형성되고, 또한 하부층의 배선폭과 상부층의 배선폭이 거의 동일한 제 1도전체층과,양극산화에 의해 상기 제 1도전체층의 표면에 형성된 산화막과;상기 기판을 덮도록 상기 산화막위에 형성된 제 1절연막층과; 상기 제 1도전체층과 부분적으로 중첩되도록, 상기 제 1절연막층을 개재해서 선택적으로 형성되고, 실리콘 성분을 주성분으로 하는 제 1비단결정반도체층과;상기 제 1비단결정반도체층위에 형성되고, 인을 함유한 실리콘을 주성분으로 하는 제 2비단결정반도체층과;상기 제 1비단결정반도체층과 부분적으로 중첩되도록 상기 제 2비단결정반도체층을 개재해서 형성된 한 쌍의 제 2도전체층을 구비한 것을 특징으로 하는 박막트랜지스터 어레이.
- 제 3항에 있어서, 상기 제 1비단결정반도체층위에 선택적으로 형성된 제 2절연막층을 부가하여 구비한 것을 특징으로 하는 박막트랜지스터 어레이
- 제 4항에 있어서, 상기 제 1비단결정반도체층위에 선택적으로 형성된 제 2절연막층을 부가하여 구비한 것을 특징으로 하는 박막트랜지스터 어레이.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91-347182 | 1919-12-27 | ||
| JP3317699A JPH05152572A (ja) | 1991-12-02 | 1991-12-02 | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 |
| JP91-317699 | 1991-12-02 | ||
| JP34718291A JP3099915B2 (ja) | 1991-12-27 | 1991-12-27 | 半導体装置とこれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015076A KR930015076A (ko) | 1993-07-23 |
| KR100190496B1 true KR100190496B1 (ko) | 1999-06-01 |
Family
ID=26569113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023060A KR100190496B1 (ko) | 1919-12-27 | 1992-12-02 | 박막트랜지스터어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190496B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020067744A (ko) * | 2001-02-17 | 2002-08-24 | 김동식 | 박막트랜지스터의 제조방법 |
-
1992
- 1992-12-02 KR KR1019920023060A patent/KR100190496B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015076A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5111790B2 (ja) | エッチング液及びこれを用いた配線形成方法 | |
| JP3744980B2 (ja) | 半導体装置 | |
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US5349205A (en) | Thin-film transistor array with anodic oxide for use in a liquid crystal display | |
| KR100305415B1 (ko) | 에칭재료와에칭방법및전자장치제조방법 | |
| KR960010931B1 (ko) | 반도체 집접회로 및 그 제작방법 | |
| JPH10144928A (ja) | 半導体装置及びその作製方法 | |
| KR20080078093A (ko) | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR20070053472A (ko) | 표시기판 및 이의 제조 방법 | |
| JP2018160556A (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置、および薄膜トランジスタ | |
| JP2018148172A (ja) | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 | |
| JP2005057240A (ja) | 薄膜半導体素子、及び薄膜半導体素子の製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| KR100190496B1 (ko) | 박막트랜지스터어레이 | |
| US20220181356A1 (en) | Active matrix substrate and method for manufacturing same | |
| JP3784478B2 (ja) | 表示装置及び表示装置の作製方法 | |
| KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JPH08167722A (ja) | 半導体集積回路の作製方法 | |
| JPH06260643A (ja) | 薄膜トランジスタ | |
| JP2019062041A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JPH04365016A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20060110 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |