JP5111790B2 - エッチング液及びこれを用いた配線形成方法 - Google Patents

エッチング液及びこれを用いた配線形成方法 Download PDF

Info

Publication number
JP5111790B2
JP5111790B2 JP2006163441A JP2006163441A JP5111790B2 JP 5111790 B2 JP5111790 B2 JP 5111790B2 JP 2006163441 A JP2006163441 A JP 2006163441A JP 2006163441 A JP2006163441 A JP 2006163441A JP 5111790 B2 JP5111790 B2 JP 5111790B2
Authority
JP
Japan
Prior art keywords
acid
layer
molybdenum
triazole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006163441A
Other languages
English (en)
Other versions
JP2007005790A (ja
JP2007005790A5 (ja
Inventor
弘 植 朴
時 烈 金
鍾 鉉 鄭
原 碩 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007005790A publication Critical patent/JP2007005790A/ja
Publication of JP2007005790A5 publication Critical patent/JP2007005790A5/ja
Application granted granted Critical
Publication of JP5111790B2 publication Critical patent/JP5111790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Description

本発明はエッチング液に係り、さらに詳細には、モリブデン／銅／窒化モリブデン多重膜配線用エッチング液、これを用いたモリブデン／銅／窒化モリブデン多重膜配線形成方法及び薄膜トランジスタ基板の製造方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は現在最も広く使われている平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）のうちの一つであって、電極が形成されている２枚の基板とそれら間に挿入されている液晶層で構成されている。液晶表示装置は、電極に電圧を印加することによって液晶層の液晶分子を再配列させ、透過する光量を調節する表示装置である。
液晶表示装置のうちでも現在主として使われているものは、電界生成電極が２つの基板にそれぞれ具備されている形態である。この形態を採る液晶表示装置においては、一方の基板には複数の画素電極がマトリクス（ｍａｔｒｉｘ）形態に配列されており、他方の基板には一つの共通電極が基板全面を覆って形成されている。このような液晶表示装置においては、各画素電極それぞれに電圧を印加することによって画像の表示が行われる。このために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線（ｇａｔｅ ｌｉｎｅ）と画素電極に印加される電圧を伝達するデータ線（ｄａｔａ ｌｉｎｅ）とを基板上に形成する。
一方、液晶表示装置の表示面積がますます大型化することによって、前記薄膜トランジスタと接続されるゲート線及びデータ線も長くなり、それら配線の抵抗も高くなる。したがって、このような高抵抗化による信号遅延等の問題を解決するためには、前記ゲート線及びデータ線を出来る限り低い抵抗率を有する材料で形成する必要がある。
配線材料のうち、低い抵抗率を有しながらも価格が低廉な物質としては、銅（Ｃｕ）を挙げることができる。銅は抵抗率が約１．６７μΩｃｍであって、約２．６５μΩｃｍであるアルミニウム（Ａｌ）に比べてはるかに低い抵抗率を有する。したがって、実際の工程において銅で構成されたゲート線及びデータ線を用いるようになれば、アルミニウムを用いた場合に比べて信号遅延等の問題を改善することができる。
しかし、ガラスなどの絶縁基板または真性非晶質シリコンやドーピングされた非晶質シリコン等で構成された半導体基板等の下部基板に対して、銅は接着性（ａｄｈｅｓｉｏｎ）が不良であり、蒸着が容易でなく、配線の浮き上がり（ｌｉｆｔｉｎｇ）またはピーリング（ｐｅｅｌｉｎｇ）が容易に誘発される。また、銅は化学物質に対する耐化学性が脆弱であって、後に続く工程において銅が化学物質に露出してしまう場合、容易に酸化されたり腐蝕されたりしてしまう。また、銅層を基板に蒸着した場合においても、これをパターニングするためにはエッチング液を使用しなければならないが、エッチング液により銅が過度にエッチングされたり不均一にエッチングされたりして、配線の浮き上がりまたはピーリング現象が発生して配線の側面プロファイルが不良になる。また、エッチング液に露出した銅が酸化されたり腐蝕されたりして、抵抗率が増加し配線の信頼性が低下する。
したがって、基板上に蒸着された銅層をパターニングする過程において、銅層の接着性を維持しながら配線の側面プロファイルを良好にし、且つ銅層を腐蝕しないエッチング液が要求されている。
大韓民国特許公開第２００３―０８４３９７号
本発明が解決しようとする技術的課題はモリブデン／銅／窒化モリブデン多重膜配線用エッチング液を提供することにある。
本発明が解決しようとする他の技術的課題は前記エッチング液を利用する配線形成方法を提供することにある。
本発明が解決しようとするまた他の技術的課題は前記エッチング液を利用する薄膜トランジスタ基板の製造方法を提供することにある。
本発明の技術的課題は上述した技術的課題に制限されるわけではなく、ここで言及しない技術的課題または他の技術的課題であっても、以下の記載から当業者にとって明確に理解され得る。
前記技術的課題を達成するための本発明の一実施形態によるモリブデン／銅／窒化モリブデン多重膜配線用エッチング液は、過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール系化合物０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含み、有機酸は、酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ブタン酸（ｂｕｔａｎｏｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、グリコール酸（ｇｌｙｃｏｌｉｃ ａｃｉｄ）、マロン酸（ｍａｌｏｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）またはペンタン酸（ｐｅｎｔａｎｏｉｃ ａｃｉｄ）のうちのいずれか一つであり、トリアゾール系化合物は、１、２、３―トリアゾール、１、２、４―トリアゾール、５―フェニル―１、２、４―トリアゾール、５―アミノ―１、２、４―トリアゾール、ベンゾトリアゾル、１―メチル―ベンゾトリアゾルまたはトリルトリアゾールのうちのいずれか一つであり、ふっ素化合物は、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）、フッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化ナトリウム（ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化カリウム（ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ）のうちのいずれか一つである。
前記他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、基板上にモリブデン層、銅層及び窒化モリブデン層を順次的に積層して多重膜を形成すること及び前記多重膜を過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含み、有機酸は、酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ブタン酸（ｂｕｔａｎｏｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、グリコール酸（ｇｌｙｃｏｌｉｃ ａｃｉｄ）、マロン酸（ｍａｌｏｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）またはペンタン酸（ｐｅｎｔａｎｏｉｃ ａｃｉｄ）のうちのいずれか一つであり、トリアゾール系化合物は、１、２、３―トリアゾール、１、２、４―トリアゾール、５―フェニル―１、２、４―トリアゾール、５―アミノ―１、２、４―トリアゾール、ベンゾトリアゾル、１―メチル―ベンゾトリアゾルまたはトリルトリアゾールのうちのいずれか一つであり、ふっ素化合物は、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）、フッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化ナトリウム（ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化カリウム（ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ）のうちのいずれか一つであるエッチング液を用いてエッチングすることを含む。
前記他の技術的課題を達成するための本発明の一実施形態に薄膜トランジスタ基板の製造方法は、基板上に多重膜を形成して、これをエッチングしてゲート配線を形成すること、前記基板及び前記ゲート配線上にゲート絶縁膜及び半導体層を形成すること及び前記半導体層上にデータ多重膜を形成して、これをエッチングしてデータ配線を形成することを含み、前記ゲート配線及び／または前記データ配線を形成することは、モリブデン層、銅層及び窒化モリブデン層を順次的に積層して、過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含むエッチング液を用いてエッチングすることを含む。
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
本発明の一実施形態によるエッチング液を用いてモリブデン／銅／窒化モリブデン多重膜をエッチングすることにより、多重膜下部に対する接着性が維持され、良好なプロファイルを有し且つ銅層が腐蝕されない配線を得ることができる。また、このようなエッチング液を用いてモリブデン／銅／窒化モリブデン多重膜を具備する薄膜トランジスタ基板を製造することによって、薄膜トランジスタ基板のゲート及びデータ配線の接着性及び側面プロファイルが改善されると同時に配線の信頼性が確保されて信号特性が良くなり、画質が改善される。
本発明の利点及び特徴、そしてそれらを達成する方法は添付した図面と共に詳細に後述する実施形態を参照することにより明確になる。しかし、本発明は以下に開示する実施形態に限定されるわけではなく、本発明は相異なる多様な形態によって具現され得る。本実施形態は、単に、本発明の開示が完全となるようにして、本発明が属する技術分野において通常の知識を有する者に発明の範ちゅうを完全に知らせるために開示される。本発明は請求項の範ちゅうにより定義される。明細書全体にかけて同一参照符号は同一構成要素を指称する。
以下、添付した図面を参照して本発明の一実施形態による配線形成方法を説明する。図１ないし図３は本発明の一実施形態による配線形成方法の工程段階別断面図である。
図１を参照すると、先に基板１上にモリブデン（Ｍｏ）、またはモリブデン、タングステン（Ｗ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）等の合金であるモリブデン合金で構成される導電層２ａ（以下「モリブデン層」と称する）、銅（Ｃｕ）または銅合金を含む導電層２ｂ（以下、「銅層」と称する）及び窒化モリブデン（ＭｏＮ）を含む導電層２ｃ（以下、「窒化モリブデン層」と称する）を順次的に積層して三重膜２を形成する。ここで基板１は、例えばガラスなどの絶縁基板または真性非晶質シリコンやドーピングされた非晶質シリコン等で構成された半導体基板であるようにしてもよい。
モリブデン層２ａ、銅層２ｂ及び窒化モリブデン層２ｃは、例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）によって形成する。以下、このようなスパッタリング工程を詳細に説明する。
まず、銅ターゲットにはパワーを印加せず、モリブデンターゲットにだけパワーを印加して基板１上にモリブデン層２ａを形成する。モリブデン層２ａは約５ないし５０ｎｍの厚さに形成する。モリブデン層２ａの厚さが５ｎｍ以上である場合、下部の基板１と上部の銅層２ｂとが部分的に接触してしまうことを効果的に防止して基板１との十分な接着性を確保することができる。またコンタクト抵抗の観点でモリブデン層２ａの厚さが５０ｎｍ以下であることが好ましい。さらに好ましくは、モリブデン層２ａは約１０ないし３０ｎｍに形成される。
このようなモリブデン層２ａは基板１１０との接着性（ａｄｈｅｓｉｏｎ）を向上させて三重膜配線２のピーリングまたは浮き上がり現象を防止して、銅が酸化されて基板１側に拡散することを防止する機能を有する。
続いて、モリブデンターゲットに印加するパワーをオフ（ｏｆｆ）した後、銅ターゲットにパワーを印加して銅層２ｂを形成する。銅層２ｂは約１００ないし３００ｎｍの厚さに形成する。より好ましくは、銅層２ｂは１５０ないし２５０ｎｍの厚さに形成される。
続いて、同じ方法で銅ターゲットに印加するパワーをオフ（ｏｆｆ）した後、モリブデンターゲットにパワーを印加する。この時、窒素気体（Ｎ２）、亜酸化窒素（Ｎ２０）またはアンモニア（ＮＨ３）等のような窒素供給気体を共に供給することにより、モリブデン（Ｍｏ）と窒素（Ｎ）とが相互反応して窒化モリブデン（ＭｏＮ）２ｃ層が形成される。窒素供給気体は単独に供給することができるが、好ましくはアルゴン気体（Ａｒ）と窒素供給気体とを例えば約４０：６０の比率に混合して供給するようにすればよい。窒化モリブデン層２ｃは約５ないし２００ｎｍの厚さに形成する。窒化モリブデン層２ｃの厚さが５ｎｍ以上である場合、保護膜としての機能を十分に果たすことができ、コンタクト抵抗の観点で２００ｎｍ以下であることが好ましい。さらに好ましくは、窒化モリブデン層２ｃは約１０ないし５０ｎｍの厚さに形成される。
このように銅層２ｂ上に形成された窒化モリブデン層２ｃは、下部の銅層２ｂを保護する保護膜として作用し、下部層２ｂを形成する銅が工程中に酸化されたり他の有機物質により汚染されたりすることを防止し、銅層２ｂから三重膜２の上側に銅が拡散することを防止する役割を果たす。また、窒化モリブデンはそれ自体で窒化性を有しており、銅とのコンタクト領域で銅の酸化を防止して三重膜配線２の抵抗が急激に高くなることを防止することができる。
続いて、図２に示すように三重膜２上に感光膜を塗布して、露光及び現像して配線パターンを定義する感光膜パターン３を形成する。
続いて、図３に示すように感光膜パターン３をエッチングマスクとして用いて三重膜２をエッチングし、感光膜パターン３を除去して三重膜配線２を形成する。三重膜２に対するエッチング工程はエッチング液を用いる湿式エッチングによって行われる。
ここで、前記湿式エッチング工程に用いられる本発明の一実施形態によるエッチング液は、過酸化水素、有機酸、トリアゾール系化合物、ふっ素化合物及び超純水を含む。
過酸化水素はエッチング速度に関与している。過酸化水素の含有量が１０重量％以上である場合、十分なエッチング速度を達成でき、過酸化水素の含有量が２０重量％以下の場合、エッチング速度の制御が容易となる。
有機酸はエッチング液のｐＨを約０．５ないし４．５の範囲に調節するのに寄与し、銅、モリブデン及び窒化モリブデン層を同時にエッチングすることができる環境を提供する。有機酸としては、例えば酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ブタン酸（ｂｕｔａｎｏｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、グリコール酸（ｇｌｙｃｏｌｉｃ ａｃｉｄ）、マロン酸（ｍａｌｏｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）またはペンタン酸（ｐｅｎｔａｎｏｉｃ ａｃｉｄ）等を用いることができ、好ましくはクエン酸を用いることができる。しかし、前記列挙した例に制限されるわけではなく、その他水溶性有機酸の大部分が適用可能である。エッチング液のｐＨを適切に調節するための有機酸の含有量としては１．０ないし５重量％が好ましいが、これに制限されるわけではなく、添加する物質のｐＨによって適宜調整することができる。
トリアゾール系化合物は、アンダーカット（ｕｎｄｅｒｃｕｔ）を抑制してエッチング速度に関与している。トリアゾール系化合物では、例えば１、２、３―トリアゾール、１、２、４―トリアゾール、５―フェニル―１、２、４―トリアゾール、５―アミノ―１、２、４―トリアゾール、ベンゾトリアゾル、１―メチル―ベンゾトリアゾルまたはトリルトリアゾールを用いることができる。好ましくは、ベンゾトリアゾルを用いることができる。トリアゾール系化合物の含有量が０．１重量％以上である場合、アンダーカットを効果的に抑制することができ、１重量％以下である場合、エッチング速度を十分に維持することができる。
ふっ素化合物はモリブデン層のエッチングを促進させる役割をする。ふっ素化合物としては、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）、フッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化ナトリウム（ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化カリウム（ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ）等を用いることができ、好ましくはフッ化水素酸を用いるようにしてもよい。ふっ素化合物の含有量が０．０１重量％以上である場合、下部に存在するモリブデン層が十分にエッチングされて、ふっ素化合物の含有量が０．５重量％以下である場合、基板または半導体層の過度なエッチングを抑制することができる。
共に前記エッチング液は、その特性を改善するために、例えば界面活性剤等のような添加剤をさらに含むようにしてもよい。界面活性剤は、陰イオン界面活性剤、陽イオン界面活性剤、両性界面活性剤または非イオン界面活性剤を用いるようにしてもよい。エッチング液中の界面活性剤の含有量は０．００１ないし１重量％であり、好ましくは０．００５ないし０．１重量％である。
また、前記エッチング液は、エッチング液に含まれる前記物質を除いた残りで超純水を含むようにしてもよい。
前記エッチング液のｐＨの範囲は約０．５ないし４．５であるようにしてもよい。
このようなエッチング液は、例えば超純水などの水に過酸化水素、有機酸、トリアゾール系化合物、ふっ素化合物等を混合する方法によって製造することができる。前記物質の水溶液をあらかじめ製造した後、これらを混合することによって製造することもでき、このエッチング液の製造方法は、これらに制限されるわけではない。また、混合順序に対しても特別な制限はない。
このようなエッチング液は三重膜２に対するエッチング選択比が高いながらも、エッチング工程後基板１に対する三重膜２の接着性を維持する。また、エッチングされた三重膜配線２の側面プロファイルは、鋭角で良好なテーパー角を有するようになる。
以下、本実施形態に適用されるエッチング液を用いて三重膜２をエッチングする段階を詳細に説明する。
三重膜２のエッチングにおいては、窒化モリブデン層２ｃ、銅層２ｂ及びモリブデン層２ａをそれぞれ別々にエッチングすることができるが、それらの膜を一括的にエッチングすることができ、この場合にも三重膜配線２の側面プロファイルが良好に形成される。
このようなエッチング工程は感光膜パターン３が形成されている三重膜２表面にエッチング液を噴射する噴射方式で行うことができる。この時温度は約２０ないし５０℃に維持すればよい。エッチング時間は、例えば基板１がエッチング液に露出する時間をエンドポイントディテクタ（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｏｒ；ＥＰＤ）により検出した後に、その時間の約半分の時間がさらに経過する時までとするようにしてもよい。このようなエッチング時間は例えば約５０ないし１２０秒である。
続いて、図４を参照して、前記したようなエッチング液が適用された本発明の一実施形態による金属配線のプロファイルに対して説明する。図４は基板上に形成されたモリブデン／銅／窒化モリブデン三重膜配線を本発明の一実施形態によるエッチング液を用いてパターニングした後の金属配線のプロファイルを示す断面写真である。
一般的に三重膜に含まれている銅層は基板との接着性がよくない。この接着性不良を補完するために、本実施形態では基板と銅層間にバッファ層としてモリブデン層を形成することによって接着性を向上させ、配線のピーリングまたは浮き上がり現象を防止する。
一方、銅層は耐化学性が悪く、銅層が各種化学物質に露出する場合、容易に腐蝕されて抵抗率が高くなり、配線の信頼性が低下する。このために本実施形態では銅層の上部に窒化モリブデン層を積層して銅層の酸化及び腐蝕を防止するようにしている。
ところが、例えば過酸化水素を主成分にする従来のエッチング液を用いてこのようなモリブデン／銅／窒化モリブデン三重膜をエッチングする場合、三重膜が過度にエッチングされ、大きなＣＤ誤差（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ ｓｋｅｗ）値を示すことになる。このことは配線の直線性を阻害し、断線を誘発する等配線の信頼性を低下させる。また、銅層下部のモリブデン層が過度にエッチングされ、銅層が基板から浮き上がったり剥がれたりする現象が発生し得る。一方、モリブデンエッチング率が低い場合、銅層下部のモリブデン層がまともにエッチングされないで残渣が残ってしまうことがある。このような残渣はショートを誘発する等電気的特性を悪化させる。モリブデン／銅／窒化モリブデン三重膜の各層に対するエッチング速度が制御されない場合、パターニングされた三重膜配線の側面プロファイルが均一にならず、逆テーパー傾斜角を有する現象が現われるようになる。
一方、エッチング液として本発明の一実施形態によるエッチング液を用いることにより、前記エッチング液は三重膜に対するエッチング選択比が高いながらもモリブデン／銅／窒化モリブデンの各層に対するエッチング均一性が良好であるため、図４から理解されるように、三重膜配線の下部モリブデン層が過度にエッチングされたり、残渣が形成されたりしない。したがって三重膜配線の基板に対する接着性に影響を与えず、鋭角の良好なテーパー角を有する側面プロファイルを形成することができる。また、図４で分かるように約１．５ないし２．０μｍの良好なＣＤ誤差を示すため、三重膜パターンの直線性が確保される。
本実施形態に用いられる三重膜は、上部に窒化モリブデン層を具備しているので、エッチング時に銅層がエッチング液に直接露出しない。前記エッチング液に直接露出する窒化モリブデン層は、前記エッチング液に対して相対的に高い耐化学性を有するため、エッチング液から銅層を保護することができる。したがって、銅層の酸化及び腐蝕現象を防止することができる。
上述したようなエッチング液及びこれを用いたモリブデン／銅／窒化モリブデン三重膜配線形成方法は、薄膜トランジスタ基板の製造方法にも適用され得る。
以下、添付した図面を参照して本発明の一実施形態による薄膜トランジスタ基板の製造方法について説明する。
まず、図５Ａ及び図５Ｂを参照して本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板の構造について説明する。図５Ａは本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板の配置図であって、図５Ｂは図５ＡのＢ―Ｂ’線に沿った断面図である。
絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は横方向に延びているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲート終端２４、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている蓄積電極２７及び蓄積電極線２８を含む。蓄積電極線２８は画素領域を横切って横方向に延びており、蓄積電極線２８に比べて幅が広く形成されている蓄積電極２７が接続される。蓄積電極２７は後述する画素電極８２と接続されたドレイン電極拡張部６７と重なって画素の電荷保存能力を向上させる蓄積キャパシタを形成する。このような蓄積電極２７及び蓄積電極線２８の形態及び配置等は多様な形態に変形され得る。また、画素電極８２とゲート線２２との重なりにより発生する蓄積容量が十分な場合、蓄積キャパシタを形成しない場合もある。
ゲート配線２２、２４、２６、２７は、モリブデン（Ｍｏ）またはモリブデン合金で構成された導電層２２１、２４１、２６１、２７１（以下、「モリブデン層」と称する）、銅（Ｃｕ）または銅合金で構成された導電層２２２、２４２、２６２、２７２（以下、「銅層」と称する）及び窒化モリブデン（ＭｏＮ）で構成された導電層２２３、２４３、２６３、２７３（以下、「窒化モリブデン層」と称する）の三重膜２２、２４、２６、２７、２８で形成されている。また図面に直接図示していないが、蓄積電極線２８も他のゲート配線２２、２４、２６、２７と同じ三重膜の構造を有する。以下で説明する三重膜構造のゲート配線には蓄積電極線２８も含まれる。
このようなゲート三重膜２２、２４、２６、２７、２８の構造及び機能は上述した本発明の一実施形態による配線形成方法による三重膜の構造及び機能が同じく適用される。
基板１０、ゲート配線２２、２４、２６、２７、２８の上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０が形成されている。
ゲート電極２６のゲート絶縁膜３０上部には水素化非晶質シリコンまたは多結晶シリコン等の半導体で構成された半導体層４０がアイランド状に形成されており、半導体層４０の上部にはシリサイドまたはｎ型不純物が高農度でドーピングされたｎ＋水素化非晶質シリコン等の物質からなるオーミックコンタクト層５５、５６がそれぞれ形成されている。
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されて外部からの画像信号の印加を受けるデータ終端６８、ソース電極６５と分離されていてゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されて蓄積電極２７と重なる広い面積のドレイン電極拡張部６７を含む。
このようなデータ配線６２、６５、６６、６７、６８は、モリブデン（Ｍｏ）またはモリブデン合金で構成された導電層６２１、６５１、６６１、６７１、６８１（以下、「モリブデン層」と称する）、銅（Ｃｕ）または銅合金で構成された導電層６２２、６５２、６６２、６７２、６８２（以下、「銅層」と称する）及び窒化モリブデン（ＭｏＮ）で構成された導電層６２３、６５３、６６３、６７３、６８３（以下、「窒化モリブデン層」と称する）の三重膜６２、６５、６６、６７、６８で形成されている。ここでモリブデン層６２１、６５１、６６１、６７１、６８１及び窒化モリブデン層６２３、６５３、６６３、６７３、６８３の構造及び機能はゲート配線２２、２４、２６、２７、２８と同じであるので、その説明を省略する。
ソース電極６５は半導体層４０と少なくとも一部分が重なり、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、オーミックコンタクト層５５、５６は、その下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６との間に存在してコンタクト抵抗を低くする役割をする。
ドレイン電極拡張部６７は蓄積電極２７と重なるように形成され、蓄積電極２７とゲート絶縁膜３０とを間に置いて蓄積容量が形成される。蓄積電極２７を形成しない場合、ドレイン電極拡張部２７も形成しない。
データ配線６２、６５、６６、６７、６８及びこれらが遮らない半導体層４０上部には保護膜７０が形成されている。保護膜７０は、例えば平坦化特性が優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ―Ｓｉ：Ｃ：Ｏ、ａ―Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されるようにしてもよい。また、保護膜７０を有機物質で形成する場合には、ソース電極６５とドレイン電極６６との間の半導体層４０が露出された部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ２）で構成された絶縁膜（図示せず）をさらに形成するようにしてもよい。
保護膜７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０とにはゲート線終端２４を露出するコンタクトホール７４が形成されている。保護膜７０上にはコンタクトホール７７を介してドレイン電極６６と電気的に接続された画素に位置する画素電極８２が形成されている。データ電圧が印加された画素電極８２は上部表示板の共通電極と共に電界を生成することによって画素電極８２と共通電極との間の液晶層の液晶分子の配列を決定する。
また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート終端２４及びデータ終端６８と接続されている補助ゲート終端８４及び補助データ終端８８が形成されている。画素電極８２と補助ゲート及びデータ終端８６、８８とはＩＴＯで構成されている。
以下、本発明の一実施形態による薄膜トランジスタ基板の製造方法に対して図５Ａ及び図５Ｂと、図６Ａないし図９Ｂを参照しながら詳細に説明する。
まず図６Ａ及び図６Ｂに示したように、絶縁基板１０上にモリブデンまたはその合金、銅またはその合金及び窒化モリブデンを順次的に積層し、それぞれモリブデン層２２１、２４１、２６１、２７１、銅層２２２、２４２、２６２、２７２及び窒化モリブデン層２２３、２４３、２６３、２７３のゲート三重膜２２、２４、２６、２７、２８を形成する。
このようなゲート三重膜２２、２４、２６、２７、２８を形成する方法は、上述した本発明の一実施形態による配線形成方法での三重膜を形成する方法が適用される。
続いて、前記ゲート三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われる。前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が適用されるので、これに対する重複説明は省略する。
このような本発明の一実施形態によるエッチング液を用いてエッチングすることにより、前記エッチング液は三重膜に対するエッチング選択比が高いながらもエッチング均一性が良好であるため、上述したようにゲート三重膜配線２２、２４、２６、２７、２８の基板１０に対する接着性に影響を与えないで鋭角の良好なテーパー角を有する側面プロファイルが形成され、また良好なＣＤ誤差を示すことができる。
これによって、図６Ａ及び図６Ｂに示したように、ゲート線２２、ゲート電極２６、ゲート終端２４、蓄積電極２７及び蓄積電極線２８を含むゲート配線２２、２４、２６、２７、２８が形成される。
続いて、図７Ａ及び図７Ｂに示したように、窒化シリコンで構成されたゲート絶縁膜３０、真性非晶質シリコン層及びドーピングされた非晶質シリコン層を、例えば化学気相蒸着法を利用してそれぞれ１５０ないし５００ｎｍ、５０ｎｍないし２００ｎｍ、３０ｎｍないし６０ｎｍの厚さに連続蒸着して、真性非晶質シリコン層とドーピングされた非晶質シリコン層とをフォトエッチングすることによりゲート電極２４上部のゲート絶縁膜３０上にアイランド状の半導体層４０とオーミックコンタクト層５５、５６とを形成する。
続いて、図８Ａ及び図８Ｂに示したように、ゲート絶縁膜３０、露出した半導体層４０及びオーミックコンタクト層５５、５６上にスパッタリング等の方法によってモリブデン層６２１、６５１、６６１、６７１、６８１、銅層６２２、６５２、６６２、６７２、６８２及び窒化モリブデン層６２３、６５３、６６３、６７３、６８３を順に積層したデータ三重膜６２、６５、６６、６７、６８を形成する。ここでモリブデン層６２１、６５１、６６１、６７１、６８１、銅層６２２、６５２、６６２、６７２、６８２及び窒化モリブデン層６２３、６５３、６６３、６７３、６８３の積層方法は、ゲート配線２２、２４、２６、２７、２８を形成する段階でのモリブデン層２２１、２４１、２６１、２７１、銅層２２２、２４２、２６２、２７２及び窒化モリブデン層２２３、２４３、２６３、２７３の積層方法と同じであるのでその説明を省略する。
続いて、前記データ三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われる。前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が同じく適用されるので、これに対する重複説明は省略する。
このような本実施形態に適用されるエッチング液を用いてエッチングすることによって前記エッチング液は三重膜に対するエッチング選択比が高いながらもエッチング均一性が良好であるため、上述したようにデータ三重膜配線６２、６５、６６、６７、６８のゲート絶縁膜３０及びオーミックコンタクト層５５、５６に対する接着性に影響を与えないで鋭角の良好なテーパー角を有する側面プロファイルが形成され、また良好なＣＤ誤差を示すことができる。
これによって、ゲート線２２と交差するデータ線６２、データ線６２と接続されゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６及びドレイン電極６６から延長されて蓄積電極２７と重なる広い面積のドレイン電極拡張部６７を含むデータ配線６２、６５、６６、６７、６８が形成される。
続いて、データ配線６２、６５、６６、６７、６８で遮らないドーピングされた非晶質シリコン層をエッチングしてデータ配線６２、６５、６６、６７、６８をゲート電極２６を中心にして両側に分離させる一方、両側のオーミックコンタクト層５５、５６間の半導体層４０を露出させる。この時、露出した半導体層４０の表面を安定化させるために酸素プラズマを施すことが好ましい。
続いて、図９Ａ及び図９Ｂに示すように、平坦化特性が優れ、感光性を有する有機物質、プラズマ化学気相蒸着で形成されるａ―Ｓｉ：Ｃ：Ｏ、ａ―Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等を単一層または複数層で形成して保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０を形成する。
続いて、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート終端２４、ドレイン電極拡張部６７及びデータ終端６８を露出するコンタクトホール７４、７７、７８を形成する。この時、感光性を有する有機膜である場合にはフォト工程のみでコンタクトホールを形成することができ、ゲート絶縁膜３０と保護膜７０とに対して実質的に同じエッチング比を有するエッチング条件で実施することが好ましい。
続いて、最後に図５Ａ及び図５Ｂに示したように、ＩＴＯ膜を蒸着してフォトエッチングすることによりコンタクトホール７７を介してドレイン電極６６と接続される画素電極８２とコンタクトホール７４、７８を介してゲート終端２４及びデータ終端６８とそれぞれ接続する補助ゲート終端８４及び補助データ終端８８を形成する。
本実施形態ではゲート線とデータ線とがモリブデン層、銅層及び窒化モリブデン層で構成される三重膜で形成された例を挙げて説明したが、ゲート線及びデータ線のうちいずれか一つだけ三重膜で形成された場合にも同じく適用することができる。
以上、半導体層とデータ配線とを相異なるマスクを利用したフォトエッチング工程で形成する薄膜トランジスタ基板の製造方法を説明したが、半導体層とデータ配線とを一つの感光膜パターンを利用したフォトエッチング工程で形成する薄膜トランジスタ基板の製造方法に対しても同じく適用することができる。これに対して図面を参照して詳細に説明する。
まず、図１０Ａ及び図１０Ｂを参照して本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板の単位画素構造に対して詳細に説明する。
図１０Ａは本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板の配置図であって、図１０Ｂは図１０ＡのＢ―Ｂ’線に沿った断面図である。
まず、本発明の一実施形態と同じく絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は横方向に延びているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲート終端２４、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている蓄積電極２７及び蓄積電極線２８を含む。蓄積電極線２８は画素領域を横切って横方向に延びており、蓄積電極線２８に比べて幅が広く形成されている蓄積電極２７が接続される。蓄積電極２７は後述する画素電極８２と接続されたドレイン電極拡張部６７と重なって画素の電荷保存能力を向上させる蓄積キャパシタを形成する。このような蓄積電極２７及び蓄積電極線２８の形態及び配置等は多様な形態に変形され得る。また、素電極８２とゲート線２２の重なりにより発生する蓄積容量が十分な場合、蓄積キャパシタを形成しなくてもよい。
ゲート配線２２、２４、２６、２７、２８は図５Ａないし図９Ｂの実施形態と同じくモリブデン（Ｍｏ）またはモリブデン合金で構成されたモリブデン層２２１、２４１、２６１、２７１、銅（Ｃｕ）または銅合金で構成された銅層２２２、２４２、２６２、２７２及び窒化モリブデン（ＭｏＮ）で構成された窒化モリブデン層２２３、２４３、２６３、２７３の三重膜で形成されている。
基板１０、ゲート配線２２、２４、２６、２７、２８上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０が形成されている。
ゲート絶縁膜３０上には、水素化非晶質シリコンまたは多結晶シリコン等の半導体で構成された半導体パターン４２、４４、４８が形成されており、半導体パターン４２、４４、４８の上部にはシリサイドなどのｎ型不純物が高農度でドーピングされているｎ＋水素化非晶質シリコン等の物質からなるオーミックコンタクト層５２、５５、５６、５８が形成されている。
オーミックコンタクト層５２、５５、５６、５８上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されて外部からの画像信号の印加を受けるデータ終端６８、ソース電極６５と分離されていてゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されて蓄積電極２７と重なる広い面積のドレイン電極拡張部６７を含む。
このようなデータ配線６２、６５、６６、６７、６８は上述したゲート配線２２、２４、２６、２７、２８のようにモリブデン（Ｍｏ）またはモリブデン合金で構成された導電層６２１、６５１、６６１、６７１、６８１（以下「モリブデン層」と称する）、銅（Ｃｕ）または銅合金で構成された導電層６２２、６５２、６６２、６７２、６８２（以下、「銅層」と称する）及び窒化モリブデン（ＭｏＮ）で構成された導電層６２３、６５３、６６３、６７３、６８３（以下、「窒化モリブデン層」と称する）の三重膜で形成されている。
ソース電極６５は半導体層４４と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４４と少なくとも一部分が重なる。ここで、オーミックコンタクト層５５、５６はその下部の半導体層４４と、その上部のソース電極６５及びドレイン電極６６との間に存在してコンタクト抵抗を低くする役割をする。
ドレイン電極拡張部６７は蓄積電極２７と重なるように形成されて、蓄積電極２７とゲート絶縁膜３０とを間に置いて蓄積容量が形成される。蓄積電極２７を形成しない場合ドレイン電極拡張部２７も形成しない。
オーミックコンタクト層５２、５５、５６、５８は、その下部の半導体パターン４２、４４、４８とその上部のデータ配線６２、６５、６６、６７、６８とのコンタクト抵抗を低くする役割をしており、データ配線６２、６５、６６、６７、６８と完全に同一形態を有する。
一方、半導体パターン４２、４４、４８は、薄膜トランジスタのチャネル部を除けばデータ配線６２、６５、６６、６７、６８及びオーミックコンタクト層５２、５５、５６、５８と同一形状をしている。すなわち、薄膜トランジスタのチャネル部でソース電極６５とドレイン電極６６とが分離されており、ソース電極６５下部のオーミックコンタクト層５５とドレイン電極６６下部のオーミックコンタクト層５６とも分離されている。薄膜トランジスタ用半導体パターン４４はここで切れておらず繋がっており、薄膜トランジスタのチャネルを生成する。
データ配線６２、６５、６６、６７、６８及びこれらが遮らない半導体パターン４４上部には保護膜７０が形成されている。保護膜７０は、例えば平坦化特性が優れ、感光性を有する有機物質、プラズマ化学気相蒸着で形成されるａ―Ｓｉ：Ｃ：Ｏ、ａ―Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されるようにしてもよい。また、保護膜７０を有機物質で形成する場合には、ソース電極６５とドレイン電極６６との間の半導体パターン４４が露出された部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ２）で構成された絶縁膜（図示せず）をさらに形成するようにしてもよい。
保護膜７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３とにはゲート線終端２４を露出するコンタクトホール７４が形成されている。
また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート終端２４及びデータ終端６８と接続されている補助ゲート終端８４及び補助データ終端８８が形成されている。画素電極８２と補助ゲート及びデータ終端８６、８８とはＩＴＯで構成されている。
以下、本発明の他の実施形態による薄膜トランジスタ基板の製造方法に対して図１０Ａ及び図１０Ｂと図１１Ａないし図１９Ｂを参照しながら説明する。
まず、図１１Ａ及び図１１Ｂに示したように、図５Ａないし図９Ｂの実施形態と同じくモリブデン層２２１、２４１、２６１、２７１、銅層２２２、２４２、２６２、２７２及び窒化モリブデン層２２３、２４３、２６３、２７３を順次的に積層したゲート三重膜２２、２４、２６、２７、２８を形成する。
続いて、前記ゲート三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われる。前記エッチング液は図１ないし図４の実施形態で適用されたエッチング液が適用されるので、これに対する重複説明は省略する。
これによって図１１Ａ及び図１１Ｂに示したようにゲート線２２、ゲート電極２６、ゲート終端２４、蓄積電極２７及び蓄積電極線２８を含むゲート配線２２、２４、２６、２７、２８が形成される。
続いて、図１２に示したように窒化シリコンで構成されたゲート絶縁膜３０、真性非晶質シリコン層４０及びドーピングされた非晶質シリコン層５０を例えば、化学気相蒸着法を利用してそれぞれ１５０ないし５００ｎｍ、５０ｎｍないし２００ｎｍ、３０ｎｍないし６０ｎｍの厚さに連続蒸着する。続いて、ドーピングされた非晶質シリコン層５０上にスパッタリング等の方法でモリブデン層６０１、銅層６０２及び窒化モリブデン層６０３を順に積層したデータ三重膜６０を形成する。ここでデータ三重膜６０の積層方法は図５Ａないし図９Ｂの実施形態でのデータ三重膜の積層方法と同じである。
続いて前記データ三重膜６０の上部に感光膜１１０を塗布する。
続いて、図１３Ａないし図１８を参照すると、マスクを通じて感光膜１１０に光を照射した後現像して、図１３Ｂに示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうちで薄膜トランジスタのチャネル部、すなわちソース電極６５とドレイン電極６６との間に位置した第１部分１１４は、データ配線部、すなわちデータ配線が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、チャネル部とデータ配線部とを除いたその他部分の感光膜はすべて除去する。この時、チャネル部に残っている感光膜１１４の厚さとデータ配線部に残っている感光膜１１２の厚さとの比は後述するエッチング工程での工程条件によって違うようにしなければならないが、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にすることが好ましく、例えば、４００ｎｍ以下であることが好ましい。
なお、位置によって感光膜の厚さを異にする方法には種々の方法があり、光透過量を調節するために主にスリット（ｓｌｉｔ）や格子状のパターンを形成したり半透明膜を用いたりする。
この時、スリット間に位置したパターンの線幅やパターン間の間隔、すなわちスリットの幅は、露光時用いる露光機の分解能より小さいことが望ましく、半透明膜を利用する場合には、マスクを製作する時、透過率を調節するために他の透過率を有する薄膜を利用したり厚さが異なった薄膜を利用したりすることができる。
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出する部分では高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されない状態となり、遮光膜で遮られた部分では高分子がほとんど分解されない。続いて感光膜を現像すると、高分子が分解されない部分だけが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすればすべての分子が分解されるので、そのようにならないようにしなければならない。
このような薄い厚さの感光膜１１４は、リフローが可能な物質で構成された感光膜を利用して光が完全に透過することができる部分と光が完全に透過されない部分とに分けられた通常用いられるマスクで露光した後、現像してリフローさせて感光膜が残留しない部分に感光膜の一部が流れるようにすることによって形成することもできる。
続いて、感光膜パターン１１４及びその下部の窒化モリブデン層６０３、銅層６０２及びモリブデン層６０１で構成されたデータ三重膜６０に対するエッチングを行う。本エッチング工程は図５Ａないし図９Ｂの実施形態でのデータ配線エッチング工程及び本実施形態でのゲート配線２２、２４、２６、２８、２９形成のためのエッチング工程と実質的に同じであり、これについての重複説明は省略する。
このようにすれば、図１４に示したように、チャネル部及びデータ配線部の三重膜パターン６２、６４、６７、６８だけが残り、チャネル部及びデータ配線部を除いたその他部分の三重膜６０はすべて除去され、その下部のドーピングされた非晶質シリコン層５０が露出する。この時残った三重膜パターン６２、６４、６７、６８は、ソース及びドレイン電極６５、６６が分離されず、繋がっている点を除けばデータ配線（図５Ｂの６２、６５、６６、６７、６８）の形態と同じである。
続いて、図１５に示したように、チャネル部とデータ配線部を除いたその他部分が露出したドーピングされた非晶質シリコン層５０及びその下部の真性非晶質シリコン層４０を感光膜の第１部分１１４と共に乾式エッチング方法によって同時に除去する。この時のエッチングは感光膜パターン１１２、１１４とドーピングされた非晶質シリコン層５０及び真性非晶質シリコン層４０とが同時にエッチングされゲート絶縁膜３０はエッチングされない条件下で行なわなければならず、特に感光膜パターン１１２、１１４と真性非晶質シリコン層４０とに対するエッチング比がほとんど同じ条件でエッチングすることが好ましい。例えば、ＳＦ６とＨＣｌとの混合気体や、ＳＦ６とＯ２との混合気体を用いることにより、ほとんど同じ厚さで二膜をエッチングすることができる。感光膜パターン１１２、１１４と真性非晶質シリコン層４０とに対するエッチング比が等しい場合、第１部分１１４の厚さは、真性非晶質シリコン層４０とドーピングされた非晶質シリコン層５０との厚さを合せた厚さと同じであるか、それより小さくなければならない。このようにすれば、図１５に示すように、チャネル部の第１部分１１４が除去されてソース／ドレイン用三重膜パターン６４が露出され、その他部分のドーピングされた非晶質シリコン層５０及び真性非晶質シリコン層４０が除去され、その下部のゲート絶縁膜３０が露出される。一方、データ配線部の第２部分１１２もエッチングされるので厚さが薄くなる。
続いて、アッシング（ａｓｈｉｎｇ）によりチャネル部のソース／ドレイン用三重膜パターン６４表面に残っている感光膜残滓を除去する。
続いて、図１６に示すようにチャネル部の窒化モリブデン層６４３、銅層６４２及びモリブデン層６４１で構成された三重膜パターン６４をエッチングして除去する。前記エッチング工程はエッチング液を用いる湿式エッチングで行われ、前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が適用され、これに対する重複説明は省略する。
続いて、ドーピングされた非晶質シリコンで構成されたオーミックコンタクト層をエッチングする。この時乾式エッチングを用いることができる。エッチング気体の例ではＣＦ４とＨＣｌとの混合気体やＣＦ４とＯ２との混合気体を挙げることができ、ＣＦ４とＯ２とを用いると均一な厚さで真性非晶質シリコンで構成された半導体パターン４４を残すことができる。この時、半導体パターン４４の一部が除去されて厚さが薄くなり、感光膜パターンの第２部分１１２もある程度の厚さでエッチングされる場合がある。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行なわなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６５、６６、６７、６８が露出されることがないように感光膜パターンが厚いのが好ましいことはもちろんである。
このようにすれば、ソース電極６５とドレイン電極６６とが分離されながらデータ配線６５、６６とその下部のオーミックコンタクト層５５、５６とが完成する。
続いて、図１７に示したようにデータ配線部に残っている感光膜第２部分１１２を除去する。
続いて、図１８に示したように保護膜７０を形成する。
続いて、図１９Ａ及び図１９Ｂに示したように、保護膜７０をゲート絶縁膜３０と共にフォトエッチングしてドレイン電極拡張部６７、ゲート終端２４、及びデータ終端６８をそれぞれ露出するコンタクトホール７７、７４、７８を形成する。
最後に、図１０Ａ及び図１０Ｂに示したように、４０ｎｍないし５０ｎｍ厚さのＩＴＯ層を蒸着してフォトエッチングしてドレイン電極拡張部６７と接続された画素電極８２、ゲート終端２４と接続された補助ゲート終端８４及びデータ終端６８と接続された補助データ終端８８を形成する。
一方、ＩＴＯを積層する前の予熱（ｐｒｅ―ｈｅａｔｉｎｇ）工程で用いる気体としては、窒素を用いることが好ましく、これはコンタクトホール７４、７７、７８を介して露出した金属膜２４、６７、６８の上部に金属酸化膜が形成されることを防止するためである。
このような本発明の他の実施形態では本発明の一実施形態による効果だけでなく、データ配線６２、６５、６６、６７、６８とその下部のオーミックコンタクト層５２、５５、５６、５８及び半導体パターン４２、４８とを一つのマスクを利用して形成し、この過程でソース電極６５とドレイン電極６６を分離することによって製造工程を単純化することができる。
本実施形態ではゲート線とデータ線とがモリブデン層、銅層及び窒化モリブデン層で構成される三重膜で形成された例を挙げて説明したが、ゲート線及びデータ線のうちいずれか一つだけ三重膜で形成された場合にも同じく適用することができる。
本発明による薄膜トランジスタ基板の製造方法は上述した実施形態以外にも色フィルター上に薄膜トランジスタアレイを形成するＡＯＣ（Ａｒｒａｙ Ｏｎ Ｃｏｌｏｒ ｆｉｌｔｅｒ）構造にも容易に適用することができる。
以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限られることでなく相異なる多様な形態で製造されることができ、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できることを理解することができる。それゆえ、上述した実施形態はすべての面で例示的であり、限定的でないことに理解しなければならない。
本発明のエッチング液及びエッチング方法は銅配線及び銅配線を含む薄膜トランジスタ基板を製造することに適用することができる。
本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による配線形成方法の工程段階別断面図である。 本発明の一実施形態による金属配線のプロファイルを示す断面写真である。 本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板の配置図である。 図５ＡのＢ―Ｂ’線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図６ＡのＢ―Ｂ’線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図７ＡのＢ―Ｂ’線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図８ＡのＢ―Ｂ’線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図９ＡのＢ―Ｂ’線に沿った断面図である。 本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板の配置図である。 図１０ＡのＢ―Ｂ’線に沿った断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１１ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１１ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 図１３ＡのＢ―Ｂ’線に沿った工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。 図１９ＡのＢ―Ｂ’線に沿った工程段階別断面図である。
符号の説明
１０：絶縁基板
２２：ゲート線
２４：ゲート終端
２６：ゲート電極
２７：蓄積電極
２８：蓄積電極線
３０：ゲート絶縁膜
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６７：ドレイン電極拡張部
６８：データ終端
７０：保護膜
８２：画素電極

Claims (9)

  1. 基板上にモリブデン／銅／窒化モリブデンを順次的に積層して形成した多重膜配線をエッチングするためのエッチング液であって、過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール系化合物０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含み、
    前記有機酸は、酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ブタン酸（ｂｕｔａｎｏｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、グリコール酸（ｇｌｙｃｏｌｉｃ ａｃｉｄ）、マロン酸（ｍａｌｏｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）またはペンタン酸（ｐｅｎｔａｎｏｉｃ ａｃｉｄ）のうちのいずれか一つであり、
    前記トリアゾール系化合物は、１、２、３―トリアゾール、１、２、４―トリアゾール、５―フェニル―１、２、４―トリアゾール、５―アミノ―１、２、４―トリアゾール、ベンゾトリアゾル、１―メチル―ベンゾトリアゾルまたはトリルトリアゾールのうちのいずれか一つであり、
    前記ふっ素化合物は、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）、フッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化ナトリウム（ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化カリウム（ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ）のうちのいずれか一つであることを特徴とするモリブデン／銅／窒化モリブデン多重膜配線用エッチング液。
  2. 前記有機酸はクエン酸であり、前記トリアゾール系化合物はベンゾトリアゾルであり、前記ふっ素化合物はフッ化水素酸であることを特徴とする請求項１に記載のエッチング液。
  3. 基板上にモリブデン層、銅層及び窒化モリブデン層を順次的に積層して多重膜を形成し、前記多重膜を過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び超純水を含み、
    前記有機酸は、酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ブタン酸（ｂｕｔａｎｏｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、グリコール酸（ｇｌｙｃｏｌｉｃ ａｃｉｄ）、マロン酸（ｍａｌｏｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）またはペンタン酸（ｐｅｎｔａｎｏｉｃ ａｃｉｄ）のうちのいずれか一つであり、
    前記トリアゾール系化合物は、１、２、３―トリアゾール、１、２、４―トリアゾール、５―フェニル―１、２、４―トリアゾール、５―アミノ―１、２、４―トリアゾール、ベンゾトリアゾル、１―メチル―ベンゾトリアゾルまたはトリルトリアゾールのうちのいずれか一つであり、
    前記ふっ素化合物は、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）、フッ化アンモニウム（ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化ナトリウム（ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ）、フッ化カリウム（ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ）のうちのいずれか一つであるエッチング液を用いてエッチングすることを含むことを特徴とする配線形成方法。
  4. 前記有機酸はクエン酸であり、前記トリアゾール系化合物はベンゾトリアゾルであり、前記ふっ素化合物はフッ化水素酸であることを特徴とする請求項３に記載の配線形成方法。
  5. 前記基板は絶縁体または半導体で構成されることを特徴とする請求項３に記載の配線形成方法。
  6. 前記エッチングは２０ないし５０℃で行われることを特徴とする請求項３に記載の配線形成方法。
  7. 前記エッチングは噴射方式で行われることを特徴とする請求項３に記載の配線形成方法。
  8. 前記エッチングは５０ないし１２０秒間行われることを特徴とする請求項３に記載の配線形成方法。
  9. 前記エッチングにおいては、前記多重膜を構成する窒化モリブデン、銅及びモリブデン層が一括的にエッチングされることを特徴とする請求項３に記載の配線形成方法。
JP2006163441A 2005-06-22 2006-06-13 エッチング液及びこれを用いた配線形成方法 Active JP5111790B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0054015 2005-06-22
KR1020050054015A KR101199533B1 (ko) 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법

Publications (3)

Publication Number Publication Date
JP2007005790A JP2007005790A (ja) 2007-01-11
JP2007005790A5 JP2007005790A5 (ja) 2009-05-07
JP5111790B2 true JP5111790B2 (ja) 2013-01-09

Family

ID=37568131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163441A Active JP5111790B2 (ja) 2005-06-22 2006-06-13 エッチング液及びこれを用いた配線形成方法

Country Status (5)

Country Link
US (1) US7943519B2 (ja)
JP (1) JP5111790B2 (ja)
KR (1) KR101199533B1 (ja)
CN (1) CN1884618B (ja)
TW (1) TWI390018B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353123B1 (ko) * 2005-12-09 2014-01-17 동우 화인켐 주식회사 금속막 식각용액
US8017950B2 (en) * 2005-12-29 2011-09-13 Lg Display Co., Ltd. Organic electro-luminescence display device and method of manfacturing the same
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
JP2010537444A (ja) * 2007-10-08 2010-12-02 ビーエーエスエフ ソシエタス・ヨーロピア エッチング剤組成物及び金属Ｃｕ／Ｍｏのためのエッチング方法
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101406573B1 (ko) * 2008-01-25 2014-06-11 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR101475954B1 (ko) * 2008-11-04 2014-12-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101172113B1 (ko) 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치스크린 및 그 제조방법
KR101529733B1 (ko) * 2009-02-06 2015-06-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
CN102472938B (zh) * 2009-07-23 2016-03-30 东友精细化工有限公司 液晶显示装置用阵列基板的制造方法
WO2011021860A2 (en) * 2009-08-20 2011-02-24 Dongwoo Fine-Chem Co., Ltd. Method of fabricating array substrate for liquid crystal display
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20110046992A (ko) * 2009-10-29 2011-05-06 동우 화인켐 주식회사 식각액 조성물
CN102696097B (zh) * 2009-12-25 2015-08-05 三菱瓦斯化学株式会社 蚀刻液及使用其的半导体装置的制造方法
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
KR101951044B1 (ko) * 2011-08-04 2019-02-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
JP2014032999A (ja) 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20140060679A (ko) * 2012-11-12 2014-05-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
CN103924244A (zh) * 2013-01-14 2014-07-16 易安爱富科技有限公司 铜/钼膜或铜/钼合金膜的蚀刻液组合物
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
KR102169571B1 (ko) * 2014-03-31 2020-10-23 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP6312317B2 (ja) * 2014-07-29 2018-04-18 株式会社Adeka マスクブランクス除去用組成物及びマスクブランクスの除去方法
KR102240456B1 (ko) * 2014-07-30 2021-04-15 에스케이하이닉스 주식회사 광학적 관통 비아를 가지는 반도체 소자
KR102331036B1 (ko) 2014-10-10 2021-11-26 삼영순화(주) 에칭액 조성물 및 이를 이용하는 다층막의 에칭 방법
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
JP6190920B2 (ja) * 2016-06-08 2017-08-30 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ
CN106549021B (zh) 2016-12-02 2018-10-09 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置及其修复方法
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20190027019A (ko) * 2017-09-04 2019-03-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
CN108149247A (zh) * 2017-12-04 2018-06-12 佛山杰致信息科技有限公司 一种薄膜晶体管用蚀刻液的制备方法
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387529B2 (ja) 1992-10-06 2003-03-17 朝日化学工業株式会社 銅および銅合金の化学溶解液
JP3225470B2 (ja) 1992-12-15 2001-11-05 旭電化工業株式会社 銅の化学溶解剤
JP3535755B2 (ja) * 1997-12-25 2004-06-07 キヤノン株式会社 エッチング方法
US6630433B2 (en) * 1999-07-19 2003-10-07 Honeywell International Inc. Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3768402B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP4224221B2 (ja) * 2001-03-07 2009-02-12 日立化成工業株式会社 導体用研磨液及びこれを用いた研磨方法
SG144688A1 (en) * 2001-07-23 2008-08-28 Fujimi Inc Polishing composition and polishing method employing it
KR100459271B1 (ko) 2002-04-26 2004-12-03 엘지.필립스 엘시디 주식회사 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
TWI282377B (en) * 2003-07-25 2007-06-11 Mec Co Ltd Etchant, replenishment solution and method for producing copper wiring using the same
US7984526B2 (en) * 2003-08-08 2011-07-26 Entegris, Inc. Methods and materials for making a monolithic porous pad cast onto a rotatable base
JP4431860B2 (ja) * 2003-10-30 2010-03-17 三菱瓦斯化学株式会社 銅および銅合金の表面処理剤
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP4902299B2 (ja) * 2006-09-11 2012-03-21 三星電子株式会社 表示装置の製造方法

Also Published As

Publication number Publication date
US7943519B2 (en) 2011-05-17
JP2007005790A (ja) 2007-01-11
TW200702427A (en) 2007-01-16
US20060292888A1 (en) 2006-12-28
TWI390018B (zh) 2013-03-21
CN1884618B (zh) 2011-04-06
KR101199533B1 (ko) 2012-11-09
CN1884618A (zh) 2006-12-27
KR20060134380A (ko) 2006-12-28

Similar Documents

Publication Publication Date Title
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
JP4988242B2 (ja) 配線形成方法
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
KR101425635B1 (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US9111802B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
US7605091B2 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
US7635436B2 (en) Etchant composition and manufacturing method for thin film transistor array panel
US20060269786A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP5214125B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR20050013953A (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
KR20060097648A (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100672623B1 (ko) 액정표시장치 제조방법
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5111790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250