KR100672623B1 - 액정표시장치 제조방법 - Google Patents
액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR100672623B1 KR100672623B1 KR1020000050776A KR20000050776A KR100672623B1 KR 100672623 B1 KR100672623 B1 KR 100672623B1 KR 1020000050776 A KR1020000050776 A KR 1020000050776A KR 20000050776 A KR20000050776 A KR 20000050776A KR 100672623 B1 KR100672623 B1 KR 100672623B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- wiring layer
- reaction prevention
- entire surface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 95
- 239000010949 copper Substances 0.000 claims abstract description 25
- 230000002265 prevention Effects 0.000 claims abstract description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 12
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 구리를 배선 재료로 사용할 경우, 구리와 그 상부의 실리콘질화물간의 반응으로 인한 돌기 형성을 막기 위해 반응방지막을 도입한 액정표시장치 제조방법에 관한 것으로서, 유리 기판 위에 제 1 배선층을 형성하는 공정과, 상기 제 1 배선층을 포함한 전면에 투명도전막을 형성하는 공정과, 상기 투명도전막을 패터닝하여 화소전극 및 제 1 배선층의 표면을 덮는 반응방지막을 형성하는 공정과, 상기 반응방지막을 포함한 전면에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상에 박막트랜지스터의 채널, 데이터 배선 및 소스 전극 그리고 상기 화소 전극과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어진다.
구리배선, 돌기방지, 반응방지막
Description
도 1은 일반적인 인버티드 스태거드(Inverted Staggered)구조의 TFT를 채용한 액정표시장치의 단면도.
도 2는 일반적인 액정표시장치의 평면도.
도 3a 내지 3e는 종래 기술에 따른 액정표시장치 제조 방법을 설명하기 위한 공정단면도.
도 4a 내지 3d는 본 발명 제 1 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도.
도 5는 본 발명 제 1 실시예에 따른 반응방지막 구조를 설명하기 위한 평면도.
삭제
도 6a 내지 6d는 본 발명 제 2 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도.
도면의 주요 부분에 대한 부호설명.
401 : 게이트 전극 403a : 화소 전극
403b : 반응방지막 404 : 게이트 절연막
405 : 반도체층 406 : 오믹콘택층
407 : 콘택홀 408 : 소스 전극
409 : 드레인 전극 410 : 패시베이션막
411 : 유리 기판
본 발명은 액정표시장치 제조방법에 관한 것으로 특히, 구리(Cu)를 배선 재료로 사용하는 액정표시장치 제조방법에 관한 것이다.
현재 대부분의 LCD(Liquid Crystal Display) 제조업체에서는 제조공정이 쉽고 별도의 TFT(Thin Film Transistor) 광차단막이 필요 없는 인버티드 스태거드(Inverted Staggered) 구조의 TFT를 채용하고 있는 추세이다.
도 1은 일반적인 인버티드 스태거드 구조의 TFT를 채용한 액정표시장치의 단면도이다.
도 1에 도시된 바와 같이, 크게 셀(cell) 영역(1)과 패드 영역(2)으로 정의되며, 상기 패드 영역(2)에는 게이트 배선과 동일 물질로 이루어진 하부패드층(112)과, 상기 하부패드층(112) 상에 차례로 적층된 게이트 절연막(104) 및 패시베이션(passivation)막(110)과, 상기 패시베이션막(110) 및 게이트 절연막(104)을 관통하는 콘택홀(114)과, 상기 콘택홀(114)을 통해 하부패드층(112)과 전기적으로 접속되며 화소 전극(103)과 동일한 투명도전막으로 이루어진 상부패드층(113)으로 구성된다.
상기 셀 영역(1)에는 박막트랜지스터가 형성되는데, 상기 박막트랜지스터는 유리 기판(111) 위에 형성된 게이트 전극(101)과, 게이트 전극(101)을 포함한 전면에 형성된 게이트 절연막(104)과, 상기 게이트 전극(101) 상부의 게이트 절연막(104) 상에 형성된 비정질 실리콘(Amorphous Silicon:a-Si)으로 이루어진 반도체층(105)과, 상기 반도체층(105) 위에서 분리 형성된 소스 전극(108) 및 드레인 전극(109)과, 상기 소스 및 드레인 전극(108,109)과 상기 반도체층(105) 사이에 개재되는 인(p) 등의 n형 불순물을 포함하는 비정질 실리콘(n+a-Si)으로 이루어진 오믹콘택층(106)으로 구성된다.
이와 같이 구성된 박막트랜지스터를 포함한 전면에는 패시베이션막(110)이 형성되고, 상기 드레인 전극(109)이 노출되도록 콘택홀(107)이 형성되며, 상기 콘택홀(107)을 통해 드레인 전극(109)과 전기적으로 연결되는 화소 전극(103)이 형성된다.
이 때, 배선 재료로서는 저저항이라는 이점을 갖는 알루미늄(Al)이 많이 사용되고, 투명 전극 등에 이용되는 투명도전막으로 ITO(Indium Tin Oxide)가 주로 사용된다. 그러나, 투명도전막으로 ITO를 사용하고, 배선 재료로서 알루미늄을 이용할 경우, ITO와 알루미늄과의 접촉 부분에서 상기 ITO내의 산소에 의해 알루미늄이 산화되는 현상이 발생하며, 그 결과, 콘택 부분의 전기 저항값이 상승하게 된 다.
여기서, 알루미늄과 구리는 다른 금속에 비해 면저항이 작아 전도도가 우수하지만, 알루미늄과 ITO와의 콘택 저항은 구리와 ITO와 콘택 저항에 비해 높기 때문에 알루미늄 대신에 구리를 사용하는 추세이다. 하지만, ITO를 식각할 때 사용하는 에천트가 구리까지 식각할 위험이 있기 때문에 배선재료로서 구리를 사용할 경우에는 투명도전막으로서는 IZO(Indium Zinc Oxide)를 이용하는 것이 바람직하다.
도 2는 일반적인 액정표시소자의 평면도로서, 일방향으로 형성된 복수개의 게이트 배선(115) 및 게이트 패드(116)와, 상기 게이트 배선(115)과 교차하는 방향으로 형성된 복수개의 데이터 배선(117) 및 데이터 패드(118)와, 상기 게이트 배선(115)과 데이터 배선(117)의 교차부위에 형성된 박막 트랜지스터(3)의 드레인 전극(109)과 연결되는 화소 전극(103)으로 구성된다.
이와 같은 구조의 액정표시소자에 있어서, 박막의 증착은 금속막 및 투명 전극의 경우 스퍼터링(Sputtering)법을, 실리콘 및 절연막은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 주로 이용하는데, 스퍼터링법은 챔버(chamber)내에 증착하고자 하는 물질로 이루어진 타켓(Target)을 위치시킨 후 아르곤(Ar)를 주입하고, 플라즈마 방전을 이용하여 아르곤(Ar)를 여기시키면, 고전압에 의해 가속된 아르곤 원자가 상기 타켓과 충돌하여 타켓 표면의 원자가 떨어져나가 웨이퍼 또는 유리 기판 또는 절연막 등의 표면에 박막 형태로 성장하게 된다.
PECVD법은 플라즈마에 의해 여기된 전자가 중성 상태로 유입된 기체 화합물과 충돌하여 기체 화합물을 분해하고, 형성된 가스 이온 상호간의 반응 및 글라스 에서 제공되는 열에너지의 도움으로 재결합하여 박막이 형성되는 원리이다. 이 때, 유입되는 기체 화합물은 형성하는 막의 종류에 따라 달라지며, 일반적으로 수소화 비정질 실리콘(a-Si:H)일 경우에는 SiH4, H2를 사용하며, 실리콘 질화막(SiNx)인 경우는 SiH4, H2, NH3, N2 의 혼합 가스가 사용된다. 인(Phosphorous)를 도핑한 n+a-Si:H인 경우는 PH3가 첨가된다.
이하, 첨부된 도면을 참조하여 종래 액정표시장치 제조방법을 설명하기로 한다.
도 3a 내지 3e는 종래기술에 따른 액정표시장치 제조 방법을 설명하기 위한 공정단면도이다.
도 3a에서와 같이, 유리 기판(311)위에 스퍼터링법으로 구리 금속막을 형성하고, 사진 식각 공정 등을 이용한 패터닝 공정으로 상기 구리 금속막층을 선택적으로 제거하여 복수개의 게이트 배선 및 게이트 패드 그리고 게이트 전극(301)을 형성한다.
도 3b에서와 같이, 게이트 배선 및 게이트 패드 그리고 게이트 전극(301)을 포함한 유리기판(311)위에 다결정실리콘과 계면특성이 좋고, 상기 게이트전극(301)과 밀착성이 좋으며, 절연 내압이 높은 실리콘질화물(SiNx), 실리콘산화물(SiOx) 등으로 게이트 절연막(304)을 형성하고, 그 위에 다결정 실리콘(a-Si)을 이용하여 반도체층(305)을 형성한다. 이후, 상기 반도체층(305) 위에 후공정에서 형성되는 소스 및 드레인 전극과의 양호한 오믹 콘택을 위해 오믹콘택층(306) 을 형성한다.
이어, 도 3c에서와 같이, 오믹콘택층(306)을 포함한 전면에 구리 금속층을 형성한 후, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터배선 및 데이터 패드, 그리고 소스 전극(308) 및 드레인 전극(309)을 형성한다.
이후, 도 3d에서와 같이, 상기 소스/드레인 전극(308/309)을 포함한 전면에 패시베이션막(310)을 형성하고, 상기 드레인 전극(309)이 노출되도록 상기 패시베이션막(310)의 소정 부위를 제거하여 콘택홀(307)을 형성한 후, 전면에 ITO를 증착한 후, 패터닝하여 도 3e에서와 같이, 상기 콘택홀(307)을 통해 드레인 전극(309)과 전기적으로 연결되는 화소 전극(303)을 형성하면 종래기술에 따른 액정표시장치의 제조공정이 완료된다.
그러나 상기와 같은 종래 액정표시장치 제조방법은 다음과 같은 문제점이 있다.
첫째, 구리를 배선 재료로 사용할 경우, 구리와 그 상부의 실리콘질화물간의 반응으로 인하여 돌기가 형성되는데, 상기 돌기로 인하여 누설 전류(leakage current) 및 브레이크 다운(break down)이 발생하여 소자의 신뢰성을 저하시킨다.
둘째, 구리가 실리콘 질화물에 의해 산화될 뿐 아니라 열에 의한 영향을 많이 받기 때문에 배선 저항이 증가하게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 구리배선과 실리콘질화물간의 사이에 반응방지막을 형성하여 소자의 신뢰성을 향상시킬 수 있는 액정표시장치 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 유리 기판 위에 제 1 배선층 즉, 게이트 배선 및 게이트 패드 그리고 게이트 전극을 형성하는 공정과, 상기 제 1 배선층을 포함한 전면에 투명도전막을 형성하는 공정과, 상기 투명도전막을 패터닝하여 화소 전극 및 제 1 배선층의 표면을 덮는 반응방지막을 형성하는 공정과, 상기 반응방지막을 포함한 전면에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막상에 박막트랜지스터의 채널, 데이터 배선 및 소스 전극 그리고 상기 화소 전극과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치 제조방법을 설명하기로 한다.
제 1 실시예
도 4a 내지 4d는 본 발명 제 1 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도이다.
도 4a에서와 같이, 유리 기판(411) 위에 스퍼터링법에 의해 구리 금속막을 증착한 후, 패터닝하여 제 1배선층 즉, 게이트 배선 및 게이트 패드 그리고 게이트전극(401)을 형성한다.
도 4b에서와 같이, 상기 게이트 배선 및 게이트 패드 그리고 게이트 전극(401)을 포함한 유리 기판(411)상에 ITO 또는 IZO 또는 ZnO(Zinc Oxide)등과 같은 투명도전막을 형성한다. 이후, 상기 투명도전막을 패터닝하여 화소 전극(403a)을 형성하고, 동시에 상기 게이트배선, 및 게이트 전극을 덮도록 반응방지막(403b)을 형성한다. 이 때, TAB 본딩시 필링(peeling) 방지를 위한 기계적 강도를 높이기 위해서 게이트 패드(413)의 오픈 부분도 상기 투명 도전막으로 덮는다(도 5참조).
이어, 도 4c에서와 같이, 상기 반응방지막(403b) 및 화소 전극(403a)을 포함한 전면에 게이트 절연막(404)을 형성하고, 상기 게이트 절연막(404)상에 박막트랜지스터의 채널로 사용되는 반도체층(405), 오믹콘택층(406)을 형성한다. 이 때, 상기 게이트 절연막(404)은 실리콘질화막 또는 실리콘산화막이 사용된다.
이후, 전면에 포토레지스트(도시하지 않음)를 도포한 후, 노광 및 현상 공정으로 패터닝하여 상기 화소 전극(403a)과 이후에 형성될 드레인 전극이 연결될 부위를 정의한 후, 상기 패터닝된 포토레지스트를 마스크로 이용한 식각 공정으로 게이트 절연막(404)을 선택적으로 제거하여 콘택홀(407)을 형성한다.
이어서, 도 4d에서와 같이, 상기 콘택홀(407)을 포함한 전면에 데이터배선 및 소스/드레인 전극용 구리 금속막을 형성한 후, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터 배선을 형성하고, 상기 데이터 배선에서 분기되는 소스 전극(408)과, 상기 콘택홀(407)을 통해 화소전극(403a)과 전기적으로 연결되며 상기 소스 전극(408)과 대향하는 위치에 출력단자로서 기능을 수행하는 드레인 전극(409)을 형성한다.
이후, 상기 소스/ 드레인 전극(408/409)을 포함한 전면에 패시베이션막(410) 을 형성하면 본 발명 제 1 실시예에 따른 액정표시장치의 제조공정이 완료된다.
제 2 실시예
도 6a 내지 6d는 본 발명 제 2 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도이다.
도 6a에서와 같이, 유리 기판(611) 위에 스퍼터링법에 의해 구리금속막을 증착한 후, 패터닝하여 게이트 배선 및 게이트 패드 그리고 게이트 전극(601)을 형성한 후, 상기 게이트 배선 및 게이트 전극(601)의 표면을 덮도록 반응방지막(602)을 형성한다. 상기 반응방지막(602)의 물질로서는 고융점 금속(refractory metal), 예컨대, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 중 어느 하나를 사용하는데, 상기 반응방지막(602)은 상기와 같은 고융점 금속을 기판 전면에 증착한 후, 게이트 배선 및 게이트 전극의 표면을 덮도록 패터닝하거나 또는 열처리를 실시하여 상기 고융점 금속과 게이트 배선 및 게이트 전극과의 반응에 의해 그 계면에 실리사이드(silicide)를 형성하여 상기 실리사이드를 반응방지막으로 이용하는 것이 가능하다.
이와 같이, 반응방지막(602)을 형성한 후, 도 6b에서와 같이, 상기 반응방지막(602)을 포함한 기판 전면에 실리콘질화막, 실리콘산화막 등으로게이트 절연막을 형성한 후, 상기 게이트 전극(601) 상부의 게이트 절연막 상에 반도체층(605)을 형성한다.
이어서, 반도체층(605) 상에 이후에 형성될 소스 및 드레인 전극과의 오믹콘택층(606)을 형성한 후, 도 6c에서와 같이, 상기 게이트 배선과 교차하는 방향으로 데이터 배선(도시하지 않음)을 형성하고, 상기 데이터배선으로부터 분기되는 소스 전극(608) 및 드레인 전극(609)을 형성한다. 그리고 상기 소스/ 드레인 전극(608/609)을 포함한 전면에 실리콘질화막, 실리콘산화막 또는 유기 수지막인 BCB(Benzocyclobutene) 등으로 이루어진 패시베이션막(610)을 형성하고, 상기 드레인 전극(609)이 소정부분 노출되도록 상기 패시베이션막(610)을 선택적으로 제거하여 콘택홀(607)을 형성한다.
이후, 도 6d에서와 같이, 상기 콘택홀(607)을 포함한 전면에 투명도전막으로서, ITO를 형성한 후, 패터닝하여 상기 콘택홀(607)을 통해 드레인 전극(609)과 전기적으로 연결되는 화소 전극(603)을 형성하면, 본 발명 제 2 실시예에 따른 액정표시장치 제조공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 배선재료로서 구리를 사용할 경우, 상기 구리의 표면을 덮도록 반응방지막을 형성함으로써, 구리와 실리콘질화막 또는 실리콘산화막과의 반응을 방지하여 그 계면에 돌기가 형성되는 것을 방지한다.
따라서, 돌기에 의한 누설 전류 및 브레이크 다운 발생을 방지하므로 소자의 신뢰성을 향상시킨다.
또한, 반응방지막으로 고융점 금속을 사용하여 배선이 열에 의하여 저항이 증가되는 현상을 약화시키는 효과가 있음은 자명하다.
또한, 반응방지막으로 고융점 금속을 사용하여 배선이 열에 의하여 저항이 증가되는 현상을 약화시키는 효과가 있음은 자명하다.
Claims (12)
- 유리 기판 위에 제 1 배선층을 형성하는 공정;상기 제 1 배선층을 포함한 전면에 투명도전막을 형성하는 공정;상기 투명도전막을 패터닝하여 화소전극 및 제 1 배선층의 표면을 덮는 반응방지막을 형성하는 공정;상기 반응방지막을 포함한 전면에 제 1 절연막을 형성하는 공정;상기 제 1 절연막 상에 박막트랜지스터의 채널, 데이터 배선 및 소스 전극 그리고 상기 화소 전극과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1항에 있어서, 상기 제 1 배선층은 구리로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1항에 있어서, 상기 투명도전막은 ITO, IZO, ZnO 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1항에 있어서, 상기 반응방지막은 구동회로로부터 게이트 신호가 인가되는 게이트 패드의 오픈 부위에도 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1항에 있어서, 상기 제 1 절연막은 실리콘질화막 또는 실리콘산화막으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 유리기판 위에 제 1 배선층을 형성하는 공정;상기 제 1 배선층의 표면을 덮는 반응방지막을 형성하는 공정;상기 반응방지막을 포함한 전면에 제 1 절연막을 형성하는 공정;상기 제 1 절연막상에 박막트랜지스터의 채널 및 제 2 배선층, 그리고 소스 및 드레인 전극을 형성하는 공정;상기 소스/드레인 전극을 포함한 전면에 패시베이션막을 형성하는 공정;상기 드레인 전극과 연결되도록 상기 패시베이션막 상에 화소전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 6항에 있어서, 상기 반응방지막을 형성하는 공정은,상기 제 1 배선층상에 고융점 금속을 형성하는 공정과,상기 고융점 금속을 선택적으로 제거하여 상기 제 1 배선층의 표면에만 남도록 패터닝하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 7항에 있어서, 상기 고융점 금속을 패터닝하는 공정 이후,열처리를 실시하여 상기 제 1 배선층과 상기 고융점 금속과의 계면에 실리사이드층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 7항에 있어서, 상기의 고융점 금속은 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 6항에 있어서, 상기 제 1 배선층은 구리로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 6항에 있어서, 상기 제 1 절연막은 실리콘질화막 또는 실리콘산화막으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 8항에 있어서, 상기의 고융점 금속은 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (ko) | 2000-08-30 | 2000-08-30 | 액정표시장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (ko) | 2000-08-30 | 2000-08-30 | 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017440A KR20020017440A (ko) | 2002-03-07 |
| KR100672623B1 true KR100672623B1 (ko) | 2007-01-23 |
Family
ID=19686120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (ko) | 2000-08-30 | 2000-08-30 | 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672623B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270484B1 (ko) | 2009-09-25 | 2013-06-03 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848102B1 (ko) * | 2002-05-22 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100938886B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR101054344B1 (ko) | 2004-11-17 | 2011-08-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101331432B1 (ko) * | 2006-11-28 | 2013-11-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114043A (ja) * | 1993-10-18 | 1995-05-02 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| JPH0829804A (ja) * | 1994-07-15 | 1996-02-02 | Casio Comput Co Ltd | アクティブマトリックス液晶表示素子 |
| JPH1090717A (ja) * | 1996-09-10 | 1998-04-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH10153788A (ja) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
-
2000
- 2000-08-30 KR KR1020000050776A patent/KR100672623B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114043A (ja) * | 1993-10-18 | 1995-05-02 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| JPH0829804A (ja) * | 1994-07-15 | 1996-02-02 | Casio Comput Co Ltd | アクティブマトリックス液晶表示素子 |
| JPH1090717A (ja) * | 1996-09-10 | 1998-04-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH10153788A (ja) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 10153788 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270484B1 (ko) | 2009-09-25 | 2013-06-03 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
| US8487347B2 (en) | 2009-09-25 | 2013-07-16 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020017440A (ko) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| US20090098673A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US7479416B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20080176364A1 (en) | Method of manufacturing thin film transistor substrate | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| JP2007005790A (ja) | エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法 | |
| KR20070019458A (ko) | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| KR20120075048A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| KR20100035888A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| KR20060136217A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070000247A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100275953B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100803565B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |