KR20070009329A - 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 - Google Patents

컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 Download PDF

Info

Publication number
KR20070009329A
KR20070009329A KR1020050064490A KR20050064490A KR20070009329A KR 20070009329 A KR20070009329 A KR 20070009329A KR 1020050064490 A KR1020050064490 A KR 1020050064490A KR 20050064490 A KR20050064490 A KR 20050064490A KR 20070009329 A KR20070009329 A KR 20070009329A
Authority
KR
South Korea
Prior art keywords
low temperature
gate
contact hole
film
forming
Prior art date
Application number
KR1020050064490A
Other languages
English (en)
Inventor
진홍기
김상갑
오민석
정유광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050064490A priority Critical patent/KR20070009329A/ko
Priority to JP2006178784A priority patent/JP2007027710A/ja
Priority to US11/484,934 priority patent/US20070015319A1/en
Priority to TW095125847A priority patent/TW200707757A/zh
Priority to CNA2006100993289A priority patent/CN1897248A/zh
Publication of KR20070009329A publication Critical patent/KR20070009329A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

건식 식각 방법으로 컨택홀을 형성하는 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법을 제공한다. 컨택홀 형성 방법은 은을 포함하는 금속 배선이 형성되어 있는 기판을 제공하는 단계, 기판 전면에 저온 공정으로 절연막을 형성하는 단계 및 플루오르계 가스 및 질소 가스를 포함하는 무산소 가스를 이용한 건식 식각 방법으로 절연막의 소정 위치를 식각하여 금속 배선을 노출하는 단계를 포함한다.
컨택홀, 건식 식각, 플라즈마, 질소

Description

컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법{Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same}
도 1 은 본 발명의 일 실시예에 따른 컨택홀 형성 방법의 공정 순서도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 컨택홀 형성 방법의 공정 단계별 단면도들이다.
도 7a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 레이아웃도이다.
도 7b는 도 7a의 B - B'선을 따라 절단한 단면도이다.
도 7a, 도 9a, 도 10a 및 도 11a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 레이아웃도들이다.
도 8b, 도 9b, 도 10b 및 도 11b는 각각 도 8a, 도 9a, 도 10a 및 도 11a의 B - B'선을 따라 절단한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
24: 게이트 패드 26: 게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 40: 반도체층
55, 56: 접촉성 저항층 62: 데이터선
65: 소오스 전극 66: 드레인 전극
67: 드레인 전극 확장부 68: 데이터 패드
70: 보호막 82: 화소 전극
본 발명은 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 보다 상세하게는 건식 식각 방법으로 컨택홀을 형성하는 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두개의 기판에 각각 구비되어 있는 형태이다. 이 중에서도, 하나의 기판에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 기판에는 하나의 공통 전극이 기판 전면을 덮고 있다. 이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트 배선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터 배선(data line)을 기판 상에 형성한다.
한편, 액정 표시 장치의 표시 면적이 점점 대형화됨에 따라, 박막 트랜지스터와 연결되는 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가에 의한 신호 지연 등의 문제를 해결하기 위해서는, 상기 게이트 배선 및 데이터 배선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
배선 재료 중 가장 낮은 비저항을 갖는 물질은 은(Ag)으로, 은의 비저항은 약 1.59μΩ㎝인 것으로 알려져 있다. 따라서, 은으로 게이트 배선 또는 데이터 배선을 형성함으로써, 신호 지연을 해결할 수 있다. 그러나 은(Ag)은 열에 취약하여 은으로 배선을 형성한 경우 예를 들어 절연막 등을 형성하는 후속 공정은 저온에서 진행되어야 한다. 그러나 이러한 저온 공정에서 형성된 절연막은 고온 공정에서 형성된 막질보다 상대적으로 단단하지 않게 형성되고, 이러한 절연막을 통상적인 건식 식각 방법으로 패터닝하여 컨택홀을 형성하는 경우, 식각비(etch rate)의 제어가 어려울 뿐만 아니라, 언더컷(undercut)이 발생하여 식각 프로파일이 역 테이퍼(tapper)로 형성될 수 있다. 또한, 식각 공정에 의해 노출되는 게이트 배선 또는 데이터 배선도 산화되어 변색될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 식각비 제어가 가능한 컨택홀 형성 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 컨택홀 하부에 위치한 금속 배선의 산화를 방지하는 컨택홀 형성 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 컨택홀 형성 방법을 이용한 박막 트랜지스터 기판의 제조 방법을 제공하고하 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 컨택홀 형성 방법은 은을 포함하는 금속 배선이 형성되어 있는 기판을 제공하는 단계, 상기 기판 전면에 저온 공정으로 절연막을 형성하는 단계 및 플루오르계 가스 및 질소 가스를 포함하는 무산소 가스를 이용한 건식 식각 방법으로 상기 절연막의 소정 위치를 식각하여 상기 금속 배선을 노출하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 상에 제 1 방향으로 연장된 게이트선을 포함하는 게이트 배선을 형성하는 단계, 저온 공정으로 상기 게이트 배선을 덮는 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선을 포함하는 데이터 배선을 형성하는 단계, 상기 저온 공정 으로 상기 데이터 배선을 덮는 제 2 절연막을 형성하는 단계 및 플루오르계 가스 및 질소 가스를 포함하는 무산소 가스를 이용한 건식 식각 방법으로 상기 제 1 및 제 2 절연막 또는 상기 제 2 절연막의 소정 위치를 식각하여 상기 게이트 배선 또는 상기 데이터 배선을 노출하는 컨택홀을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 다른 정의가 없다면 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 컨택홀 형성 방법을 설명한다. 도 1은 본 발명의 일 실시예에 따른 컨택홀 형성 방법의 공정 순서 도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 컨택홀 형성 방법의 공정 단계별 단면도들이다.
도 1을 참조하면, 먼저 기판 상에 도전층을 형성한다(S1).
도 2에 도시한 바와 같이, 기판(1) 위에 은(Ag) 또는 은(Ag) 합금을 포함하는 도전층(2, 이하, '은 도전층'이라 함)을 형성한다. 기판(1)은 유리, 석영 또는 사파이어 등의 절연 기판 일 수 있으며, 은 도전층(2)을 형성하기 전에 은 도전층(2)의 기판(1)과의 접착력을 향상시키기 위해 예를 들어 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등의 인듐 산화물로 이루어진 투명 도전성 산화막(도시하지 않음)을 더 형성할 수도 있다.
은 도전층(2)은 예를 들어 스퍼터링 방법으로 기판(1) 상에 형성될 수 있다. 이때, 은 도전층(2)은 약 1000 내지 3000Å의 두께, 예를 들어 1500 내지 2000Å의 두께로 형성할 수 있다. 또한, 은 도전층(2) 위에도 상부에 형성되는 절연막과의 접착성 향상 및 상부막으로 은이 확산되는 것을 방지하기 위해, 상기한 바와 같은 투명 도전성 산화막(도시하지 않음)을 더 형성할 수도 있다.
다음, 은 도전층을 패터닝하여 배선을 형성한다(도 1의 S2).
도 3에 도시한 바와 같이 은 도전층(2)이 형성되어 있는 기판 상에 감광막을 형성하고, 이를 노광 및 현상하여 목적하는 형상의 감광막 패턴(3)을 형성한다. 이어, 목적 형상의 감광막 패턴(3)을 식각 마스크로 하여 은 도전층(2)을 패터닝하여 은을 포함하는 금속 배선(2', 이하 '은 배선'이라 함)을 형성한다. 이때, 은 도전층(2)의 패터닝은 습식 식각 방법으로 수행할 수 있다.
이어, 절연막을 형성한다(도 1의 S3).
도 4에 도시한 바와 같이 은 배선(2')이 형성되어 있는 기판(1) 전면에 절연막(4)을 형성한다. 은 배선(2')의 경우 열에 취약하여 후속하는 공정이 고온으로 진행되는 경우 뭉침 현상(agglomeration) 등이 발생할 수 있고, 심각할 경우 단선의 위험까지 있다. 따라서, 후속 공정은 저온으로 진행되어야 한다.
은 배선(2') 상에 형성되는 절연막(4)은 저온, 예를 들어 약 280℃ 이하의 온도에서 증착될 수 있다. 280℃ 이하의 증착 온도에서도 증착될 수 있는 절연막(이하 '저온 증착 절연막'이라 함)은 예를 들어 유기막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성될 수 있다. 이때, 유기막은 예를 들어 PFCB(PerFluoroCycloButane), BCB(BenzoCycloButene) 또는 아크릴 등을 사용하여 형성될 수 있다. 상기한 바와 같은 저온 비정질 산화 규소막 또는 저온 비정질 질화 규소막은 예를 들어 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법을 이용하여 형성될 수 있고, 유기막은 스핀 코팅 또는 스핀리스 코팅 방법 등을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
다음, 절연막을 식각하여 배선을 노출한다(도 1의 S4).
도 5에 도시한 바와 같이 절연막(4) 상에 감광막을 형성하고, 이를 노광 및 현상하여 목적하는 형상의 감광막 패턴(5)을 형성한다. 다음, 목적 형상의 감광막 패턴(5)을 식각 마스크로 하여 절연막(4)을 패터닝하여 소정 위치의 은 배선(2')을 노출하는 컨택홀(6)을 형성한다. 이때, 절연막(4)의 패터닝은 건식 식각 방법, 예 를 들어 플라즈마 식각 방법으로 수행한다. 이때, 플라즈마 식각은 예를 들어 상부에 전원이 인가되는 방식인 PE(Plasma Etch) 모드 장치에서 수행될 수 있다. 이러한 PE 모드 장치에서 플라즈마 식각을 수행하는 경우, 기판(1) 또는 은 배선(2')에 대한 손상이 적고, 감광막에 대한 선택비가 높다. PE 모드 장치에서 플라즈마 식각을 수행하는 경우, 압력은 약 200mT 내지 500mT일 수 있다.
저온 공정에 의해 형성된 절연막(4)은 고온 증착 공정에 의해 형성된 절연막에 비해 막질이 상대적으로 단단하지 못하므로, 통상적인 산소 기체를 이용한 플라즈마 식각으로 패터닝하여 컨택홀을 형성하게 되면, 식각율이 약 30000Å/min으로 매우 높아 적절한 시간 조절이 어렵다. 또한, 컨택홀의 측벽 프로파일이 불안정한 역 테이퍼 형상을 나타내며, 절연막 하부에 위치한 금속 배선에 대한 어택도 발생하여, 금속 배선이 산화되어 변색된다.
따라서, 본 발명의 일 실시예에 따른 컨택홀 형성 방법에서는 플루오르계 가스와 질소(N2)를 포함하는 무산소 기체를 플라즈마 식각에 사용한다. 플루오르계 가스는 절연막(4)에 대하여 직접적으로 식각 반응을 일으키는 가스로서, 예를 들어 SF6, CF4, CHF3 및 C2F6으로 이루어진 군에서 적어도 하나 선택될 수 있다. 질소(N2) 가스는 상대적으로 반응성이 강한 산소(O2) 가스 대신 사용되어 막질이 단단하지 않은 절연막의 식각율의 제어를 용이하게 한다. 즉, 질소 가스를 포함하는 식각 가스를 이용하여 저온 증착 절연막에 대한 플라즈마 식각을 수행하는 경우, 식각율은 약 10000Å/min 정도일 수 있다. 이때, 플루오르계 가스와 질소(N2) 가스의 혼합 비 율은 2:1 내지 4:1일 수 있으나, 이에 한정되지 않고 절연막의 막질의 단단한 정도, 두께 등에 따라 혼합 비율은 달라질 수 있다. 상기한 바와 같은 식각 가스를 이용하여 플라즈마 식각을 수행하여 절연막(4)을 패터닝하여 컨택홀(6)을 형성하게 되면, 컨택홀(6)의 측벽 프로파일은 실질적으로 수직에 가까운 형상을 갖게 된다. 뿐만 아니라, 컨택홀(6)에 의해 노출되는 은 배선(2')도 플라즈마 식각 가스에 의해 산화되지 않아 변색도 발생하지 않는다.
이어, 절연막(4) 상의 감광막 패턴(5)을 제거하면 도 6에 도시한 바와 같이 컨택홀(6)이 완성된다.
이상 설명한 본 발명의 일 실시예에 따른 컨택홀 형성 방법은 액정 표시 장치, 유기 EL(organic Electro-Luminescence) 표시 장치 등에 사용되는 박막 트랜지스터 기판, 반도체 소자, 반도체 장치 등에 적용 가능하다. 이하 박막 트랜지스터 기판에 적용된 예를 설명하지만 이에 제한되는 것은 아니다.
계속해서, 첨부된 도면을 참조하여 본 발명의 일 실시예에 배선 형성 방법을 이용하는 박막 트랜지스터 기판의 제조 방법에 대해 설명한다.
먼저, 도 7a 및 도 7b를 참조하여 본 발명의 일 실시예에 따른 컨택홀 형성 방법을 이용하여 제조된 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 7a는 본 발명의 일 실시예에 따른 제조 방법에 의 해 제조된 박막 트랜지스터 기판의 레이아웃도고, 도 7b는 도 7a의 B - B' 선을 따라 절단한 단면도이다.
도 7a 및 도 7b에 도시한 바와 같이, 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)과 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26, 27)은 예를 들어 은 도전층으로 형성될 수 있다. 게이트 배선(22, 24, 26, 27)의 하부에는 기판(10)과의 접착성을 향상시키기 위하여 게이트 배선(22, 24, 26, 27)과 기판(10) 사이에 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등의 인듐 산화물로 이루어진 투명 도전성 산화막(도시하지 않음)을 더 포함할 수 있다. 또한, 게이트 배선(22, 24, 26, 27) 상부에도 예를 들어 게이트 절연막(30)과 같은 상부막과의 접착성을 향상시키고, 은이 상부막으로의 확산되는 것을 방지하기 위하여 상기한 바와 같은 투명 도전성 산화막(도시하지 않음)을 더 포함할 수 있다.
기판(10), 게이트 배선(22, 24, 26, 27, 28)의 위에는 질화 규소(SiNx) 또는 산화 규소(SiO2) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다. 이때, 질화 규소는 예를 들어 저온 비정질 질화 규소일 수 있고, 산화 규소는 저온 비정질 산화 규소일 수 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소오스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 예를 들어 은 도전층으로 형성될 수 있다. 게이트 배선(62, 65, 66, 67, 68)의 하부에는 하부막, 예를 들어 게이트 절연막(30)과의 접착성을 향상시키기 위하여 데이터 배선(62, 65, 66, 67, 68)과 게이트 절연막(30) 사이에 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등의 인듐 산화물로 이루어진 투명 도전성 산화막(도시하지 않음)을 더 포함할 수 있다. 또한, 게이트 배선(62, 65, 66, 67, 68) 상부에도 예를 들어 보호막(70)과 같은 상부막과의 접착성을 향상시키고, 은이 상부막으로의 확산되는 것을 방지하기 위하여 상기한 바와 같은 투명 도전성 산화막(도시하지 않음)을 더 포함할 수 있다.
소오스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소오스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소오스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예를 들어 PFCB, BCB 또는 아크릴 등 또는 무기 물질인 질화 규소(SiNx), 예를 들어 저온 비정질 질화 규소 또는 산화 규소(SiO2), 예를 들어 저온 비정질 산화 규소 등으로 형성될 수 있다.
또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소오스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 예를 들어 저온 비정질 질화 규소 또는 저온 비정질 산화 규소로 이루어진 절연막(도시하지 않음)이 추가로 포함될 수 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 패드(68)를 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 패드(24)를 드러내는 컨택홀(74)이 형성되어 있다. 이러한 컨택홀(74, 77, 78)의 측벽 프로파일은 실질적으로 수직에 가까운 형상을 갖는다.
보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 투명 도전성 산화 물질, 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 이루어져 있다.
계속해서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 7a 및 도 7b와, 도 8a 내지 도 11b를 참조하여 상세히 설명한다. 본 발 명의 일 실시예에 따른 컨택홀 형성 방법이 동일하게 적용되는 부분에 대해서는 본 실시예가 당업자에게 명확하게 유추 또는 이해될 수 있는 범위 내에서 설명을 생략하거나 간략화한다.
먼저 도 8a 및 도 8b에 도시한 바와 같이, 절연 기판(10)에 은 도전층을 예를 들어 스퍼터링 방법으로 약 1000 내지 3000Å 두께로 형성한 후, 이를 패터닝하여 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있는 게이트 패드(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선을 형성한다. 이때, 게이트 배선(22, 24, 26, 27, 28)과 기판(10)의 접착성 향상을 위해 은 도전층을 형성하기 전에 인듐 틴 옥사이드 및 인듐 징크 옥사이드 등의 인듐 산화물로 이루어진 투명 도전성 산화막(도시하지 않음)을 형성한 후, 이를 은 도전층과 함께 패터닝될 수도 있다. 또한, 은 도전층을 형성한 다음 상부 게이트 절연막(30)과의 접착성 향상 및 상부막으로의 은 확산을 방지하기 위하여 상기한 바와 같은 투명 도전성 산화막(도시하지 않음)을 형성하여, 은 도전층과 함께 패터닝될 수도 있다. 이때, 은 도전층을 비롯한 투명 도전성 산화막은 예를 들어 습식 식각 방법에 의해 패터닝될 수 있다.
이어, 도 9a 및 도 9b에 도시한 바와 같이, 게이트 배선(22, 24, 26, 27, 28)이 형성되어 있는 기판 전면에 게이트 절연막(30)을 증착한다. 이때, 은 도전층으로 형성된 게이트 배선(22, 24, 26, 27, 28)의 뭉침 현상의 방지를 위해 게이트 절연막(30)은 예를 들어 약 280℃ 이하의 온도에서 형성될 수 있다. 이러한 저온 증착 절연막으로는 예를 들어 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용할 수 있다. 이때, 게이트 절연막(30)은 예를 들어 각각 1,500Å 내지 5,000Å의 두께로 형성될 수 있다.
다음, 게이트 절연막(40) 상에 진성 비정질 규소층 및 도핑된 비정질 규소층을 예를 들어 플라즈마 화학 기상 증착법 등을 이용하여 각각 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다. 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
이어, 도 10a 및 도 10b에 도시한 바와 같이, 게이트 절연막(30), 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 은 도전층을 형성하고, 이를 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소오스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함하는 데이터 배선이 형성된다. 이때, 데이터 배선(62, 65, 66, 67, 68)과 하부의 게이트 절연막(30)과의 접착성 향상을 위해 은 도전층을 형성하기 전에 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등의 인듐 산화물로 이루어진 투명 도전성 산화막(도시하지 않음)을 형성한 후, 은 도전층과 함께 패터닝될 수 있다. 또한, 은 도전층을 형성한 다음 상부 보호막(70)과의 접착성 향상 및 상부막으로의 은 확산을 방지하기 위하여 상기한 바와 같은 투명 도전성 산화막(도시하지 않음)을 은 도전층 상부에 형성한 후, 은 도전층과 함께 패터닝될 수 있다. 이때, 은 도전층을 비롯한 투명 도전성 산화막은 예를 들어 습식 식각 방법에 의해 패터닝될 수 있다.
다음, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시할 수 있다.
이어, 도 11a 및 도 11b에 도시한 바와 같이 예를 들어 280℃ 이하의 온도에서 PFCB, BCB 또는 아크릴 등의 유기 물질, 또는 질화 규소, 예를 들어 저온 비정질 질화 규소 또는 산화 규소, 예를 들어 저온 비정질 산화 규소 등의 무기 물질로 등으로 단일층 또는 복수층으로 구성된 보호막(70)을 형성한다. 이때, 저온 비정질 산화 규소막 또는 저온 비정질 질화 규소막을 이용하여 보호막(70)을 형성하는 경우에는 예를 들어 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있고, 유기막을 이용하여 보호막(70)을 형성하는 경우에는 예를 들어 스핀 코팅 또는 스핀리스 코팅 방법 등을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
보호막(70)은 플라즈마 화학 기상 증착법으로 형성될 수 있지만, 이에 한정되는 것은 아니다.
다음, 보호막(40) 상에 감광막을 형성하고, 이를 노광 및 현상하여 목적하는 형상의 감광막 패턴(90)을 형성한다. 이어, 감광막 패턴(90)을 식각 마스크로 하여 게이트 절연막(30)과 보호막(70)을 함께 패터닝하여 게이트 패드(24)를 드러내는 컨택홀(74)과, 보호막(70)을 패터닝하여 드레인 전극 확장부(67) 및 데이터 패드(68)를 드러내는 컨택홀(77, 78)을 형성한다. 이때 게이트 절연막(30)과 보호막(70)의 패터닝은 건식 식각 방법, 예를 들어 플라즈마 식각 방법으로 수행한다.
플라즈마 식각은 예를 들어 PE 모드 장치에서 플루오르계 가스와 질소(N2)를 포함하는 무산소 기체를 사용하여 수행할 수 있다. 이때, 압력은 약 200mT 내지 500mT일 수 있다. 플라즈마 식각에 사용되는 플루오르계 가스로서, 예를 들어 SF6, CF4, CHF3 및 C2F6으로 이루어진 군에서 적어도 하나 선택될 수 있고, 질소(N2) 가스와의 혼합 비율은 2:1 내지 4:1일 수 있으나, 절연막의 단단한 정도, 두께 등에 따라 혼합 비율은 달라질 수 있다. 이때, 식각율은 약 10000Å/min 정도일 수 있다.
상기한 바와 같이 산소에 비해 반응성이 적은 질소 가스를 사용하여 플라즈마 식각을 수행하여 게이트 절연막과 보호막을 패터닝하여 컨택홀을 형성하게 되면, 게이트 절연막과 보호막이 저온에서 증착되어 상대적으로 막질이 단단하지 않은 경우라도 식각율의 제어가 가능하다. 또한, 컨택홀의 측벽 프로파일이 역 테이퍼 형상을 갖는 것도 방지할 수 있으며, 실질적으로 컨택홀의 측벽 프로파일은 수직에 가까운 형상을 갖게 된다. 뿐만 아니라, 컨택홀에 의해 노출되는 금속 배선, 즉 게이트 패드, 데이트 패드 및 드레인 전극 확장부가 식각 가스에 의해 어택을 받지 않아 게이트 패드, 데이터 패드 및 드레인 전극 확장부 등의 산화 및 변색도 해소될 수 있다.
이어, 마지막으로 도 7a 및 도 7b에 도시한 바와 같이, 투명 도전성 산화막, 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드를 보호막 상에 형성하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 컨택홀(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 형성한다.
본 명세서에서는 게이트 배선과 데이터 배선이 모두 은 도전층으로 형성된 경우를 예시하여 설명하였으나, 게이트 배선과 데이터 배선 중 어느 하나의 배선만이 은 도전층으로 형성될 수도 있다. 또한, 본 명세서에서는 반도체층의 하부에 게이트 전극이 형성되어 있는 바텀 게이트 방식의 박막 트랜지스터를 예시하여 설명하였으나, 반도체층의 상부에 게이트 전극이 형성되어 있는 탑 게이트 방식의 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에도 본 발명의 일 실시예에 따른 컨택홀 형성 방법이 적용가능하다. 또한, 본 명세서에서는 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 반도체층과 데이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 본 발명의 일 실시예에 따른 컨택홀 형성 방법을 동일하게 적용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 콘택홀 형성 방법 또는 박막 트랜지스터 기판의 제조 방법은 저온 증착 절연막 식각시 그 식각율을 제어함으로써, 콘택홀의 측면 프로파일을 개선할 수 있으며, 절연막 하부에 위치한 금속 배선에 대한 어택이 방지된다.

Claims (19)

  1. 은을 포함하는 금속 배선이 형성되어 있는 기판을 제공하는 단계;
    상기 기판 전면에 저온 공정으로 절연막을 형성하는 단계; 및
    플루오르계 가스 및 질소 가스를 포함하는 무산소 가스를 이용한 건식 식각 방법으로 상기 절연막의 소정 위치를 식각하여 상기 금속 배선을 노출하는 단계를 포함하는 컨택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 플루오르계 가스는 SF6, CF4, CHF3 및 C2F6으로 이루어진 군에서 적어도 하나 선택되는 컨택홀 형성 방법.
  3. 제 2 항에 있어서,
    상기 플루오르계 가스와 상기 질소 가스의 혼합비는 2:1 내지 4:1인 컨택홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 건식 식각 방법은 플라즈마 식각 방법인 컨택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 컨택홀의 측벽 프로파일은 실질적으로 수직에 가까운 컨택홀 형성 방법.
  6. 제 1 항에 있어서,
    상기 저온 공정은 280℃ 이하의 온도에서 수행되는 컨택홀 형성 방법.
  7. 제 1 항에 있어서,
    상기 저온 공정은 플라즈마 화학 기상 증착 방법을 포함하는 컨택홀 형성 방법.
  8. 제 1 항에 있어서,
    상기 절연막은 유기막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막을 포함하는 컨택홀 형성 방법.
  9. 기판 상에 제 1 방향으로 연장된 게이트선을 포함하는 게이트 배선을 형성하는 단계;
    저온 공정으로 상기 게이트 배선을 덮는 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선을 포함하는 데이터 배선을 형성하는 단계;
    상기 저온 공정으로 상기 데이터 배선을 덮는 제 2 절연막을 형성하는 단계; 및
    플루오르계 가스 및 질소 가스를 포함하는 무산소 가스를 이용한 건식 식각 방법으로 상기 제 1 및 제 2 절연막 또는 상기 제 2 절연막의 소정 위치를 식각하여 상기 게이트 배선 또는 상기 데이터 배선을 노출하는 컨택홀을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 플루오르계 가스는 SF6, CF4, CHF3 및 C2F6으로 이루어진 군에서 적어도 하나 선택되는 박막 트랜지스터 기판의 제조 방법.
  11. 제 9 항에 있어서,
    상기 플루오르계 가스와 상기 질소 가스의 혼합비는 2:1 내지 4:1인 박막 트랜지스터 기판의 제조 방법.
  12. 제 9 항에 있어서,
    상기 건식 식각 방법은 플라즈마 식각 방법인 박막 트랜지스터 기판의 제조 방법.
  13. 제 9 항에 있어서,
    상기 컨택홀의 측벽 프로파일은 실질적으로 수직에 가까운 박막 트랜지스터 기판의 제조 방법.
  14. 제 9 항에 있어서,
    상기 저온 공정은 280℃ 이하의 온도에서 수행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제 9 항에 있어서,
    상기 저온 공정은 플라즈마 화학 기장 증착 방법을 포함하는 박막 트랜지스터 기판의 제조 방법.
  16. 제 9 항에 있어서,
    상기 게이트 배선 및/또는 상기 데이터 배선은 은을 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제 9 항에 있어서,
    상기 제 1 및 제 2 절연막은 유기막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막을 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제 9 항에 있어서,
    상기 제 1 및 제 2 절연막은 각각 게이트 절연막 및 보호막인 박막 트랜지스터 기판의 제조 방법.
  19. 제 9 항에 있어서,
    상기 제 1 및 제 2 방향은 실질적으로 서로 직교하는 방향인 박막 트랜지스터 기판의 제조 방법.
KR1020050064490A 2005-07-15 2005-07-15 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 KR20070009329A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050064490A KR20070009329A (ko) 2005-07-15 2005-07-15 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP2006178784A JP2007027710A (ja) 2005-07-15 2006-06-28 コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法
US11/484,934 US20070015319A1 (en) 2005-07-15 2006-07-12 Method for forming contact hole and method for fabricating thin film transistor plate using the same
TW095125847A TW200707757A (en) 2005-07-15 2006-07-14 Method for forming contact hole and method for fabricating thin film transistor plate using the same
CNA2006100993289A CN1897248A (zh) 2005-07-15 2006-07-17 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064490A KR20070009329A (ko) 2005-07-15 2005-07-15 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Publications (1)

Publication Number Publication Date
KR20070009329A true KR20070009329A (ko) 2007-01-18

Family

ID=37609707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064490A KR20070009329A (ko) 2005-07-15 2005-07-15 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Country Status (5)

Country Link
US (1) US20070015319A1 (ko)
JP (1) JP2007027710A (ko)
KR (1) KR20070009329A (ko)
CN (1) CN1897248A (ko)
TW (1) TW200707757A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065618A (ko) 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR20130011856A (ko) * 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR101916949B1 (ko) * 2011-11-03 2018-11-09 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
CN103413782B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN110854171B (zh) * 2019-11-21 2022-09-13 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US6756324B1 (en) * 1997-03-25 2004-06-29 International Business Machines Corporation Low temperature processes for making electronic device structures
JP2002270586A (ja) * 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
US7285503B2 (en) * 2004-06-21 2007-10-23 Applied Materials, Inc. Hermetic cap layers formed on low-k films by plasma enhanced chemical vapor deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065618A (ko) 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법

Also Published As

Publication number Publication date
TW200707757A (en) 2007-02-16
CN1897248A (zh) 2007-01-17
JP2007027710A (ja) 2007-02-01
US20070015319A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US10964790B1 (en) TFT substrate and manufacturing method thereof
KR20100094817A (ko) 어레이 기판의 제조방법
WO2003058724A1 (en) A thin film transistor array panel and a method for manufacturing the same
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7923312B2 (en) Fabricating method of thin film transistor
JPH1020342A (ja) アクティブマトリクス基板の製造方法
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20080004799A (ko) 폴리실리콘 박막트랜지스터의 금속 배선 구조 및 그 제조방법.
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20060102172A (ko) 박막 트랜지스터 표시판
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080037347A (ko) 표시 기판의 제조 방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101258256B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid