TWI396885B - 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 - Google Patents

線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 Download PDF

Info

Publication number
TWI396885B
TWI396885B TW095120740A TW95120740A TWI396885B TW I396885 B TWI396885 B TW I396885B TW 095120740 A TW095120740 A TW 095120740A TW 95120740 A TW95120740 A TW 95120740A TW I396885 B TWI396885 B TW I396885B
Authority
TW
Taiwan
Prior art keywords
layer
copper
substrate
gate
barrier layer
Prior art date
Application number
TW095120740A
Other languages
English (en)
Other versions
TW200705017A (en
Inventor
Je-Hun Lee
Chang-Oh Jeong
Beom-Seok Cho
Yang-Ho Bae
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200705017A publication Critical patent/TW200705017A/zh
Application granted granted Critical
Publication of TWI396885B publication Critical patent/TWI396885B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
本發明係關於一種線路結構，且更明確地說，係關於一種包括銅(Cu)或銅合金之線路結構、一種製造線路之方法、一種薄膜電晶體(TFT)基板及一種製造TFT基板的方法。
使用一薄膜電晶體(TFT)基板作為一基板，該基板用於具有在一矩陣陣列中之像素的液晶顯示器(LCD)及有機電致發光(EL)顯示器。
一LCD(其為最廣泛使用之平板顯示器中之一者)包括具有複數個電極之兩基板及一插入於兩基板之間的液晶層，且藉由向該等電極施加一電壓而重新排列該液晶層中之液晶分子來調整經由其所透射光的量。在LCD中，使用薄膜電晶體作為用於控制施加至個別電極之圖像訊號的開關元件。
一有機電致發光(EL)顯示器件藉由電激發磷光有機材料而顯示圖像，且包括一用於向像素供應發光必要之電流的驅動TFT及一開關TFT。
由於LCD或有機EL顯示器件之顯示面積增加，連接至TFT之閘極線及資料線亦變得較長，從而導致線路電阻增加。為了解決電阻增加所導致之訊號延遲問題，應由一具有盡可能低之電阻率的材料來形成閘極線及資料線。
另外，為改良線路之可靠性，要求線路具有良好黏著性且用一良好輪廓來圖案化。
本發明提供一種薄膜電晶體(TFT)基板，其具有一顯示改良之黏著性及優越之側向輪廓的銅線路結構。本發明亦提供一種製造TFT基板之方法。
根據本發明之一態樣，提供一銅線路結構，其包括一形成於基板上較佳地包括氮化銅之障壁層以及一形成於該障壁層上且包括銅或銅合金之銅導電層。
根據本發明之另一態樣，提供一製造線路之方法，該方法包括：於一基板上形成一包括氮化銅之障壁層；於該障壁層上形成一包括銅或銅合金之銅導電層；於該銅導電層上形成一包括鉬或鉬合金之覆蓋層；及使用一界定線路之光阻圖案作為一蝕刻光罩而圖案化該覆蓋層、該銅導電層及該障壁層。
根據本發明之另一態樣，提供TFT基板，該TFT基板包括：閘極線路及一在一第一方向上延伸之閘極線；一在一絕緣基板上連接至該閘極線之閘電極；與該等閘極線路絕緣之資料線路；一在一第二方向上延伸且與該閘極線相交之資料線；一連接至該資料線的源電極；一在該絕緣基板上與該源電極間隔開之汲電極；及一為每一像素形成且在該等閘極線路及該等資料線路上連接至該汲電極之像素電極，其中該等閘極線路及/或該等資料線路包括一形成於一基板上且包括氮化銅之障壁層以及一形成於該障壁層上且包括銅或銅合金之銅導電層。
根據本發明之另一態樣，提供一製造薄膜電晶體(TFT)基板的方法，該方法包括：形成閘極線路，其包括一在一第一方向上延伸之閘極線以及一在一絕緣基板上連接至該閘極線之閘電極；形成資料線路，其與該等閘極線路絕緣且包括一在一第二方向上延伸且與該閘極線相交之資料線、一連接至該資料線之源電極及一在該絕緣基板上與該源電極間隔開的汲電極；及在閘極線路及資料線路上形成一連接至該汲電極用於每一像素之像素電極，其中該等閘極線路及/或該等資料線路之形成包括：於一基板上形成一包括氮化銅之障壁層；於該障壁層上形成一包括銅或銅合金之銅導電層；於該銅導電層上形成一包括鉬或鉬合金之覆蓋層；及使用一界定線路之光阻圖案作為一蝕刻光罩而圖案化該覆蓋層、該銅導電層及該障壁層。
現將參看附圖在下文中較全面地描述本發明，在該等附圖中展示本發明之較佳實施例。然而本發明可以許多不同形式來實施，且本發明不應被解釋為限於本文所闡述之實施例。相反，提供此等實施例以使本揭示案詳盡且完整，且將向熟習此項技術者完全傳達本發明之範疇。在整個說明書中相同參考數字指示相同組件。在附圖中，為了清楚而放大層及區域之厚度。
應理解，當一層被稱為在另一層或基板"上"時，其可直接在該另一層或基板上，或亦可存在插入層。相反，當一元件被稱為"直接"在另一元件"上"時，不存在插入元件。
空間相關之術語，諸如"在－－之下"、"下方"、"下部"、"上方"、"上部"及類似詞為了描述之簡便可用於本文中而描述如圖式中所說明之一元件或特徵與另一(或多個)元件或特徵之關係。應瞭解，空間相關術語意欲除了包括圖式中所描繪之定向以外還包括在使用或運作中之器件的不同定向。舉例而言，若圖式中之器件翻轉，則描述為在其他元件或特徵之"下方"或"之下"的元件將定向於其他元件或特徵之"上方"。因此，示範性術語"下方"可包括上方及下方之定向。器件可另外定向(旋轉90度或在其他定向上)，且本文中所使用之空間相關描述詞作相應解釋。
除非在本文中另有指明或藉由內容明確地否認，否則在描述本發明之內容(尤其在下文申請專利範圍的內容)中之術語"一"及"該"及類似指示物之使用應解釋為涵蓋單數及複數。除非另外說明，否則術語"包含"、"具有"、"包括"及"含有"應解釋為開放式術語(意即，意味"包括，但不限於")。
除非另有定義，否則在本文中所使用之所有技術及科學術語皆具有與普通熟習本發明所屬之技術者所通常瞭解的含義相同之含義。應注意，除非另外說明，否則本文所提供之任何及所有實例或示範性術語的使用意欲僅較佳地說明本發明而並非為對本發明之範疇的限制。另外，除非另外定義，否則所有定義於通用字典中之術語可不需過度解釋。
將參看展示本發明之較佳實施例之透視圖、橫截面圖及/或平面圖來描述本發明。因此示範性視圖之輪廓可根據製造技術及/或容差來修改。意即，本發明之實施例並非意欲限制本發明之範疇，相反其覆蓋所有可由在製造過程中之改變而導致之改變及修改。因此，以示意形式說明圖式中所展示之區域，且該等區域之形狀僅以說明而非限制之方式呈現。
在下文中，將參看附圖而描述根據本發明之一實施例之線路結構及一製造線路的方法。圖1為展示根據本發明之一實施例之線路結構的剖視圖，且圖2說明根據本發明之一實施例之線路結構與基板的界面接觸。
在各種線路材料中，銅(Cu)便宜且具有相對低之電阻率。Cu具有近似1.67 μΩcm之電阻率，其大大低於鋁之電阻率(意即，近似2.65 μΩcm)。因此，在實際製程中，由Cu所製之閘極線或資料線與基於Al之閘極線或資料線相比顯著改良了訊號延遲問題。
然而Cu較差黏著至諸如由例如玻璃所製之絕緣基板或半導體基板的下覆基板，使得其易於剝落或翹起。此外，因為Cu對化學物質之耐化學性不良，所以其在隨後製程中暴露於化學物質時易於被氧化或腐蝕。因此，可使用一包括下部障壁層及上部覆蓋層之多層線路。
參看圖1，一根據本發明之一實施例之線路結構包含一基板1及一包括一障壁層2a、銅導電層2b及一覆蓋層2c之線路2。包括氮化銅(CuN)之障壁層2a插入於基板1與銅導電層2b之間。覆蓋層2c形成於銅導電層2b上。
下部基板1提供一形成線路2之表面且支撐線路。基板1可包含一具有單個組件元件層之單個結構以及一具有多個組件、元件、層或類似物之組合的複雜結構。基板1可為(舉例而言並非限制)一由玻璃製成之絕緣基板、一由非晶矽製成之半導體層或一絕緣層。
包括銅或銅合金之銅導電層2b形成於基板1上。銅在薄膜狀態下顯示低電阻率(意即，2.1 μΩcm)，且較佳地用作良好之布線材料。
包括氮化銅(CuN)之障壁層2a定位於基板1與銅導電層2b之間。障壁層2a改良在銅導電層2b與基板1之間之黏著性，且防止銅離子擴散進入基板1。在沉積且圖案化銅導電層2b時，由於銅對基板1之較差黏著性，銅易於翹起或剝落。然而，因為障壁層2a包括氮化銅，所以藉由氮化銅而改良黏著性，藉此避免翹起或剝落。
此處，因為氮化銅(CuN)為一基於銅之材料，所以其較其他材料顯示出相對良好之對Cu的黏著性。另外，氮化銅提供若干優點：例如，簡化諸如沉積、蝕刻或類似物之製造過程。另外，因為對形成上部層之Cu的蝕刻選擇率較低且氮化銅之蝕刻速度類似於銅之蝕刻速度，所以可有利地執行分批型蝕刻且可獲得一良好輪廓。氮化銅之實例包括(但不限於)Cu3 N。
參看圖2，因為在障壁層2a中之氮化銅(CuN)較在障壁層2a與基板1之間之一界面中的銅具有更佳之黏著性，所以銅導電層2b之黏著性可藉由在障壁層2a與基板1之間的界面中定位氮化銅而改良。氮化銅未必需要在界面中連續存在。當氮化銅不連續存在時，氮化銅與銅之間之黏著性仍可被確保在一範圍中，且將有效防止銅擴散進基板1。障壁層2a藉由防止銅離子擴散進入基板而維持例如半導體層之基板1的特徵。另一方面，障壁層2a藉由防止基板1之材料擴散進銅導電層2b而防止銅導電層2b之電阻率增大。因此，障壁層2a較佳地包括足量之氮化銅以防止銅擴散。障壁層2a中之氮的量可在0.001－50 at%的範圍內，且在障壁層2a中之氮化銅的量可視氮之原子百分率而定。
返回參看圖1，障壁2a之厚度可根據含於障壁層2a中之氮化銅之量(意即氮的原子百分率)來調整。舉例而言，當氮之原子百分率高時，障壁層2a之厚度可較小。然而，當氮之原子百分率低時，障壁層2a之厚度應夠大。此外，隨著在障壁層2a與基板1之間之界面中的氮化銅之量增加，可使障壁層2a之厚度變小。理論上，當氮化銅連續地存在於界面中時，可獲得合適之黏著性等級，其中障壁層2a厚度等於一原子或分子之厚度。然而實際上，很難僅以氮化銅形成一連領界面。自基板1之特徵的觀點可見，不連續地形成障壁層2a以賦予障壁層一些導電性通常係有利地。另外，為了較佳之防擴散功能，障壁層2a應具有一最小厚度。鑒於上述內容，障壁層2a之厚度可調整至50至1000之範圍中。
當障壁層2a及銅導電層2b連續地形成時，在其間之一界面可為模糊不清的。在此狀況下，可認為氮化銅之量為用於劃分障壁層2a與銅導電層2b之標準。換言之，若一區段儘管其包括少量之氮化銅但仍展示足夠導電性，則其可包括於銅導電層2b中。另一方面，儘管一具有與該區段相同等級之區段包括大量氮化銅且其特定狹窄區段決不具有氮化銅，但若該部分充當障壁層2a，則其可包括於障壁層2a中。因此，障壁層2a之厚度為所有區段之平均值，不需考慮區段與區段之間的小差異。
一覆蓋層2c形成於銅導電層2b上以防止銅導電層2b之某些區域經由與化學蝕刻劑反應而被腐蝕，該等化學蝕刻劑用以藉由氧化而圖案化銅導電層2b。導電銅層不加選擇的腐蝕將不當地增加其電阻率。因此，在銅導電層2b上定位一覆蓋層2c以防止銅導電層2b直接暴露於蝕刻劑下。可用於覆蓋層2c中之材料之適當實例包括Mo及Mo合金，諸如MoW、MoTi、MoNb、MoZr、MoTa、MoIn等。在無隨後蝕刻步驟或導致腐蝕問題之步驟的情況下，可省略覆蓋層2c之形成。
接著，將參看圖1、圖3及圖4來描述一製造具有上述線路結構之線路的方法。圖3及圖4為說明根據本發明之一實施例之製造線路之方法的處理步驟之剖視圖。
參看圖3，提供基板1，其諸如由玻璃形成之絕緣基板、一半導體層或一絕緣層。基板1可經受濺鍍，該濺鍍在包括氮之氣氛中使用銅或銅合金標靶。該氣氛除了氮以外亦可包括氬(Ar)。當為惰性氣體之氬氣與電漿狀態中之Cu標靶碰撞時，Cu自標靶中分離且沉積於基板1上。氮氣與Cu反應以形成作為障壁層2a之氮化銅。障壁層2a促進黏著性且防止銅之擴散。一些標靶元素不與氮氣反應，但存在可用以構成障壁層2a之若干種類之標靶元素，包括氮化銅。一些與氬氣碰撞之銅原子及一些與氮氣碰撞之銅原子可不與氮氣反應。
含於濺鍍腔室中之氬氣與氮氣可介於90：10~40：60之比率範圍內。在初始濺鍍階段，氮氣含量較佳地維持在較高量，且隨著氬含量增加而逐漸減小。隨後，大量氮化銅可自基板1之表面沉積至上部，意即在基板1與障壁層2a之間界面的鄰近。離界面越遠，障壁層2a中之氮化銅的含量越小。障壁層2a中之氮的含量可介於0.001至50 at%之範圍內。障壁層2a之厚度可在50至1000之範圍內調整。
接著，藉由使用濺鍍將銅或銅合金沉積於障壁層2a上來形成銅導電層2b。此步驟可以一原位方式與其形成障壁層2a之先前步驟連續地執行。更明確地說，當供應氮氣中斷且Ar氣體之量增加時，此步驟可在與其先前步驟相同之腔室中執行。為了將障壁層2a與銅導電層2b區分，中斷氮氣之供應且接著以一短通風時期而淨化氮氣，接著在銅導電層2b上執行濺鍍。銅導電層2b之厚度可在1000－3000之範圍內，較佳地在1500－2500之範圍內。
接著，覆蓋層2c藉由使用Ar氣濺鍍而形成於銅導電層2b上。在分批製程中與形成下覆銅導電層2b及障壁層2a之基於銅之材料一起蝕刻掉的材料(意即，具有小選擇率之材料)可有利地使用且其適當之實例包括Mo及Mo合金。有用之覆蓋層2c的特定實例包括Mo、MoW、MoTi、MoNb、MoZr、MoTa、MoIn等。以此方式，完成具有障壁層2a、銅導電層2b及覆蓋層2c之三層結構的形成。
參看圖4，可使用一光阻圖案3作為一蝕刻光罩而選擇蝕刻掉覆蓋層2c、銅導電層2b及障壁層2a。使用濕式蝕刻情況下，覆蓋層2c、銅導電層2b及障壁層2a可在一分批製程中使用相同蝕刻劑而蝕刻，因為其具有低蝕刻選擇性。可將基於氫過氧化物或硝酸之蝕刻劑用作蝕刻劑，且磷酸或乙酸中可進一步包括於蝕刻劑中。當移除光阻圖案3時，如在圖1中所示，形成線路2。
為了評估線路2之黏著性及側向輪廓，顯微攝影線路2之平面及橫截面。圖5A為展示藉由根據本發明之一實施例之製造線路方法而製造之線路結構的顯微照片，圖5B為展示藉由根據本發明之一實施例之製造線路方法而製造之線路結構的剖視圖。在圖5A及圖5B中，相對較亮區域表示線路區域。此處，線路結構具有三層結構，其包括由CuN所製之障壁層、由Cu所製之銅導電層及由Mo所製之覆蓋層，分別具有厚度200、2000及500。
參看圖5A及圖5B，形成一乾淨的線路圖案，其甚至在諸如濕式蝕刻之圖案化處理及光阻層之移除之後亦沒有任何腐蝕。所產生之線路(包括一銅導電層)良好地黏著至一基板。另外，可見線路之側向輪廓無任何懸垂物且具有一良好錐形角。因此，該線路具有如低電阻線路之優越訊號特徵。此外，該線路具有優越黏著性及側向輪廓，且因此其可靠性較高。
根據本發明之上述線路結構及其製造方法可應用於用於LCD或有機EL顯示器之TFT基板、半導體器件、半導體裝置及任何需要精確布線圖案之其他區域。在下文描述之較佳實施例中，儘管將關於TFT基板來描述本發明，但熟習此項技術者將顯而易見本發明並不限於此。
本文中所使用之術語"薄膜電晶體基板"係指包括至少一TFT之基板，但並不排除在該TFT與該基板之間插入另一結構或存在形成於其上之額外結構。
首先，將參看圖6A及圖6B來描述根據本發明之一實施例之包括上述線路結構之薄膜電晶體(TFT)基板。圖6A為說明根據本發明之一實施例之一薄膜電晶體(TFT)的布局圖，及圖6B為沿著圖6A之線B－B'而截取的剖視圖。
如在圖6A及圖6B中所圖示，傳輸一閘極訊號之複數個閘極線路形成於一絕緣基板10上。閘極線路包括一在橫向方向延伸之閘極線22以及一閘極墊24，該閘極墊24連接至閘極線22之末端以接收來自外部電路(未圖示)之閘極訊號。TFT之一閘電極26連接至閘極線22。一儲存電極27及一儲存電極線28係與閘極線22平行地形成。儲存電極線28在橫向方向上延伸越過一像素區域，且連接至較儲存電極線28更寬之儲存電極27。儲存電極27重疊一與像素電極82相連接之汲電極延伸部分67。如稍後將描述，此重疊結構形成一增強一像素之電荷儲存能力之儲存電容。可使用儲存電極線28及儲存電極27之多種形狀及排列。當藉由像素電極82及閘極線22之重疊而產生之儲存電容足夠時，儲存電極27之形成可省略。
如在圖6B中所示，閘極線路22、24、26及27具有包括障壁層221、241、261及271之三層結構，其分別包括氮化銅，包括銅或銅合金之導電層222、242、262及272，及覆蓋層223、243、263及273。儘管未在圖中直接展示，但儲存電極線28具有與閘極線路22、24、26及27相同之多層結構。在具有下文所描述之多層結構的閘極線路中，亦包括儲存電極線28，且閘極線路22、24、26及27之多層特徵亦適用於儲存電極線28。
根據本發明之一實施例之線路結構可應用於多層閘極線路22、24、26及27。此處，障壁層221、241、261及271輔助上覆導電層222、242、262及272黏著至絕緣基板10且防止形成絕緣基板10及導電層222、242、262及272之材料相互擴散。
在基板10及閘極線路22、24、26、27及28上由氮化矽(SiNx)形成一閘極絕緣層30。在閘電極26上之閘極絕緣層30上以島狀物形狀由氫化非晶矽或多晶矽形成一半導體層40。歐姆接觸層55及56形成於半導體層40上，且可由高濃度n型雜質摻雜之矽化物或n＋氫化非晶矽製成。
資料線路形成於歐姆接觸層55及56及閘極絕緣層30上。資料線路包括：一資料線62，其大體上在一縱向方向上延伸且與一閘極線22相交以界定像素；一源電極65，其連接至該資料線62且在歐姆接觸層55上延伸；一資料墊68，其連接至該資料線62之一末端且接收一來自外部電路之一圖像訊號；一汲電極66，其與源電極65間隔開且形成於歐姆接觸層56上以自閘電極26來看而與源電極65相對；及一汲電極延伸部分67，其自汲電極66延伸且具有與儲存電極27重疊之大區域。
類似於閘極線路22、24、26及27，資料線路62、65、66、67及68由三層結構形成，該等三層結構分別包括：包括氮化銅之障壁層621、651、661、671及681；包括銅或銅合金之導電層622、642、662、672及682；及覆蓋層623、643、663、673及683。根據本發明之一實施例之線路結構應由多層結構形成的資料線路62、65、66、67及68。此處，障壁層621、651、661、671及681補充導電層622、642、662、672及682對一基板(意即，歐姆接觸層55、56及閘極絕緣層30)之黏著性，且防止形成歐姆接觸層55及56、閘極絕緣層30及導電層622、642、662、672及682之材料相互擴散。
源電極65與半導體層40之至少一部分重疊。汲電極66自閘電極26看來與源電極65相對及面對，且與半導體層40之至少一部分重疊。歐姆接觸層55及56存在於下覆半導體層40與上覆源電極65及汲電極66之間以降低其間之接觸電阻。
汲電極延伸部分67與儲存電極27重疊以形成一插入在儲存電極27與汲電極延伸部分67之間之閘極絕緣層30中的儲存電容器。在無儲存電極27之情況下，可不形成汲電極延伸部分67。
此處，閘電極26、形成於其上之半導體層40、歐姆接觸層55及56、源電極65及汲電極66構成一TFT，且該半導體層40構成該TFT之一通道部分。在本發明之說明性實施例中，採用在包括通道部分之半導體層40下形成閘電極26之處的一底部閘極型TFT。
一鈍化層79形成於資料線62、65、66、67及68及經由其之半導體層40的暴露部分上。鈍化層70可較佳地由一具有良好平坦特徵之光阻有機材料、一藉由電漿增強化學氣相沉積(PECVD)而形成之諸如a－Si：C：O及a－Si：O：F的低介電絕緣材料或一諸如氮化矽之有機絕緣體製成。當鈍化層70由一有機材料製成時，可進一步在有機層下方提供一由氮化矽(SiN)或氧化矽(SiO2 )所製之絕緣層(未圖示)，以防止鈍化層70之一有機材料接觸源電極65與汲電極66之間之半導體層40的暴露部分。
接觸孔77及78形成於鈍化層70中以分別暴露汲電極延伸部分67及資料墊68。一接觸孔74形成於鈍化層70及閘極絕緣層30中以暴露閘極墊24。一像素電極82形成於鈍化層70上，以此方式經由接觸孔77而電連接至汲電極66且定位於一像素區域中。像素電極82經由接觸孔77而實體地或電連接至汲電極66，從而像素電極82接收來自汲電極66之資料電壓。在供應有資料電壓之像素電極82與上部顯示器基板之一共同電極之間產生電場，其確定在像素電極82與該共同電極之間之LC層中的液晶分子之定向。
此外，一輔助閘極墊84及一輔助資料墊88形成於鈍化層70上，以此方式分別經由接觸孔74及78而連接至閘極墊24及資料墊68。像素電極82及輔助閘極墊84及輔助資料墊88較佳地由諸如ITO之透明導體製成。
根據本發明之一實施例之TFT基板可應用於液晶顯示器(LCD)或類似物。
接著，將參看圖6A及圖6B及圖7A至圖10B而詳細描述根據本發明之一實施例之一製造TFT基板的方法。因為熟習此項技術者將有些瞭解本發明之特定細節(關於根據本發明之一實施例之形成線路結構的方法可應用之部分)，所以只要熟習此項技術者易於想像或理解具體實施例，則將不討論某些特定技術細節或僅對其作簡要地描述。圖7A、圖8A、圖9A及圖10A為依序說明根據本發明之一實施例之製造TFT基板之方法的布局圖，及圖7B、圖8B、圖9B及圖10B為沿著圖7A、圖8A、圖9A及圖10A之線B－B'而截取的剖視圖。
首先，如在圖7A及圖7B中所示，藉由使用濺鍍在絕緣基板10上依序沉積包括氮化銅之障壁層221、241、261及271，包括銅或銅合金之銅導電層222、242、262及272，及覆蓋層223、243、263及273而形成閘極多層。接著一界定閘極線路22、24、26、27及28之光阻圖案形成於閘極多層上，且依序或在一分批製程中使用該光阻圖案作為一蝕刻光罩而蝕刻覆蓋層223、243、263及273，銅導電層22、242、262及272及障壁層221、241、261及271。隨後移除光阻圖案。因此，形成包括閘極線22、閘電極26、閘極墊24、儲存電極27及儲存電極線28之閘極線路。使用根據本發明之一實施例之製造線路的方法而形成閘極線路22、24、26、27及28。因此，如參看圖5A及圖5B描述，所形成之包括銅導電層222、242、262及272之閘極線路22、24、26、27及28亦良好地黏著至一基板，且其側向輪廓甚至在濕式蝕刻及光阻層之移除後亦不具有懸垂物且具有良好錐形角。
接著如在圖8A及圖8B中所示，由氮化矽所製之閘極絕緣層30、一內在非晶矽層及一經摻雜之非晶矽層使用化學沉積(CVD)而分別連續地沉積至1500－5000之厚度、500－2000之厚度及300－600的厚度。在內在非晶矽層及經摻雜之非晶矽層上執行光微影，藉此在閘電極24上之閘極絕緣層30上形成島形半導體層40及一經摻雜半導體層50。
參看圖9A及圖9B，藉由使用濺鍍在閘極絕緣層30及經摻雜半導體層50上依序沉積包括氮化銅之障壁層621、651、661、671及681，包括銅及銅合金之導電層622、642、662、672及682，及覆蓋層623、643、663、673及683來形成資料多層。一界定資料線路62、65、66、67及68之光阻圖案形成於資料多層上，且依序或在一分批製程中使用該光阻圖案作為一蝕刻光罩而蝕刻覆蓋層623、643、663、673及683，導電層622、642、662、672及682，及障壁層621、651、661、671及681，藉此暴露在一通道部分下之經摻雜半導體層50。隨後移除光阻圖案。形成資料線路62、65、66、67及68，該等資料線路62、65、66、67及68包括：資料線62，其大體上在一縱向方向上延伸且與閘極線22相交；源電極65，其連接至該資料線62且在歐姆接觸層55上延伸；資料墊68，其連接至該資料線62之一末端且接收一來自外部電路的圖像訊號；汲電極66，其與源電極65間隔開且形成於歐姆接觸層56上以自閘電極26看來與源電極65相對；及汲電極延伸部分67，其自汲電極66延伸且具有一與儲存電極27重疊之大區域。藉由與根據本發明之一實施例之形成線路結構之方法相同的方法而形成資料線62、65、66、67及68。因此，如參看圖5A及圖5B所描述，所形成之資料線路62、65、66、67及68良好地黏著至一基板，且其側向輪廓甚至在濕式蝕刻後亦不具有懸垂物且具有一良好錐形角。
接著，在經由資料線路62、65、66、67及68所暴露之摻雜半導體層50上執行乾式蝕刻，藉此自閘電極26來看在兩側形成歐姆接觸層55及56且暴露在歐姆接觸層55與56之間之半導體層40。此時，可使用源電極65及66作為蝕刻光罩而執行蝕刻，且可在可使用界定資料線路62、65、66、67及68之光阻圖案作為一蝕刻光罩而在經摻雜半導體層40上所執行之乾式蝕刻後移除光阻圖案。因此，形成一底部閘極型TFT，其包括：閘電極26、形成於其上之半導體層40、歐姆接觸層55及56、源電極65及汲電極66，其中閘電極26形成於半導體層40之通道部分下方。
接著，如在圖10A及圖10B中所示，鈍化層70由一單層或多層來形成，該等層由一具有優越平坦性質及感光性之有機材料、一藉由電漿增強化學氣相沉積(PECVD)而形成之具有低介電常數的絕緣材料(諸如a－Si：C：O或a－Si：O：F)，或一諸如SiNx之無機材料而製成。
接著，藉由光微影而圖案化閘極絕緣層30及鈍化層70，藉此形成暴露閘極墊24、汲電極延伸部分67及資料墊68之接觸孔74、77及78。當鈍化層70由具有感光性之有機材料製成時，接觸孔74、77及78可較佳地在與對閘極絕緣層30與鈍化層70具有相同蝕刻選擇性的蝕刻條件下僅藉由光微影而形成。
接著，如在圖5A及圖5B中所示，沉積一氧化銦錫(ITO)層且在該ITO層上執行光微影，藉此形成經由接觸孔77及輔助閘極墊84而連接至汲電極66之像素電極82，及經由接觸孔74及78而連接至閘極墊24及資料墊68之輔助資料墊88。
儘管半導體層形成為島狀物形狀且在本發明之說明性實施例中描述了具有資料線路及不同圖案之TFT基板及製造該TFT基板丙方法，但本發明亦可應用於具有一半導體層及圖案相同之線路之TFT基板以及製造該TFT基板的方法，將參看圖11A及圖11B而對其進行描述。圖11A為說明根據本發明之一實施例之一TFT基板之另一實例的布局圖，及圖11B為沿著圖11A之線B－B'而截取的剖視圖。
如在圖11A及圖11B中所示，一經修改之TFT基板的實例除了半導體層42、44及48及歐姆接觸層52、55、56及68形成於一具有與資料線路62、65、66、67及68相同之圖案的線性形狀中以外，具有與圖6A及圖6B中類似之結構。然而，歐姆接觸層52、55、56及68大體上具有與資料線路62、65、66、67及68相同之圖案，但不同之處在於半導體層44在通道部分不連接。與根據本發明之一實施例之TFT基板的製造方法不同，在該方法中使用不同光罩以形成一半導體層及資料線路，而在根據本發明之另一實施例之TFT基板的製造方法中，使用一包括隙縫或半透膜之單個光罩而圖案化資料線路、歐姆接觸層及資料線。因為其他製程大體上與根據本發明之一實施例之TFT基板的製造方法之製程相同且可由熟習此項技術者容易地實踐，所以將不對其給出詳細描述。
接著，將參看圖12A至圖12C而描述根據本發明之另一實施例之一TFT基板的製造方法。根據本發明之另一實施例之TFT基板用於有機EL顯示器件，且包括根據本發明之一實施例的線路結構。關於根據本發明之一實施例之形成線路結構的方法可應用的部分，只要熟習此項技術者易於想像或理解具體實施例，則將不討論某些特定技術細節或僅對其作簡要地描述。圖12A為說明根據本發明之一另一實施例之一TFT基板的布局圖，及圖12B及圖12C為沿著圖12A之線B－B'及C－C'而截取的剖視圖。
一由氧化矽或氮化矽所製之阻擋層11形成於絕緣基板10上，且由多晶矽所製之第一半導體層40a及第二半導體層40b形成於該阻擋層11上。一由多晶矽所製之電容器半導體層40c連接至第二半導體層40b。第一半導體層40a包括第一TFT部分405a、406a及402a，且第二半導體層40b包括第二TFT部分405b、406b及402b。以n型雜質摻雜第一TFT部分405a、406a及402a中之被稱為一第一源極區域之第一TFT部分405a及被稱為第一汲極區域之區域406a，且以p型雜質摻雜第二半導體層40b之被稱為第二源極區域之第二TFT部分405b及被稱為第二汲極區域之區域406b。根據驅動條件，第一源極及汲極區域405a及406a可以P型雜質摻雜，且第二源極及汲極區域405b及406b可以n型雜質摻雜。
一由氧化矽或氮化矽所製之閘極絕緣層30形成於半導體層40a、40b及40c上。閘極線路形成於閘極絕緣層30上，閘極線路包括：一閘極線22，其在一橫向方向上延伸；一第一閘電極26a，其以一突起之形式而連接至閘極線22且與一第一TFT之通道部分402a重疊；一第二閘電極26b，其與閘極線22間隔開且與一第二TFT之通道部分402b重疊；及一儲存電極27，其連接至第二閘電極26b且與電容器半導體層40c重疊。
閘極線路22、26a、26b及27具有三層結構，該等三層結構包括：包括氮化銅之障壁層261a、261b及271；包括銅或銅合金之銅導電層262a、262b及272；及覆蓋層263a、263b及273。儘管未在圖式中直接展示，但閘極線22具有與閘極線路26a、26b及27相同之多層結構。在具有下文所描述之多層結構的閘極線路中，亦包括閘極線22且閘極線路26a、26b及27之多層特徵亦適用於閘極線22。
根據本發明之一實施例之線路結構可應用於多層閘極線路22、26a、26b及27。此處，障壁層261a、261b及271輔助上覆導電層262a、262b及272黏著至閘極絕緣基板30，且防止形成閘極絕緣基板30及銅導電層262a、262b及272之材料相互擴散。
一第一層間絕緣層71形成於形成閘極線路22、26a、26b及27之閘極絕緣層30上。
資料線路形成於第一層間絕緣層71上。資料線路包括：一資料線61，其沿著一縱向方向而延伸，與閘極線22相交，且界定像素；一驅動電壓線63，其供應一驅動電壓；一第一源電極65a，其經由一接觸孔75a作為資料線62之一分枝而連接至第一源極區域405a；一第一汲電極66a，其與第一源電極65a間隔開且連接至第一汲極區域406a；一第二源電極65b，其經由一接觸孔75b作為驅動電壓線63之一分枝而連接至第二源極區域406a；及一第二汲電極66b，其與第二源電極65b間隔開且連接至第二汲極區域406b。第一汲電極66a經由穿過第一層間絕緣層71及閘極絕緣層30之接觸孔76a及73而接觸第一汲極區域406a及第二閘電極26b且與其電連接。第二汲電極66b經由穿過第一層間絕緣層71及閘極絕緣參30之接觸孔76b而與第二汲極區域406b電連接。
類似於閘極線路22、26a、26b及27，資料線路62、63、65a、65b、66a及66b分別具有三層結構，該等三層結構包括：包括氮化銅之障壁層621、632、652a、652b、662a及662b；包括銅或銅合金之銅導電層621、632、652a、652b、662a及662b；及覆蓋層623、643、663、673及683。
根據本發明之一實施例之線路結構應用於多層資料線路62、63、65a、65b、66a及66b。此處，障壁層621、631、651a、651b、661a及661b補充銅導電層621、632、652a、652b、662a及662b對一基板(意即，半導體層405a、405b、406a及406b及第一層間絕緣層71)之黏著性，且防止形成半導體層405a、405b、406a及406b，第一層間絕緣層71及銅導電層621、632、652a、652b、662a及662b之材料相互擴散。
此處，半導體層40a及40b，第一及第二閘電極26a及26b，第一及第二源電極65a及65b，及第一及第二汲電極66a及66b分別構成第一及第二TFT電晶體。第一TFT為一開關TFT，且第二TFT為一驅動TFT。在說明性實施例中，形成一閘極型TFT，包括在具有通道部分402a及402b之半導體層40a及40b上形成閘電極26a及26b。
一由氮化矽、氧化矽或有機絕緣材料所製之第二層間絕緣層72形成於資料線路62、63、65a、65b、66a及66b上且包括一暴露汲電極66b之接觸孔72b。
一經由接觸孔72b而連接至第二汲電極66b之像素電極82形成於第二層間絕緣層72上。像素電極82較佳地由諸如Al(或Al合金)或Ag(或Ag合金)之高反射率材料所製。當必要時，像素電極82可由諸如ITO或IZO之透明導電材料製成。可根據顯示器件為向TFT基板下方顯示圖像之底部發光類型還是向TFT基板上方顯示圖像的頂部發光類型來適當地選擇一形成像素電極82之材料。
一由有機絕緣材料所製之隔離壁91形成於第二層間絕緣層72上以將有機發光單元分離。隔離壁91藉由曝光且顯影一包括黑色顏料之感光劑而形成以充當一阻擋層之且簡化其形成製程。一有機發光層92形成於像素電極82上由隔離壁91所環繞之區域中。有機發光層92由發出紅色、綠色及藍色中之一者的有機層製成，且有機發光層92之紅色、綠色及藍色有機層重複地依序排列。
一緩衝層95形成於有機發光層92及隔離壁91上。必要時可不形成緩衝層95。
一共同電極100形成於緩衝層95上。共同電極100由諸如ITO或IZO之透明導電材料製成。當像素電極82可由一諸如ITO或IZO之透明導電材料製成時，共同電極100可由一諸如Al(或Al合金)或Ag(或Ag合金)之高反射率材料製成。
根據本發明之另一實施例之TFT基板可應用於一有機EL顯示器件。
接著，將參看圖12A至圖12C及圖13A至圖18CA而詳細描述根據本發明之另一實施例之一製造TFT基板的方法。關於根據本發明之一實施例之形成線路結構的方法可應用的部分，只要熟習此項技術者易於想像或理解具體實施例，則將不討論某些特定技術細節或僅對其作簡要地描述。圖13A、圖14A、圖15A、圖16A、圖17A及圖18A為依序說明根據本發明之另一實施例之製造TFT基板之方法的布局圖，及圖13B、圖14B、圖15B、圖16B、圖17B及圖18B為沿著說明處理步驟之圖13A、圖14A、圖15A、圖16A、圖17A及圖18A之線B－B'而截取的剖視圖，及圖13C、圖14C、圖15C、圖16C、圖17C及圖18C為沿著說明處理步驟之圖13A、圖14A、圖15A、圖16A、圖17A及圖18A之線C－C'而截取的剖視圖。
參看圖13A至13C，藉由在基板10上沉積氧化矽而形成阻擋層11，且非晶矽藉由低壓化學氣相沉積(LPCVD)或電漿增強化學氣相沉積(PECVD)而沉積在阻擋層11上且隨後圖案化。接著對非晶矽照射雷射或施加熱以使非晶矽結晶為多晶矽。接著，形成由多晶矽所製之半導體層40a、40b及40c。
參看圖14A至圖14C，閘極絕緣層30形成於阻擋層11上，在該阻擋層11上藉由使用CVD沉積氮化矽而形成半導體層40a、40b及40c。
藉由使用濺鍍在閘極絕緣層30上依序沉積包括氮化銅之障壁層261a、261b及271，包括銅或銅合金之銅導電層262a、262b及272，及覆蓋層263a、263b及273而形成閘極多層。
接著，一界定第一閘電極26a及閘極線22之第一光阻圖案形成於閘極多層上。覆蓋且保護一待形成一第二閘電極26b及一儲存電極27之區域，包括第二TFT之一通道部分402a。接著，使用第一光阻圖案作為一蝕刻光罩而依序蝕刻或在一分批製程中蝕刻覆蓋層263a、銅導電層262a及障壁層261a。
第一閘電極26a下方之通道部分402a藉由在第一TFT部分之半導體層40a中注入n型雜質離子而界定，且形成第一源極區域405a及第一汲極區域406a。接著，移除第一光阻圖案。因此，形成閘極線22，第一閘電極26a，及包括通道部分402a、第一源極區域405a及第一汲極區域406a之半導體層40a。
接著形成界定第二閘電極26b及儲存電極27之第二光阻圖案。覆蓋且保護一形成第一閘電極26a及閘極線22之區域，包括第一TFT之通道部分402a。接著，使用第二光阻圖案作為一蝕刻光罩而依序蝕刻或在一分批製程中蝕刻覆蓋層263a及273、銅導電層262b及272及障壁層261b及271。
第二閘電極26b下方之通道部分402b藉由向第二TFT部分之半導體層40b注入p型雜質而界定，且形成第二源極區域405b及第二波極區域406b。接著，移除第二光阻圖案。因此，形成第二閘電極26b，儲存電極27，及包括通道部分402b、第二源極區域405b及第二汲極區域406b之半導體層40b。
根據本發明之一實施例之線路結構可應用於閘極線路22、26a、26b及27。因此，所形成之包括銅導電層262a、262b及272之閘極線路22、26a、26b及27(如在圖5A及圖5B中所示)即使在一諸如濕式蝕刻之圖案化處理及光阻層移除之後亦良好地黏著至一基板。另外，線路結構之側向輪廓無任何懸垂物且具有一良好錐形角。
參看圖15A至圖15C，第一層間絕緣層71沉積於形成閘極線路22、26a、26b及27之閘極絕緣層30上，且在第一層間絕緣層71及閘極絕緣層30上執行光微影，藉此形成暴露第一源極區域405a之接觸孔75a、76a、75b及76b，第一汲極區域406a，第二源極區域405b，及第二汲極區域406b及暴露第二閘電極26b之一部分的接觸孔73。
參看圖16A至圖16C，藉由在由第一層間絕緣層71及接觸孔75a、76a、75b及76b暴露之半導體層40a及40b上使用濺鍍而依序沉積包括氮化銅之障壁層621、631、651a、661a及661b，包括銅或銅合金的銅導電層622、632、652a、652b、662a及662b，及覆蓋層623、633、653a、653b、663a及663b來形成資料多層。接著，一界定資料線路之光阻圖案形成於資料多層上，且使用光阻圖案作為一蝕刻光罩而依序蝕刻或在一分批製程中蝕刻覆蓋層623、633、653a、653b、663a及663b，銅導電層622、632、652、652a、652b、662a及662b，及障壁層621、631、651a、651b及661b。形成資料線路，其包括：一資料線62，其沿著一縱向方向而延伸，與閘極線22相交以界定一像素；一驅動電壓線63，其供應一驅動電壓；一第一源電極65a，其經由一接觸孔75a作為資料線62之一分枝而連接至第一源極區域405a；一第一汲電極66a，其與該第一源電極65a間隔開且連接至第一汲極區域406a；一第二源電極65b，其經由一接觸孔75b作為驅動電壓線63的一分枝而連接至第二源極區域406a；及一第二汲電極66b，其與第二源電極65b間隔開且連接至第二汲極區域406b。根據本發明之一實施例之線路結構可應用於資料線路62、63、65a、65b、66a及66b。因此所形成之包括銅導電層622、632、652a、652b、662a及662b之資料線路62、63、65a、65b、66a及66b(如在圖5A及圖5B中所示)甚至在一諸如濕式蝕刻之圖案化處理及光阻層之移除後亦良好地黏著至一基板。另外，線路結構之側向輪廓無任何懸垂物且具有一良好錐形角。因此，形成一頂部閘極型第一TFT，其包括半導體層40a、形成於其上之閘電極26a、源電極65a及汲電極66a，其中閘電極26a形成於半導體層40a之上；且形成一頂部閘極型第二TFT，其包括半導體層40b、形成於其上之閘電極26b、源電極65b及汲電極66b，其中閘電極26b形成於半導體層40b之上。
接著，如在圖17A至17C中所示，沉積且圖案化第二層間絕緣層72，藉此形成暴露第二汲電極66b之接觸孔72b。
接著，如在圖18A至18C中所示，沉積且圖案化具有優越反射率之諸如鋁(或鋁合金)或銀(或銀合金)的金屬，藉此形成像素電極82。
接著，如在圖12A至12C中所示，一包括黑色顏料之有機層塗覆於形成像素電極82之第二層間絕緣層72上，且隨後將其曝光且顯影，藉此形成填充除一有機發光空間以外之區域的隔離壁91。接著，使用沉積或噴墨印刷而將有機發光層92形成於有機發光空間中。
接著，一導電有機材料塗覆於隔離壁91及有機發光層92上，藉此形成緩衝層95。ITO或IZO沉積於緩衝層95上，藉此形成共同電極100。此處，像素電極82可較佳地由諸如ITO或IZO之透明導電材料製成。在此情況下，共同電極100可由一諸如Al(或Al合金)或Ag(或Ag合金)之高反射率材料製成。
儘管已經藉由根據本發明之若干實施例之TFT基板及其製造方法的實例方式而描述三層線路結構，其中該三層線路結構包含在閘極及資料線中之包括氮化銅的障壁層、包括銅或銅合金之銅導電層及覆蓋層，但僅該等閘極及資料線中之一者可具有三層線路結構且其他可具有此項技術中所熟知之線路結構或任何其他在本發明之範疇內的特定線路結構。
儘管在上文中已描述之根據本發明之一實施例之TFT基板及其製造方法藉由實例方式而應用於一底部閘極型LCD，但本發明不限於其且亦可應用於一有機EL顯示器。在此狀況下，為每一像素提供一對底部閘極型TFT來分別作為一開關TFT及一驅動TFT。同時，儘管已在上文中描述之根據本發明之另一實施例之TFT基板及其製造方法藉由實例方式而應用於一頂部閘極型有機EL顯示器，但本發明不限於其且亦可應用於一具有一TFT用於每一像素之LCD的TFT基板。在此狀況下，頂部閘極型TFT LCD較佳地為一反射類型。除了說明性實施例以外，根據本發明之TFT基板及其製造方法亦可有利地應用於在一彩色濾光片上具有薄膜電晶體之彩色濾光片基板上的陣列(AOC)。另外，根據本發明之TFT基板及其製造方法可應用於廣泛種類之TFT基板，且將不給出其詳細解釋，從而避免不必要地模糊本發明之態樣。
如上文所描述，在根據本發明之一線路結構及一用於製造線路結構的方法中，改良銅導電層對一基板之黏著性，且可獲得一具有經改良之側向輪廓及可靠性的低電阻銅線路。
另外，簡化製造線路結構之方法且改良處理效率。
另外，在根據本發明之一TFT基板及一製造該TFT基板之方法中，可確保閘極線路及/或資料線路之優越可靠性，藉此改良訊號特徵、影像品質及處理效率。
作為實施方式之總結，熟習此項技術者應瞭解在實質上不偏離本發明之原理的情況下可對較佳實施例進行許多變化及修改。因此，所揭示之本發明之較佳實施例僅用於通用及描述意義而並非用於限制目的。
1．．．基板
2．．．線路
2a．．．障壁層
2b．．．銅導電層
2c．．．覆蓋層
3．．．光阻圖案
10．．．絕緣基板
11．．．阻擋層
22．．．閘極線路
24．．．閘極線路
26．．．閘極線路
26a．．．閘極線路
26b．．．閘極線路
27．．．閘極線路
28．．．閘極線路
30．．．閘極絕緣層
40．．．半導體層
40a．．．半導體層
40b．．．半導體層
40c．．．半導體層
42．．．半導體層
44．．．半導體層
48．．．半導體層
50．．．經摻雜半導體層
52．．．歐姆接觸層
55．．．歐姆接觸層
56．．．歐姆接觸層
62．．．資料線路
63．．．資料線路
65．．．資料線路
65a．．．資料線路
65b．．．資料線路
66．．．資料線路
66a．．．資料線路
66b．．．資料線路
67．．．資料線路
68．．．資料線路
70．．．鈍化層
71．．．第一層間絕緣層
72．．．第二層間絕緣層
72b．．．接觸孔
73．．．接觸孔
74．．．接觸孔
75a．．．接觸孔
75b．．．接觸孔
76a．．．接觸孔
76b．．．接觸孔
77．．．接觸孔
78．．．接觸孔
82．．．像素電極
84．．．輔助閘極墊
88．．．輔助資料墊
91．．．隔離壁
92．．．有機發光層
95．．．緩衝層
100．．．共同電極
221．．．障壁層
222．．．銅導電層
223．．．覆蓋層
241．．．障壁層
242．．．銅導電層
243．．．覆蓋層
261．．．障壁層
261a．．．障壁層
261b．．．障壁層
262．．．銅導電層
262a．．．銅導電層
262b．．．銅導電層
263．．．覆蓋層
263a．．．覆蓋層
263b．．．覆蓋層
271．．．障壁層
272．．．銅導電層
273．．．覆蓋層
402a．．．第一TFT部分
402b．．．第二TFT部分
405a．．．第一TFT部分
405b．．．第二TFT部分
406a．．．第一TFT部分
406b．．．第二TFT部分
621．．．障壁層
622．．．銅導電層
623．．．覆蓋層
631．．．障壁層
632．．．銅導電層
633．．．覆蓋層
651．．．障壁層
651a．．．障壁層
651b．．．障壁層
652．．．銅導電層
652a．．．銅導電層
652b．．．銅導電層
653a．．．覆蓋層
653b．．．覆蓋層
661．．．障壁層
661a．．．障壁層
661b．．．障壁層
662．．．導電層
662a．．．銅導電層
662b．．．銅導電層
663．．．覆蓋層
663a．．．覆蓋層
663b．．．覆蓋層
671．．．障壁層
672．．．導電層
673．．．覆蓋層
681．．．障壁層
682．．．導電層
683．．．覆蓋層
圖1為展示根據本發明之一實施例之線路結構的剖視圖；圖2說明形成於一基板上之根據本發明之一實施例之一線路結構的界面接觸；圖3及圖4為說明根據本發明之一實施例之製造線路之方法的處理步驟之剖視圖；圖5A為展示藉由根據本發明之一實施例之製造線路方法而製造之線路結構的顯微照片；圖5B為展示藉由根據本發明之一實施例之製造線路方法而製造之線路結構的剖視圖；圖6A為說明根據本發明之一實施例之一薄膜電晶體(TFT)的布局圖；圖6B為沿著圖6A之線B－B'而截取的剖視圖；圖7A、圖8A、圖9A及圖10A為依序說明根據本發明之一實施例之製造TFT方法的布局圖；圖7B、圖8B、圖9B及圖10B為沿著圖7A、圖8A、圖9A及圖10A之線B－B'而截取的剖視圖；圖11A為說明根據本發明之一實施例之TFT基板之另一實例的布局圖；圖11B為沿著圖11A之線B－B'而截取的剖視圖；圖12A為說明根據本發明之一另一實施例之TFT基板的布局圖；圖12B及圖12C為沿著圖12A之線B－B'及C－C'而截取的剖視圖；圖13A、圖14A、圖15A、圖16A圖17A及圖18A為依序說明根據本發明之另一實施例之製造TFT基板之方法的布局圖；圖13B、圖14B、圖15B、圖16B、圖17B及圖18B為沿著說明處理步驟之圖13A、圖14A、圖15A、圖16A、圖17A及圖18A之線B－B'而截取的剖視圖；及圖13C、圖14C、圖15C、圖16C、圖17C及圖18C為沿著說明處理步驟之圖13A、圖14A、圖15A、圖16A、圖17A及圖18A之線C－C'而截取的剖視圖。
1．．．基板
2．．．線路
2a．．．障壁層
2b．．．銅導電層
2c．．．覆蓋層

Claims (13)

  1. 一種線路結構，其包含：一障壁層，其形成於一基板上且包括氮化銅；一導電層，其形成於該障壁層上，該導電層包括銅或一銅合金；及一形成於該銅導電層上且包括鉬或一鉬合金之覆蓋層。
  2. 如請求項1之線路結構，其中該障壁層之厚度在50-1000 Å的一範圍內。
  3. 如請求項1之線路結構，其中該障壁層包括一量為0.001-50 at%的氮。
  4. 如請求項1之線路結構，其中該基板選自由一半導體層、一絕緣層或玻璃所組成之材料。
  5. 一種製造一線路之方法，該方法包含：在一基板上形成一包括氮化銅之障壁層；在該障壁層上形成一包括銅或一銅合金之銅導電層；在該銅導電層上形成一包括鉬或一鉬合金之覆蓋層；及蝕刻該覆蓋層、該銅導電層及該障壁層以形成一圖案。
  6. 如請求項5之方法，其中該隙壁層之該形成包含在一包括氮之氣氛中使用銅或一銅合金之一標靶而執行濺鍍。
  7. 如請求項6之方法，其中在於一氮氣氛中之該障壁層的該形成之後原位執行該銅導電層的該形成。
  8. 如請求項5之方法，其中該障壁層之厚度在50-1000 Å的一範圍內。
  9. 如請求項5之方法，其中該障壁層包括一量為0.001-50 at%的氮。
  10. 如請求項5之方法，其中該基板為一絕緣基板、一半導體層、一絕緣層或玻璃。
  11. 一種薄膜電晶體(TFT)基板，其包含：閘極線路，其包括一在一第一方向上延伸之閘極線及一在一絕緣基板上連接至該閘極線之閘電極；資料線路，其與該等閘極線路絕緣且包括一在一第二方向上延伸且與該閘極線相交之資料線、一連接至該資料線之源電極及一在該絕緣基板上與該源電極間隔開之汲電極；及一像素電極，其為每一像素而形成且在該等閘極線路及該等資料線路上連接至該汲電極，其中該等閘極線路及/或該等資料線路包括一形成於一基板上且包括氮化銅之障壁層；以及一形成於該障壁層上且包括銅或一銅合金之銅導電層和一形成於該銅導電層上且包括鉬或一鉬合金之覆蓋層。
  12. 如請求項11之薄膜電晶體基板，其中該障壁層之厚度在50-1000 Å的一範圍內。
  13. 如請求項12之薄膜電晶體基板，其中該障壁層包括一量為0.001-50 at%之氮。
TW095120740A 2005-07-15 2006-06-12 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 TWI396885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064483A KR101168728B1 (ko) 2005-07-15 2005-07-15 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Publications (2)

Publication Number Publication Date
TW200705017A TW200705017A (en) 2007-02-01
TWI396885B true TWI396885B (zh) 2013-05-21

Family

ID=37609722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095120740A TWI396885B (zh) 2005-07-15 2006-06-12 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法

Country Status (4)

Country Link
US (2) US7851920B2 (zh)
KR (1) KR101168728B1 (zh)
CN (1) CN1897270B (zh)
TW (1) TWI396885B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
CN102097472A (zh) * 2006-12-28 2011-06-15 株式会社爱发科 布线膜的形成方法、晶体管以及电子装置
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20110026016A (ko) * 2008-07-22 2011-03-14 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 배선 기판 및 그 제조 방법
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
WO2011148424A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置及び表示装置用薄膜半導体装置の製造方法
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
CN102254950B (zh) * 2011-07-12 2013-05-08 北京大学深圳研究生院 一种氧化亚铜薄膜晶体管及其制备方法
JP5781428B2 (ja) * 2011-12-20 2015-09-24 日東電工株式会社 導電性フィルムおよび導電性フィルムロール
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8753975B1 (en) 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
US8859419B2 (en) 2013-02-01 2014-10-14 Globalfoundries Inc. Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device
CN103227208B (zh) * 2013-04-10 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI551926B (zh) * 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN105185840A (zh) * 2015-10-28 2015-12-23 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及其制成方法
WO2017130073A1 (ja) * 2016-01-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
US10483285B2 (en) 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210132769A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
TW531892B (en) * 2000-04-05 2003-05-11 Hitachi Ltd Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
TW550707B (en) * 2001-04-27 2003-09-01 Promos Technologies Inc Tantalum carbide nitride diffusion barrier for copper metallization process
US20040232443A1 (en) * 2002-01-02 2004-11-25 Beom-Seok Cho Wire structure a thin film transistor substrate of using the wire structure and a method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186540B1 (ko) * 1996-04-25 1999-03-20 구자홍 피디피의 전극 및 그 형성방법
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
TW490857B (en) 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
AU2002357504A1 (en) 2001-12-21 2003-07-09 Mitsubishi Chemical Corporation Device and method for handling lase-of-polymerization substance, device for extracting liquid from device under reduced pressure, and method of manufacturing lase-of-polymerization substance
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100939560B1 (ko) 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100938885B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI242289B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
US20060197089A1 (en) * 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
TW531892B (en) * 2000-04-05 2003-05-11 Hitachi Ltd Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
TW550707B (en) * 2001-04-27 2003-09-01 Promos Technologies Inc Tantalum carbide nitride diffusion barrier for copper metallization process
US6624073B2 (en) * 2001-04-27 2003-09-23 Promos Technologies, Inc. Optimized TaCN thin film diffusion barrier for copper metallization
US20040232443A1 (en) * 2002-01-02 2004-11-25 Beom-Seok Cho Wire structure a thin film transistor substrate of using the wire structure and a method of manufacturing the same

Also Published As

Publication number Publication date
KR101168728B1 (ko) 2012-07-26
US20070013078A1 (en) 2007-01-18
US7851920B2 (en) 2010-12-14
CN1897270B (zh) 2011-08-17
US20110047792A1 (en) 2011-03-03
US8158499B2 (en) 2012-04-17
KR20070009325A (ko) 2007-01-18
CN1897270A (zh) 2007-01-17
TW200705017A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
US9431426B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
US7276732B2 (en) Thin film transistor array panel
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP5214125B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070018287A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees